100G Ethernet-Leiterplatte: Designspezifikationen, Lagenaufbau-Leitfaden und Checkliste zur Signalintegrität

Die Entwicklung einer 100G-Ethernet-Leiterplatte erfordert, über die Standard-FR4-Praktiken hinauszugehen, um die Physik des Hochfrequenz-Signalverlusts zu beherrschen. Bei 25 Gbit/s pro Lane (NRZ) oder 50 Gbit/s (PAM4) werden geringfügige Fertigungsvariationen, die bei niedrigeren Geschwindigkeiten unsichtbar waren, zu kritischen Fehlerquellen. APTPCB (APTPCB PCB Factory) ist darauf spezialisiert, diese Variablen durch präzises Lagenaufbau-Management und fortschrittliche Fertigungstechniken zu kontrollieren.

Dieser Leitfaden bietet die spezifischen Regeln, Materialparameter und Schritte zur Fehlerbehebung, die erforderlich sind, um eine konforme 100G-Leistung zu erzielen.

100G-Ethernet-Leiterplatte: Kurzantwort (30 Sekunden)

Für Ingenieure, die sofortige Validierungskriterien benötigen, sind hier die nicht verhandelbaren Anforderungen für eine funktionale 100G-Ethernet-Leiterplatte:

Materialauswahl: Standard-FR4 ist aufgrund hoher dielektrischer Verluste unbrauchbar. Verwenden Sie Ultra-Low-Loss-Materialien (Df < 0,005 bei 10 GHz) wie Panasonic Megtron 6/7 oder Isola Tachyon.
Kupferprofil: Spezifizieren Sie HVLP (Hyper Very Low Profile) Kupferfolie. Raues Kupfer erzeugt einen "Skin-Effekt", der die Einfügedämpfung bei hohen Frequenzen erheblich erhöht.
Via-Management: Backdrilling ist für Durchkontaktierungen auf Hochgeschwindigkeitsleitungen zwingend erforderlich, um ungenutzte Stummel zu entfernen (Stummellänge muss < 10 mil / 0,25 mm betragen).
Impedanzkontrolle: Die differentielle Impedanz beträgt typischerweise 100Ω ±5% (oder ±7% je nach PHY). Eine Standardtoleranz von ±10% ist oft unzureichend für 100G-Margen.
Fasergeflecht-Effekt: Verwenden Sie "Spread Glass"-Stile (z.B. 1067, 1078) oder verlegen Sie differentielle Paare in einem leichten Winkel (Zick-Zack-Verlegung), um Schräglagen durch Glasbündel zu vermeiden.
Oberflächenveredelung: ENIG oder ENEPIG wird für die Ebenheit bevorzugt; HASL ist aufgrund unebener Pads, die die Impedanz und das Löten von Fine-Pitch-Komponenten beeinträchtigen, nicht akzeptabel.

Wann 100G-Ethernet-Leiterplatten zum Einsatz kommen (und wann nicht)

Das Verständnis des Anwendungskontextes stellt sicher, dass Sie eine einfache Platine nicht überentwickeln oder eine kritische unterdimensionieren.

Wann 100G-Ethernet-Leiterplattentechnologie eingesetzt werden sollte:

Rechenzentrums-Switches und -Router: Zentrale Netzwerkausrüstung, die massiven Durchsatz verarbeitet.
Optische Transceiver-Module: Leiterplatten in QSFP28- oder CFP-Modulen, die Glasfaser mit Kupfer verbinden.
Hochleistungsrechnen (HPC): Server-Backplanes, die CPU/GPU-Cluster verbinden.
KI/ML-Beschleuniger: Hardware, die massive Bandbreite für das Training von Modellen benötigt (oft skaliert in Richtung 200G-Ethernet-Leiterplatten oder 1.6T-Ethernet-Leiterplatten-Architekturen).
5G-Infrastruktur: Basisbandeinheiten, die aggregierte Hochgeschwindigkeitsdaten verarbeiten.

Wann eine Standard-Ethernet-Leiterplatte (1G/10G) ausreicht:

Industrielle IoT-Sensoren: Berichterstattung mit geringer Bandbreite erfordert keine Materialien mit extrem geringen Verlusten.
Standard-Büro-VoIP-Telefone: funktionieren gut innerhalb der Cat5e/Cat6-Spezifikationen auf Standard-FR4.
Unterhaltungselektronik: Laptops und Spielkonsolen überschreiten intern selten die Anforderungen an 10G-Ethernet-Leiterplatten.
Legacy Control Systems: Systeme, die auf Kommunikationsprotokollen unter 1 GHz basieren.

100G-Ethernet-Leiterplattenregeln und -Spezifikationen (Schlüsselparameter und Grenzwerte)

Die folgende Tabelle beschreibt die kritischen Designregeln. Eine Abweichung von diesen Werten erhöht das Risiko von Bitfehlerraten (BER)-Ausfällen erheblich.

Regelkategorie	Empfohlener Wert/Bereich	Warum es wichtig ist	Wie zu überprüfen	Bei Missachtung
Dielektrizitätskonstante (Dk)	3.0 – 3.7 (Stabil über Frequenz)	Bestimmt die Ausbreitungsgeschwindigkeit und die Impedanz-Leiterbahnbreite.	Impedanz-Coupon-Test (TDR)	Impedanzfehlanpassung; Signalreflexion.
Verlustfaktor (Df)	< 0.005 @ 10GHz	Steuert die Signaldämpfung (dielektrische Verluste).	VNA-Messung	Hohe Einfügedämpfung; Signal stirbt vor dem Empfänger ab.
Via-Stub-Länge	< 10 mils (0.25mm)	Stubs wirken als Antennen/Filter und verursachen Resonanzdips.	Querschnittsanalyse (Mikroschliff)	Vollständiger Signalverlust bei bestimmten Resonanzfrequenzen.
Differenzimpedanz	90Ω oder 100Ω ±5%	Entspricht der Transceiver-/Kabelimpedanz.	TDR (Zeitbereichsreflektometrie)	Reflexionen (Rückflussdämpfung) verschlechtern die Signalqualität.
Intra-Pair-Skew	< 5 mils (0.127mm)	Stellt sicher, dass P- und N-Signale gleichzeitig ankommen.	Simulation / Längenanpassungsbericht	Modenkonversion (Differenz- zu Gleichtakt); EMI-Probleme.
Kupferrauheit	Rz < 2,0 µm (HVLP)	Reduziert Leiterverluste durch den Skin-Effekt.	REM (Rasterelektronenmikroskop)	Erhöhte Einfügedämpfung bei hohen Frequenzen (>10GHz).
Leiterbahnbreite/-abstand	Typischerweise 4/5 mil oder enger	Definiert Impedanz und Kopplung.	AOI (Automatische Optische Inspektion)	Impedanzfehler; Übersprechen.
Lötstopplack	Über Hochgeschwindigkeitsleiterbahnen entfernen (optional)	Lötstopplack fügt Dk/Df-Variation hinzu.	Sichtprüfung	Leichter Impedanzabfall; erhöhte Verluste (geringfügig).
Anti-Pad-Durchmesser	Durch Simulation optimiert	Reduziert die kapazitive Belastung von Vias.	Gerber/CAM-Überprüfung	Impedanzabfall an der Via-Position.
Glasgewebestil	Spread Glass (1067/1078)	Verhindert periodische Belastungsschwankungen.	Materialdatenblatt-Verifizierung	Periodische Skew-Variationen; "Fasergeflecht-Effekt."

100G-Ethernet-Leiterplatten-Implementierungsschritte (Prozess-Checkpoints)

Die erfolgreiche Herstellung einer 100G-Ethernet-Leiterplatte erfordert einen synchronisierten Arbeitsablauf zwischen dem Designteam und APTPCB.

Lagenaufbau-Definition & Materialauswahl
- Aktion: Wählen Sie ein Material wie Megtron PCB oder Rogers. Definieren Sie die Lagenanzahl, um Leistungsebenen und Signallagen auszugleichen.
- Prüfung: Überprüfen Sie die Materialverfügbarkeit und Lieferzeit, bevor Sie mit dem Layout beginnen.
Pre-Layout-Simulation (Signalintegrität)
- Aktion: Simulieren Sie den Kanal (Leiterbahn + Vias + Stecker).

Parameter: Einfügedämpfung (IL) und Rückflussdämpfung (RL) gemäß IEEE 802.3bj/cd Spezifikationen prüfen.
Prüfung: Sicherstellen, dass Margen für Fertigungstoleranzen vorhanden sind.

Layout & Routing
- Aktion: Hochgeschwindigkeits-Differenzpaare zuerst routen. Glatte Kurven verwenden (keine 90-Grad-Biegungen).
- Parameter: Kontinuierliche Referenzebenen beibehalten (keine Unterbrechungen unter Hochgeschwindigkeitsleitungen).
- Prüfung: DRC für Kopplungsabstand ausführen, um Übersprechen zu vermeiden.
Via-Design & Backdrill-Einrichtung
- Aktion: Definieren, welche Vias ein Backdrilling erfordern.
- Parameter: Backdrill-Tiefe so einstellen, dass max. 8-10 mil Stummel verbleiben.
- Prüfung: Überprüfen, ob die Bohrerdateien die Backdrill-Positionen klar kennzeichnen.
Fertigung: Laminierung & Ätzen
- Aktion: APTPCB führt kontrolliertes Ätzen durch, um die Leiterbahngeometrie zu erhalten.
- Parameter: Ätzfaktor-Kompensation ist entscheidend für trapezförmige Leiterbahnformen.
- Prüfung: AOI-Inspektion der Innenlagen vor der Laminierung.
Backdrilling-Ausführung
- Aktion: Tiefenkontrolliertes Bohren entfernt den ungenutzten Hülsenabschnitt.
- Parameter: Tiefentoleranz ±2-4 mil.
- Prüfung: Röntgen- oder Mikroschnitt-Verifizierung.
Oberflächenveredelung
- Aktion: ENIG oder Immersion Silver auftragen.
- Parameter: Ebenheit ist entscheidend für BGA-Komponenten.
- Prüfung: Sichtprüfung auf Pad-Oxidation oder Unebenheiten.
Impedanzprüfung (TDR)

Aktion: Testcoupons am Platinenrand.
Parameter: 100Ω ±5% überprüfen.
Überprüfung: TDR-Bericht erstellen.

Sauberkeit & Ionenverunreinigungstest
- Aktion: Platine waschen, um Flussmittel-/Chemikalienrückstände zu entfernen.
- Parameter: Sauberkeit < 1,56 µg/cm² NaCl-Äquivalent.
- Überprüfung: ROSE-Testergebnisse.

100G-Ethernet-Leiterplatten-Fehlerbehebung (Fehlermodi und Korrekturen)

Wenn eine 100G-Ethernet-Leiterplatte ausfällt, äußert sich dies normalerweise als hohe Bitfehlerrate (BER) oder Link-Instabilität.

1. Symptom: Hohe Einfügedämpfung (Signal zu schwach)

Ursache: Falsches Material (zu hoher Df), Kupfer zu rau oder Leiterbahnen zu schmal.
Überprüfung: Verwendeten Materialaufbau mit dem Entwurf vergleichen. Leiterbahnbreite im Querschnitt prüfen.
Behebung: Auf verlustärmeres Material umsteigen (z. B. Upgrade von Megtron 4 auf Megtron 6) oder Leiterbahnen verbreitern.

2. Symptom: Resonanzdellen im Frequenzgang

Ursache: Via-Stubs wirken als Filter.
Überprüfung: Tiefe der Rückbohrung überprüfen. Ist ein Stub >15 mil, kann er 25-GHz-Signale unterdrücken.
Behebung: Rückbohrtiefe erhöhen oder zu Blind-/Buried-Vias (HDI-Technologie) wechseln. Siehe unsere HDI-Leiterplatten-Fähigkeiten.

3. Symptom: Hohes Übersprechen (NEXT/FEXT)

Ursache: Leiterbahnen zu nah verlegt oder schlechte Steckerbelegung.
Überprüfung: Abstand messen. Faustregel: Abstand > 3x Leiterbahnbreite (3W-Regel) ist oft unzureichend für 100G; 4W oder 5W ist sicherer.
Behebung: Abstand zwischen Differentialpaaren vergrößern. Stitching-Vias zur Abschirmung hinzufügen.

4. Symptom: Skew / Modenkonversion

Ursache: Fasergewebe-Effekt (eine Leiterbahn auf Glas, eine auf Harz) oder Längenungleichheit.
Überprüfung: Verwendeten Glasstil überprüfen (1080 vs. 1067). Längenanpassungsberichte prüfen.
Behebung: Design auf der Platte um 10 Grad drehen oder Spread-Glas verwenden.

5. Symptom: Impedanzfehlanpassung am Stecker

Ursache: Große Anti-Pads oder schlechtes BGA-Breakout-Routing.
Überprüfung: TDR-Diagramm speziell im Anschlussstartbereich.
Behebung: Anti-Pad-Größe optimieren und Massebezugs-Vias näher an den Signalpins hinzufügen.

Wie man 100G Ethernet-Leiterplatten wählt (Designentscheidungen und Kompromisse)

Die Wahl des richtigen Ansatzes hängt von Ihrer spezifischen Datenraten-Roadmap und Ihrem Budget ab.

100G vs. 10G Ethernet-Leiterplatte

10G: Kann oft Hochleistungs-FR4 (wie Isola 370HR) verwenden. Normalerweise kein Backdrilling erforderlich.
100G: Erfordert verlustarme Materialien (Megtron/Rogers). Backdrilling ist unerlässlich. Die Kosten sind aufgrund von Materialien und Verarbeitung 2-3x höher.

100G vs. 400G / 1.6T Ethernet-Leiterplatte

100G: Verwendet NRZ oder PAM4 (25G Baud). Mit Standard-HDI handhabbar.
400G/1.6T: Erfordert ultra-glattes Kupfer, Materialien mit geringstem Verlust (Megtron 8 oder Tachyon 100G) und potenziell übersprungene Lagen, um Übersprechen zu reduzieren. Die Designmargen sind nahezu null.

Materialkompromisse

Kosten vs. Verlust: Megtron 6 ist das Industriestandardmaterial für 100G. Rogers RO4350B bietet bessere elektrische Eigenschaften, ist aber in Multilayer-Stapeln schwieriger zu verarbeiten.
Thermische Zuverlässigkeit: Wenn die Platine bei hoher Hitze betrieben wird, stellen Sie sicher, dass die Tg (Glasübergangstemperatur) >170°C beträgt.

100G Ethernet PCB FAQ (Kosten, Lieferzeit, häufige Defekte, Abnahmekriterien, DFM-Dateien)

F: Was ist der Hauptkostentreiber für 100G Ethernet PCBs? A: Das Laminatmaterial. Hochgeschwindigkeitsmaterialien wie Megtron 6 oder Isola Tachyon kosten deutlich mehr als FR4. Zweitens ist der Rückbohrprozess, der Maschinenzeit hinzufügt.

F: Was ist die typische Lieferzeit für die Herstellung von 100G PCBs? A: Die Standardlieferzeit beträgt 10-15 Arbeitstage. Dies ist länger als bei Standard-PCBs aufgrund der spezialisierten Laminierungszyklen und Rückbohrschritte. Schnellfertigungsoptionen sind verfügbar, hängen aber vom Materialbestand ab.

F: Muss ich Blind- und Buried-Vias verwenden? A: Nicht immer. Durchkontaktierungen mit Rückbohrung sind die kostengünstigste Lösung für 100G. Für sehr dichte Designs (wie FPGA-Breakouts) kann jedoch High Density Interconnect (HDI) mit Blind-Vias erforderlich sein.

F: Wie spezifiziere ich Rückbohrungen in meinen Designdateien? A: Erstellen Sie eine separate Bohrschicht, die die rückzubohrenden Löcher und die Tiefe der "nicht zu schneidenden" Schicht identifiziert. Alternativ geben Sie die "maximale Stummel-Länge" (z.B. 8 mil) in der Fertigungszeichnung an. F: Kann APTPCB beim Lagenaufbau-Design für 100G unterstützen? A: Ja. Wir empfehlen dringend, uns Ihre Impedanzanforderungen vor dem Routing zu senden. Wir werden einen gültigen Lagenaufbau unter Verwendung vorrätiger Materialien vorschlagen, um Zeit zu sparen und die Herstellbarkeit zu gewährleisten.

F: Was sind die Akzeptanzkriterien für die 100G-Signalintegrität? A: Typischerweise beinhaltet dies das Bestehen der IPC Class 2 oder 3 Standards, plus spezifische TDR-Impedanztests (±5% oder ±10%) und potenziell VNA-Tests für die Einfügedämpfung an Testcoupons.

F: Unterscheidet sich das 100G-Ethernet-Leiterplattendesign von dem 3.2T-Ethernet-Leiterplattendesign? A: Ja. 3.2T-Ethernet-Leiterplatten-Designs sind hochmodern, erfordern Materialien mit noch geringeren Verlusten, engere Registrierung und verwenden oft Backplane-Architekturen mit Kabeln, um den Leiterplattenverlust vollständig zu umgehen.

Ressourcen für 100G-Ethernet-Leiterplatten (verwandte Seiten und Tools)

Impedanzrechner: Schätzen Sie Leiterbahnbreiten für Ihr Zieldielektrikum.
DFM-Richtlinien: Allgemeine Regeln für die Herstellbarkeit.
High-Speed-Leiterplattenfertigung: Überblick über unsere Fähigkeiten für Hochfrequenzplatinen.
Backplane-Leiterplatten: Lösungen für großformatige Hochgeschwindigkeitsverbindungen.

100G-Ethernet-Leiterplatten-Glossar (Schlüsselbegriffe)

Begriff	Definition	Relevanz für 100G
PAM4	Pulsamplitudenmodulation (4-stufig)	Kodierungsschema, das in 100G/400G verwendet wird, um die Datenrate im Vergleich zu NRZ zu verdoppeln.
NRZ	Non-Return to Zero	Ältere binäre Kodierung (0/1). Wird in 10G und einigen 25G-Leitungen verwendet.
Insertion Loss	Einfügedämpfung	Signalverlust entlang der Leiterbahn (dB). Der Hauptfeind im 100G-Design; bestimmt die maximale Leiterbahnlänge.
Return Loss	Rückflussdämpfung	Zum Sender zurückreflektierte Signalleistung (dB). Verursacht durch Impedanzfehlanpassung; verschlechtert die Signalintegrität.
Skin Effect	Skin-Effekt	Strom fließt nur auf der äußeren Haut des Leiters. Erhöht den Widerstand bei hohen Frequenzen; erfordert glattes Kupfer.
Backdrilling	Rückbohren	Entfernen des ungenutzten Teils einer plattierten Durchkontaktierung. Eliminiert resonante Stummel, die Hochgeschwindigkeitssignale filtern.
Skew	Skew	Zeitverzögerungsdifferenz zwischen Signalen. Kritisch bei Differentialpaaren; P und N müssen gleichzeitig ankommen.
Dk (Dielectric Constant)	Dk (Dielektrizitätskonstante)	Maß für die Fähigkeit eines Materials, Energie zu speichern. Beeinflusst Signalgeschwindigkeit und Impedanzgeometrie.
Df (Dissipation Factor)	Df (Verlustfaktor)	Maß für die als Wärme im Material verlorene Energie. Niedrigerer Df = Weniger Signalverlust. Kritisch für 100G.
TDR	Zeitbereichsreflektometrie (TDR)	Die Standardmethode zur Messung der Leiterbahnimpedanz von PCBs.

Angebot für 100G Ethernet PCB anfordern (DFM-Überprüfung + Preisgestaltung)

APTPCB bietet umfassende DFM-Überprüfungen, um sicherzustellen, dass Ihr Hochgeschwindigkeitsdesign vor der Bezahlung herstellbar ist.

Für das genaueste Angebot und DFM geben Sie bitte an:

Gerber-Dateien (X2 bevorzugt) oder ODB++.
Fertigungszeichnung: Muss Material (z.B. "Megtron 6 oder gleichwertig"), Lagenaufbau und Anforderungen an das Backdrilling spezifizieren.
Impedanzanforderungen: Spezifische Lagen und Ziel-Ohm auflisten.
Volumen: Prototypenmenge vs. Schätzungen für die Massenproduktion.

Fazit: Nächste Schritte für 100G Ethernet PCBs

Der erfolgreiche Einsatz einer 100G Ethernet PCB erfordert eine Umstellung von der Standardfertigung zur Präzisionstechnik. Durch die Kontrolle der Materialauswahl, die Verwaltung von Via-Stubs durch Backdrilling und die strikte Einhaltung von Impedanztoleranzen können Sie die Signalintegrität bei 25+ Gbit/s pro Lane gewährleisten. APTPCB ist bereit, Ihr Projekt mit fortschrittlichen Hochgeschwindigkeits-Fertigungskapazitäten und strenger Qualitätskontrolle zu unterstützen.