[{"data":1,"prerenderedAt":398},["ShallowReactive",2],{"blog-pcb-ground-plane-design-de":3,"header-nav-de":68},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"readingTime":9,"wordCount":10,"timeRequired":11,"htmlContent":12,"tableOfContents":13,"tags":38,"slug":42,"jsonld":43},"Masseflächen im PCB-Design: erst die Referenz planen, dann den Rückstrompfad prüfen","Masseflächen auf Leiterplatten unter Berücksichtigung von Signalrückstrompfaden, Referenzübergängen, Layoutvorgaben und Fertigungsübergabe planen.","2026-11-08","design","/assets/img/blogs/2026/11/pcb-ground-plane-cover-concept.png",13,2453,"PT13M","\u003Cp>Eine zweckmäßig ausgelegte Massefläche bietet Signalen eine gezielt vorgesehene, durchgehende Referenz und dem Rückstrom einen geeigneten Pfad. Legen Sie zunächst die Referenzflächen im Lagenaufbau fest, führen Sie kritische Signale über durchgehendes Kupfer und prüfen Sie, was an Trennstellen, Steckverbindern und Lagenwechseln geschieht. Die bloße Bezeichnung als Massenetz garantiert keine Kontinuität: Prüfen Sie das tatsächlich vorhandene Kupfer und die vollständige Stromschleife.\u003C/p>\n\u003Cp>Die richtige Lösung hängt vom Signal, Lagenaufbau, den Anforderungen der Bauteile und den Isolationsgrenzen ab. Eine Fläche kann helfen, die Geometrie des Rückstrompfads zu kontrollieren, löst aber nicht automatisch Probleme mit EMI, Übersprechen, Power Integrity, Masseschleifen oder Sicherheit.\u003C/p>\n\u003Ch2 id=\"was-eine-masseflache-leistet\" data-anchor-en=\"what-a-ground-plane-does\">Was eine Massefläche leistet\u003C/h2>\n\u003Cp>Ein \u003Cstrong>Massenetz\u003C/strong> ist eine im Design definierte elektrische Verbindung. Es teilt dem Layoutwerkzeug mit, welche Pads, Vias und Kupferbereiche zusammengehören. Eine \u003Cstrong>Massefläche\u003C/strong> ist eine leitfähige Lage oder ein leitfähiger Bereich, der als Referenz und Rückstrompfad dient. Ein \u003Cstrong>Kupferpolygon\u003C/strong> ist ein vom Werkzeug erzeugter Kupferbereich, der einem Netz zugeordnet ist. Es kann eine zweckmäßige Fläche bilden, sein Nutzen hängt jedoch davon ab, welches Kupfer nach Berücksichtigung von Abständen, Aussparungen und Verbindungen übrig bleibt.\u003C/p>\n\u003Cp>Ein dem Massenetz zugeordnetes Polygon kann beispielsweise schmale Engstellen, isolierte Inseln oder Lücken um andere Strukturen enthalten. Der Netzname kann korrekt sein, obwohl der Rückstrompfad eines Signals dennoch indirekt verläuft. Umgekehrt sind zwei optisch dicht beieinanderliegende Bereiche nicht zwingend verbunden oder dafür vorgesehen, demselben Netz anzugehören.\u003C/p>\n\u003Cp>Jeder Signalstrom muss über einen Rückstrompfad zurück zur Quelle fließen und so eine Schleife schließen. Die Verteilung dieses Rückstroms hängt von Frequenz und Geometrie ab:\u003C/p>\n\u003Cul>\n\u003Cli>Bei niedrigeren Frequenzen spielt der Widerstand häufig eine wichtige Rolle, und der Strom kann sich über verfügbare Leiter verteilen.\u003C/li>\n\u003Cli>Mit steigender Frequenz gewinnen die Induktivität und die Geometrie zwischen Signal und Referenz an Einfluss. Wo eine geeignete Referenz vorhanden ist, konzentriert sich der Rückstrom tendenziell näher am Signalpfad.\u003C/li>\n\u003Cli>Eine reale Signalform enthält eine Reihe von Frequenzanteilen. Es wäre daher irreführend anzunehmen, dass der gesamte Rückstrom immer unmittelbar unter einer Leiterbahn fließt.\u003C/li>\n\u003C/ul>\n\u003Cp>Stellen Sie eine geeignete Referenz bereit und prüfen Sie, welchen Weg die Schleife nehmen muss, insbesondere dort, wo sich die Geometrie ändert. Das bloße Hinzufügen von Massekupfer klärt diese Pfade nicht.\u003C/p>\n\u003Ch2 id=\"den-lagenaufbau-anhand-der-signalreferenzen-planen\" data-anchor-en=\"plan-the-stackup-around-signal-references\">Den Lagenaufbau anhand der Signalreferenzen planen\u003C/h2>\n\u003Cp>Ermitteln Sie vor dem Routing, welche Lagen wichtige Signale führen und welche leitfähigen Lagen als deren Referenz vorgesehen sind. Stellen Sie für jede Signallage folgende Fragen:\u003C/p>\n\u003Col>\n\u003Cli>Welche Fläche oder welcher Kupferbereich dient als Referenz?\u003C/li>\n\u003Cli>Ist diese Referenz entlang der vorgesehenen Route durchgehend?\u003C/li>\n\u003Cli>Was geschieht, wenn das Signal die Lage wechselt oder in einen Steckverbinder geführt wird?\u003C/li>\n\u003Cli>Gibt es Bereiche, in denen Kupferfreistellungen, Ausschnitte oder Isolationsgrenzen die Referenz unterbrechen?\u003C/li>\n\u003C/ol>\n\u003Cp>Eine Signallage neben einer durchgehenden Referenzfläche kann diese Prüfung erleichtern, weil die Beziehung zwischen Route und Referenz im Lagenaufbau erkennbar ist. Die Lagendefinition ist jedoch nur ein Ausgangspunkt: Das fertige Layout kann weiterhin Lücken, Aussparungen und Übergänge enthalten, die den Rückstrompfad verändern.\u003C/p>\n\u003Cp>Sichern Sie anhand des Lagenplans wichtige Referenzbereiche, bevor Leiterbahnführungen mit niedrigerer Priorität diese beanspruchen. Prüfen Sie Hochgeschwindigkeitsschnittstellen, empfindliche Analogpfade, Taktsignale und andere Signale, die das Bauteil- oder Systemdesign als kritisch ausweist. Ihre Anforderungen können unterschiedlich sein; gehen Sie deshalb nicht davon aus, dass eine einzige Routingstrategie für jede Signalklasse genügt.\u003C/p>\n\u003Cp>Die Artikel zum \u003Ca href=\"/de/blog/pcb-stackup-design\">Leiterplatten-Lagenaufbau\u003C/a> und zur \u003Ca href=\"/de/blog/pcb-layers-explained\">Erklärung der Leiterplattenlagen\u003C/a> bieten weiteren Kontext zur Lagenplanung.\u003C/p>\n\u003Cp>Prüfen Sie vor der Freigabe anhand der \u003Ca href=\"/de/blog/dfm-guidelines-for-pcb-layout\">DFM-Richtlinien für das Leiterplattenlayout\u003C/a> die Fertigungsvorgaben zusammen mit dem Referenzlagenplan.\u003C/p>\n\u003Ch3 id=\"das-tatsachlich-vorhandene-referenzkupfer-durchgehend-halten\" data-anchor-en=\"keep-the-actual-reference-copper-continuous\">Das tatsächlich vorhandene Referenzkupfer durchgehend halten\u003C/h3>\n\u003Cp>Eine Fläche kann durch absichtliche Aufteilungen, Leiterplattenschlitze, Befestigungsstrukturen, Freistellungen an Steckverbindern und Vias sowie dichtes Routing unterbrochen werden. Kreuzt ein Signal eine solche Unterbrechung, muss sein Rückstrom möglicherweise einen längeren oder anderen Weg nehmen. Dadurch kann sich die Stromschleife vergrößern und die Kopplung zu benachbarten Strukturen verändern.\u003C/p>\n\u003Cp>Betrachten Sie bei der Prüfung einer Kreuzung mehr als nur die Leiterbahn:\u003C/p>\n\u003Cul>\n\u003Cli>Zeigen Sie die Signallage und ihre vorgesehene Referenz gemeinsam an.\u003C/li>\n\u003Cli>Prüfen Sie die Form des Referenzkupfers auf beiden Seiten der Kreuzung.\u003C/li>\n\u003Cli>Achten Sie auf schmale Verbindungen oder getrennte Kupferbereiche, die durch Freistellungen entstehen.\u003C/li>\n\u003Cli>Verfolgen Sie einen plausiblen Rückstrompfad zurück in Richtung Quelle, statt die Lücke isoliert zu beurteilen.\u003C/li>\n\u003Cli>Prüfen Sie, ob eine vorgeschlagene Umleitung an anderer Stelle ein neues Problem verursacht.\u003C/li>\n\u003C/ul>\n\u003Cp>Vermeiden Sie das Kreuzen einer Referenzunterbrechung, wenn ein geeigneter durchgehender Pfad verfügbar ist. Ist die Kreuzung notwendig, ermitteln Sie, wie der Rückstrompfad bereitgestellt wird und ob die Designvorgaben dies zulassen. Eine absichtliche Isolationsbarriere ist keine gewöhnliche Lücke in einer Fläche, die einfach überbrückt werden darf.\u003C/p>\n\u003Ch3 id=\"antipads-und-dichte-via-felder-prufen\" data-anchor-en=\"inspect-antipads-and-dense-via-fields\">Antipads und dichte Via-Felder prüfen\u003C/h3>\n\u003Cp>Ein Antipad ist eine Freistellung in einer Fläche um eine Struktur, die nicht mit dieser Fläche verbunden werden darf. Einzelne Antipads können notwendig sein, doch mehrere benachbarte Freistellungen können sich zu einem Schlitz verbinden oder einen großen Teil des Referenzkupfers entfernen.\u003C/p>\n\u003Cp>Dies ist besonders in der Nähe dichter Steckverbinder und von Lagenwechselbereichen prüfenswert, wo viele Vias eng beieinanderliegen können. Prüfen Sie die resultierende Kupferform nach Anwendung der Freistellungen, nicht nur die nominelle Flächenkontur. Unterbricht das verbleibende Kupfer einen kritischen Rückstrompfad, prüfen Sie, ob sich Routing, Pin-Entflechtung oder Via-Anordnung innerhalb der Design- und Fertigungsvorgaben ändern lassen.\u003C/p>\n\u003Ch2 id=\"lagenwechsel-als-ubergange-des-ruckstrompfads-behandeln\" data-anchor-en=\"handle-layer-transitions-as-return-path-transitions\">Lagenwechsel als Übergänge des Rückstrompfads behandeln\u003C/h2>\n\u003Cp>Ein Signal-Via führt eine Route von einer Lage auf eine andere. Dabei kann sich auch die Referenz des Signals ändern, selbst wenn der Schaltplan keinen Netzwechsel zeigt. Prüfen Sie die Referenz auf der Eintrittslage und die Referenz auf der Austrittslage als Teile desselben Übergangs.\u003C/p>\n\u003Ch3 id=\"wenn-beide-referenzen-zum-selben-massenetz-gehoren\" data-anchor-en=\"when-both-references-are-on-the-same-ground-net\">Wenn beide Referenzen zum selben Massenetz gehören\u003C/h3>\n\u003Cp>Wechselt das Signal zwischen Lagen, die sich auf unterschiedliche Flächenlagen desselben Massenetzes beziehen, benötigt der Rückstrom eine Verbindung zwischen diesen Flächenlagen. Ein nahe gelegenes Stitching-Via desselben Netzes kann einen solchen Pfad bereitstellen, sofern es auf beiden Lagen mit dem vorgesehenen Kupfer verbunden ist und die umgebende Geometrie geeignet bleibt.\u003C/p>\n\u003Cp>Das ist kein Grund, an jedem Übergang schematisch Vias zu platzieren. Prüfen Sie die tatsächlichen Flächenverbindungen, Freistellungen, weitere benachbarte Vias und den Signalverlauf. Ein Via, das in der Draufsicht nahe erscheint, ist für diesen Zweck nicht hilfreich, wenn es das relevante Referenzkupfer nicht verbindet.\u003C/p>\n\u003Cp>Der Artikel über \u003Ca href=\"/de/blog/via-stitching-pcb\">Via-Stitching auf Leiterplatten\u003C/a> behandelt die damit verbundene Rolle von Vias bei der Verbindung von Kupferbereichen desselben Netzes.\u003C/p>\n\u003Ch3 id=\"wenn-die-referenzen-auf-unterschiedlichen-potenzialen-liegen\" data-anchor-en=\"when-the-references-are-at-different-potentials\">Wenn die Referenzen auf unterschiedlichen Potenzialen liegen\u003C/h3>\n\u003Cp>Wechselt das Signal zwischen Lagen, die sich auf Flächen mit unterschiedlichen Potenzialen beziehen, verbindet ein Stitching-Via des Massenetzes die beiden Referenzen nicht von selbst. Der Übergang erfordert eine gezielte Prüfung des Rückstrompfads, die Schaltung, Flächenkopplung und Bauteilvorgaben berücksichtigt.\u003C/p>\n\u003Cp>Fügen Sie nicht als allgemeingültige Lösung eine Verbindung oder einen Kondensator hinzu. Ob dies geeignet ist, hängt von den Referenznetzen, dem frequenzabhängigen Pfad, der umgebenden Stromverteilung und der Anwendung ab. Ziehen Sie die relevanten Bauteildatenblätter und Designvorgaben heran und validieren Sie anschließend den gewählten Übergang im Systemzusammenhang.\u003C/p>\n\u003Ch3 id=\"wenn-eine-isolationsgrenze-beteiligt-ist\" data-anchor-en=\"when-an-isolation-boundary-is-involved\">Wenn eine Isolationsgrenze beteiligt ist\u003C/h3>\n\u003Cp>Galvanisch getrennte Bereiche erfordern eine gesonderte Betrachtung. Verbinden Sie getrennte Massen nicht kurz und überbrücken Sie keine Sicherheitsbarriere, nur damit ein Rückstrompfad durchgehend erscheint. Bauteile und leitfähige Strukturen über eine Barriere hinweg können durch das Isolationskonzept und die geltenden Sicherheitsregeln eingeschränkt sein.\u003C/p>\n\u003Cp>Ermitteln Sie, wo ein Signal die Grenze vorgesehen überquert, welches Isolationsverfahren die Schaltung verwendet und welche Abstände und sonstigen Anforderungen gelten. Kann die Route diese Vorgaben nicht erfüllen, geben Sie das Problem an die Verantwortlichen für Schaltungs- und Sicherheitsdesign weiter, statt es als routinemäßige Flächenverbindung zu behandeln.\u003C/p>\n\u003Ch2 id=\"steckverbinder-in-die-prufung-des-ruckstrompfads-einbeziehen\" data-anchor-en=\"include-connectors-in-the-return-path-review\">Steckverbinder in die Prüfung des Rückstrompfads einbeziehen\u003C/h2>\n\u003Cp>Eine saubere Route über die Leiterplatte ist nur ein Teil der Schleife. Untersuchen Sie am Steckverbinder, wie das Signal und sein Rückstrompfad die Leiterplatte verlassen, wie sie zur Pinbelegung des Steckverbinders angeordnet sind und was auf der anderen Seite geschieht, sofern diese Informationen verfügbar sind.\u003C/p>\n\u003Cp>Die Massepins eines Steckverbinders können dem richtigen Netz zugeordnet sein, aber dennoch über beengte Kupferverbindungen, ein dichtes Antipad-Feld oder einen mit anderen Strömen gemeinsam genutzten Pfad angebunden sein. Umgekehrt zeigt eine Betrachtung auf Leiterplattenebene möglicherweise nicht den vollständigen Rückstrompfad durch ein Kabel oder eine Gegenbaugruppe.\u003C/p>\n\u003Cp>Stimmen Sie bei kritischen Schnittstellen die Pinbelegung des Steckverbinders und die Entflechtung mit dem Systemdesign ab. Prüfen Sie das Referenzkupfer bis zum Steckverbinder, die zur Unterstützung der Schnittstelle vorgesehenen Masseverbindungen und gegebenenfalls eine Bereichsgrenze an der Verbindung. Gehen Sie nicht davon aus, dass ein Massepin automatisch jeden benachbarten Signalpfad akzeptabel macht.\u003C/p>\n\u003Ch2 id=\"mixed-signal-platzierung-strompfade-betrachten-nicht-nur-bezeichnungen\" data-anchor-en=\"mixed-signal-placement-manage-current-paths-not-labels-alone\">Mixed-Signal-Platzierung: Strompfade betrachten, nicht nur Bezeichnungen\u003C/h2>\n\u003Cp>Mixed-Signal-Leiterplatten können empfindliche Analogschaltungen neben digital schaltenden Schaltungen und Leistungswandlung enthalten. Die ersten Entscheidungen sind häufig funktionaler Natur: Platzieren Sie zusammengehörige Bauteile so, dass ihre Signal- und Rückstrompfade nachvollziehbar sind, und vermeiden Sie, dass störende Stromschleifen empfindliche Bereiche unnötig kreuzen.\u003C/p>\n\u003Cp>Eine durchgehende Massefläche kann ein guter Ausgangspunkt sein, weil sie vermeidet, Signale über absichtliche Trennstellen führen zu müssen. Kontinuität allein verhindert jedoch nicht, dass ein störbehafteter Rückstrom einen unerwünschten gemeinsamen Pfad nutzt. Platzierung, Routing, Steckverbinderposition und Leistungsstromschleifen bleiben wichtig.\u003C/p>\n\u003Cp>Ebenso ist das Aufteilen von Massekupfer keine universelle Methode zum Schutz von Analogschaltungen. Eine Trennung kann Strom umlenken, aber auch eine Unterbrechung unter einem Signal erzeugen, das zwischen Bereichen verlaufen muss. Manche Bauteile geben bestimmte Erdungs-, Layout- oder Verbindungsanordnungen vor; befolgen Sie deren Datenblätter und bewerten Sie diese Vorgaben im Zusammenhang mit der gesamten Leiterplatte.\u003C/p>\n\u003Cp>Ermitteln Sie für jede Mixed-Signal-Schnittstelle:\u003C/p>\n\u003Cul>\n\u003Cli>Quelle und Ziel des Signals und seines Rückstroms.\u003C/li>\n\u003Cli>Benachbarte Schalt- oder Leistungsstrompfade.\u003C/li>\n\u003Cli>Ob das Signal eine Flächengrenze kreuzt oder die Referenz wechselt.\u003C/li>\n\u003Cli>Die Masseanbindungs- und Platzierungsanforderungen der angeschlossenen Bauteile.\u003C/li>\n\u003Cli>Ob eine absichtliche Isolationsgrenze die zulässigen Verbindungen verändert.\u003C/li>\n\u003C/ul>\n\u003Cp>Weder eine geteilte noch eine durchgehende Fläche garantiert ein akzeptables Rausch- oder EMV-Verhalten. Die Entscheidung muss durch die tatsächlichen Strompfade und eine für das Produkt geeignete Validierung gestützt werden.\u003C/p>\n\u003Ch2 id=\"hypothetische-prufung-einer-signalroute\" data-anchor-en=\"hypothetical-route-inspection\">Hypothetische Prüfung einer Signalroute\u003C/h2>\n\u003Cp>\u003Cstrong>Hypothetisches Beispiel:\u003C/strong> Ein Entwickler prüft eine digitale Schnittstelle, die von einem Controller zu einem Steckverbinder geführt wird. Der erste Teil der Route verläuft auf einer Signallage mit Bezug auf eine Massefläche. In der Nähe des Steckverbinders kreuzt die Leiterbahn eine Lücke in dieser Fläche, die durch die Grenze eines Kupferbereichs verursacht wird. Anschließend wechselt die Leiterbahn die Lage und verläuft auf einer Lage weiter, die sich auf eine andere Flächenlage desselben Massenetzes bezieht.\u003C/p>\n\u003Cp>Der Entwickler führt zwei getrennte Prüfungen durch:\u003C/p>\n\u003Col>\n\u003Cli>\u003Cstrong>Referenzlücke:\u003C/strong> Bei gemeinsamer Anzeige von Leiterbahn und Referenzkupfer bestätigt der Entwickler, dass die Leiterbahn die Lücke kreuzt. Bevorzugt wird untersucht, ob sich die Leiterbahn über durchgehendes Referenzkupfer umleiten oder die Kupferanordnung ändern lässt, sofern Schaltung und andere Vorgaben dies zulassen. Der Entwickler prüft auch die Entflechtung am Steckverbinder, damit die Umleitung die Unterbrechung nicht lediglich näher an die Pins verlagert.\u003C/li>\n\u003Cli>\u003Cstrong>Lagenwechsel:\u003C/strong> Am Signal-Via prüft der Entwickler, ob beide Referenzflächen zum selben Massenetz gehören und eine geeignete Verbindung zwischen ihnen besteht. Ein nahe gelegenes Stitching-Via wird erst in Betracht gezogen, nachdem bestätigt wurde, dass es das vorgesehene Kupfer auf beiden Lagen verbinden kann, ohne ein anderes Abstandsproblem zu verursachen.\u003C/li>\n\u003C/ol>\n\u003Cp>Die beiden Maßnahmen beheben unterschiedliche Diskontinuitäten. Ein Stitching-Via am Lagenwechsel behebt die vorgelagerte Referenzlücke nicht automatisch. Würde die Lücke stattdessen eine Isolationsgrenze darstellen, wäre das Verbinden der Kupferbereiche keine akzeptable Routinelösung; die Grenze und ihre Überquerung müssten anhand des Isolationskonzepts geprüft werden.\u003C/p>\n\u003Cp>Nach der Layoutänderung wiederholt der Entwickler die Kontinuitätsprüfung und gibt die relevanten Informationen zur Schnittstelle und zum Übergang an die für die Validierung verantwortliche Person weiter. Das Beispiel veranschaulicht eine Prüfmethode und sagt nicht voraus, dass das Produkt ein EMI- oder Signalintegritätsziel erfüllt.\u003C/p>\n\u003Ch2 id=\"fehlersuche-und-prufentscheidungen\" data-anchor-en=\"troubleshooting-and-review-decisions\">Fehlersuche und Prüfentscheidungen\u003C/h2>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Symptom oder Beobachtung\u003C/th>\n\u003Cth>Layoutprüfung\u003C/th>\n\u003Cth>Entscheidung und Validierung\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>Eine kritische Leiterbahn kreuzt eine Flächentrennung oder einen Schlitz\u003C/td>\n\u003Ctd>Leiterbahn und Referenzkupfer übereinander anzeigen und den Rückstrompfad um die Unterbrechung ermitteln.\u003C/td>\n\u003Ctd>Eine Umleitung über eine durchgehende Referenz oder eine Änderung des Kupferbereichs untersuchen. Absichtliche Isolation erhalten und die resultierende Schnittstelle validieren.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Ein Signal wechselt die Lage\u003C/td>\n\u003Ctd>Die Referenz auf jeder Lage ermitteln und das Kupfer sowie die Verbindungen um das Signal-Via prüfen.\u003C/td>\n\u003Ctd>Bei Referenzen desselben Netzes eine geeignete Stitching-Verbindung bewerten. Bei unterschiedlichen Potenzialen den Übergang unter Berücksichtigung der Schaltungs- und Bauteilvorgaben prüfen.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Ein Steckverbinderbereich weist viele Freistellungen auf\u003C/td>\n\u003Ctd>Antipads und das verbleibende Referenzkupfer einschließlich der Pfade zu den vorgesehenen Massepins prüfen.\u003C/td>\n\u003Ctd>Änderungen an Pin-Entflechtung, Routing oder Via-Anordnung erwägen und mit dem Steckverbinder- und Systemdesign abstimmen.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Ein Kupferpolygon ist der Masse zugeordnet, wirkt aber fragmentiert\u003C/td>\n\u003Ctd>Inseln, schmale Engstellen, Netzzuordnungen und Verbindungen nach der Polygonerzeugung prüfen.\u003C/td>\n\u003Ctd>Unbeabsichtigte Fragmentierung korrigieren, wo dies zulässig ist, und anschließend kritische Rückstrompfade erneut prüfen.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Das Analogverhalten reagiert empfindlich auf benachbarte Schaltvorgänge\u003C/td>\n\u003Ctd>Funktionale Platzierung sowie Signal-, Leistungs- und Rückstromschleifen erfassen.\u003C/td>\n\u003Ctd>Platzierung oder Routing anhand der beobachteten Pfade und der Bauteilvorgaben überarbeiten und validieren, statt anzunehmen, dass eine Flächentrennung das Problem behebt.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Eine Route nähert sich der Grenze eines isolierten Bereichs\u003C/td>\n\u003Ctd>Die vorgesehene Art der Überquerung, die Netze der Bereiche und die geltenden Barrierevorgaben prüfen.\u003C/td>\n\u003Ctd>An die Verantwortlichen für Schaltung und Sicherheit weitergeben. Die Barriere nicht als Maßnahme zur Flächenkontinuität überbrücken.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>EMI oder Übersprechen bleiben trotz Massefläche bedenklich\u003C/td>\n\u003Ctd>Rückstromkontinuität zusammen mit Routing, Kopplung, Steckverbindern und anderen relevanten Systempfaden prüfen.\u003C/td>\n\u003Ctd>Für das jeweilige Problem geeignete Messungen oder Analysen auswählen; eine Fläche allein belegt kein Bestehen der Prüfung.\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Ch2 id=\"die-designubergabe-vorbereiten\" data-anchor-en=\"prepare-the-design-handoff\">Die Designübergabe vorbereiten\u003C/h2>\n\u003Cp>Dokumentieren Sie vor der Layoutfreigabe die Annahmen und noch offenen Entscheidungen. Dazu gehören:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Lagenaufbau, Flächen- und Netzzuordnung:\u003C/strong> Signallagen, Referenzlagen, Flächenbereiche, Netzzuordnungen und absichtliche Lücken kennzeichnen.\u003C/li>\n\u003Cli>\u003Cstrong>Kritische Signalklassen:\u003C/strong> Die zu prüfenden Schnittstellen und empfindlichen Pfade zusammen mit den geltenden Bauteilvorgaben auflisten.\u003C/li>\n\u003Cli>\u003Cstrong>Lagenwechsel und Lücken:\u003C/strong> Übergänge, Referenzwechsel, Trennungen, Schlitze, Steckverbinderentflechtungen und wesentliche durch Freistellungen verursachte Unterbrechungen kennzeichnen.\u003C/li>\n\u003Cli>\u003Cstrong>Grenzen isolierter Bereiche:\u003C/strong> Die Grenze, die vorgesehene Art der Überquerung und die Vorgaben markieren, die Verbindungen über die Grenze hinweg verbieten oder regeln.\u003C/li>\n\u003Cli>\u003Cstrong>Offene Entscheidungen:\u003C/strong> Alle Rückstrompfade erfassen, die nicht bestätigt werden konnten, sowie die für ihre Klärung verantwortliche Person.\u003C/li>\n\u003Cli>\u003Cstrong>Mess- oder Simulationsplan:\u003C/strong> Festhalten, was von wem und anhand welcher Projektanforderungen bewertet wird. Analyse- und Testergebnisse sollen Entscheidungen stützen und nicht als vorausgesetzte Garantie dienen.\u003C/li>\n\u003Cli>\u003Cstrong>Verantwortlichkeiten für die Freigabe:\u003C/strong> Die Projektrollen benennen, die für Layoutfreigabe, Fertigungsprüfung und Systemvalidierung verantwortlich sind.\u003C/li>\n\u003C/ul>\n\u003Cp>Der \u003Cstrong>PCB-Designer\u003C/strong> ist für die Layoutabsicht verantwortlich: Netzzuordnungen, Referenzwahl, Routing und die für deren Prüfung erforderliche Dokumentation. Der \u003Cstrong>Leiterplattenhersteller\u003C/strong> prüft und verarbeitet die bereitgestellten Fertigungsinformationen innerhalb des vereinbarten Fertigungsumfangs; diese Verarbeitung stellt weder Signalintegrität noch EMV-Konformität oder die Qualifizierung des Endprodukts fest. Die \u003Cstrong>für die Systemvalidierung verantwortliche Person\u003C/strong> legt die relevanten Prüfungen auf Produktebene fest, führt sie durch und koordiniert die Behebung von Fehlern.\u003C/p>\n\u003Cp>Der \u003Ca href=\"/de/blog/what-is-a-gerber-file\">Leitfaden zu Gerber-Dateien\u003C/a> erklärt die für die Fertigung verwendeten Bilddaten. Wenn die Leiterplatte für ein Fertigungsgespräch bereit ist, senden Sie APTPCB die Gerber-Daten, den Lagenaufbau, die vorgesehenen Referenzlagen und die Fertigungsanforderungen. Geben Sie auch gewünschte Prüfungen oder Tests an, damit deren Umfang vereinbart werden kann. \u003Ca href=\"/de/quote\">Angebot anfordern\u003C/a> oder \u003Ca href=\"/de/contact\">APTPCB kontaktieren\u003C/a>.\u003C/p>\n\u003Cp>Weiteren Designkontext bieten die Veröffentlichungen \u003Cem>PCB Design Guidelines for Reduced EMI\u003C/em> und \u003Cem>High-Speed Layout Guidelines\u003C/em> von Texas Instruments sowie \u003Cem>What Are the Basic Guidelines for Layout Design of Mixed-Signal PCBs?\u003C/em> von Analog Devices. Wenden Sie deren Empfehlungen zusammen mit den jeweiligen Bauteildatenblättern und den Anforderungen des zu prüfenden Produkts an.\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\u003Csection class=\"related-links\" aria-label=\"Related\">\u003Ch3>Related links\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/de/blog/pcb-stackup-design\">Leiterplatten-Lagenaufbau\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/pcb-layers-explained\">Erklärung der Leiterplattenlagen\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/dfm-guidelines-for-pcb-layout\">DFM-Richtlinien für das Leiterplattenlayout\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/via-stitching-pcb\">Via-Stitching auf Leiterplatten\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/what-is-a-gerber-file\">Leitfaden zu Gerber-Dateien\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/quote\">Angebot anfordern\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/contact\">APTPCB kontaktieren\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[14,17,20,23,26,29,32,35],{"id":15,"text":16},"was-eine-masseflache-leistet","Was eine Massefläche leistet",{"id":18,"text":19},"den-lagenaufbau-anhand-der-signalreferenzen-planen","Den Lagenaufbau anhand der Signalreferenzen planen",{"id":21,"text":22},"lagenwechsel-als-ubergange-des-ruckstrompfads-behandeln","Lagenwechsel als Übergänge des Rückstrompfads behandeln",{"id":24,"text":25},"steckverbinder-in-die-prufung-des-ruckstrompfads-einbeziehen","Steckverbinder in die Prüfung des Rückstrompfads einbeziehen",{"id":27,"text":28},"mixed-signal-platzierung-strompfade-betrachten-nicht-nur-bezeichnungen","Mixed-Signal-Platzierung: Strompfade betrachten, nicht nur Bezeichnungen",{"id":30,"text":31},"hypothetische-prufung-einer-signalroute","Hypothetische Prüfung einer Signalroute",{"id":33,"text":34},"fehlersuche-und-prufentscheidungen","Fehlersuche und Prüfentscheidungen",{"id":36,"text":37},"die-designubergabe-vorbereiten","Die Designübergabe vorbereiten",[39,40,41],"Massefläche","Rückstrompfad","Leiterplattenlayout","pcb-ground-plane-design",{"blog":44,"breadcrumb":53,"faq":67},{"@context":45,"@type":46,"headline":4,"description":5,"image":8,"url":47,"datePublished":6,"dateModified":6,"timeRequired":11,"keywords":48,"articleSection":7,"author":49,"publisher":52},"https://schema.org","BlogPosting","https://aptpcb.com/de/blog/pcb-ground-plane-design","Massefläche, Rückstrompfad, Leiterplattenlayout",{"@type":50,"name":51},"Organization","APTPCB",{"@type":50,"name":51},{"@context":45,"@type":54,"itemListElement":55},"BreadcrumbList",[56,61,65],{"@type":57,"position":58,"name":59,"item":60},"ListItem",1,"Home","https://aptpcb.com/",{"@type":57,"position":62,"name":63,"item":64},2,"Blog","https://aptpcb.com/de/blog",{"@type":57,"position":66,"name":42,"item":47},3,null,{"pcbManufacturingColumns":69,"capabilityColumns":193,"resourceColumns":229,"pcbaColumns":273},[70,118,147,176],{"heading":71,"links":72},"PCB-Produktfamilien",[73,76,79,82,85,88,91,94,97,100,103,106,109,112,115],{"label":74,"path":75},"FR-4 PCB","/pcb/fr4-pcb",{"label":77,"path":78},"High-Speed-PCB","/pcb/high-speed-pcb",{"label":80,"path":81},"Multilayer-PCB","/pcb/multilayer-pcb",{"label":83,"path":84},"HDI-PCB","/pcb/hdi-pcb",{"label":86,"path":87},"Flex-PCB","/pcb/flex-pcb",{"label":89,"path":90},"Rigid-Flex-PCB","/pcb/rigid-flex-pcb",{"label":92,"path":93},"Keramik-PCB","/pcb/ceramic-pcb",{"label":95,"path":96},"Dickkupfer-PCB","/pcb/heavy-copper-pcb",{"label":98,"path":99},"High-Thermal-PCB","/pcb/high-thermal-pcb",{"label":101,"path":102},"Antenna-PCB","/pcb/antenna-pcb",{"label":104,"path":105},"High-Frequency-PCB","/pcb/high-frequency-pcb",{"label":107,"path":108},"Microwave-PCB","/pcb/microwave-pcb",{"label":110,"path":111},"Metal-Core-PCB","/pcb/metal-core-pcb",{"label":113,"path":114},"High-Tg-PCB","/pcb/high-tg-pcb",{"label":116,"path":117},"Backplane-PCB","/pcb/backplane-pcb",{"sections":119},[120],{"heading":121,"links":122},"RF & Materialien",[123,126,129,132,135,138,141,144],{"label":124,"path":125},"Rogers PCB","/materials/rf-rogers",{"label":127,"path":128},"Taconic PCB","/materials/taconic-pcb",{"label":130,"path":131},"Teflon PCB","/materials/teflon-pcb",{"label":133,"path":134},"Arlon PCB","/materials/arlon-pcb",{"label":136,"path":137},"Megtron PCB","/materials/megtron-pcb",{"label":139,"path":140},"ISOLA PCB","/materials/isola-pcb",{"label":142,"path":143},"Spread-Glass FR-4","/materials/spread-glass-fr4",{"label":145,"path":146},"Stackups mit kontrollierter Impedanz","/pcb/pcb-stack-up",{"sections":148},[149],{"heading":150,"links":151},"Fertigung / Stackups",[152,155,158,161,164,167,170,173],{"label":153,"path":154},"Quickturn-Prototypen","/pcb/quick-turn-pcb",{"label":156,"path":157},"NPI & Kleinserie (PCB)","/pcb/npi-small-batch-pcb-manufacturing",{"label":159,"path":160},"High-Volume-Produktion","/pcb/mass-production-pcb-manufacturing",{"label":162,"path":163},"High-Layer-Count-PCB","/pcb/high-layer-count-pcb",{"label":165,"path":166},"PCB-Fertigungsprozess","/pcb/pcb-fabrication-process",{"label":168,"path":169},"Fortschrittliche PCB-Fertigung","/pcb/advanced-pcb-manufacturing",{"label":171,"path":172},"Spezielle PCB-Fertigung","/pcb/special-pcb-manufacturing",{"label":174,"path":175},"Mehrlagige Laminatstruktur","/pcb/multilayer-pcb-lamination-services",{"heading":177,"links":178},"Spezialthemen & Ressourcen",[179,182,185,187,190],{"label":180,"path":181},"PCB-Oberflächen","/pcb/pcb-surface-finishes",{"label":183,"path":184},"PCB-Bohren & Vias","/pcb/pcb-drilling",{"label":186,"path":146},"PCB-Stackup",{"label":188,"path":189},"PCB-Profilierung","/pcb/pcb-profiling",{"label":191,"path":192},"Qualität & Inspektion","/pcb/pcb-quality",[194,199,204,209,214,219,224],{"links":195},[196],{"label":197,"path":198},"Rigid-PCB-Kapazitäten","/capabilities/rigid-pcb",{"links":200},[201],{"label":202,"path":203},"Rigid-Flex-Kapazitäten","/capabilities/rigid-flex-pcb",{"links":205},[206],{"label":207,"path":208},"Flex-PCB-Kapazitäten","/capabilities/flex-pcb",{"links":210},[211],{"label":212,"path":213},"HDI-PCB-Kapazitäten","/capabilities/hdi-pcb",{"links":215},[216],{"label":217,"path":218},"Metal-PCB-Kapazitäten","/capabilities/metal-pcb",{"links":220},[221],{"label":222,"path":223},"Keramik-PCB-Kapazitäten","/capabilities/ceramic-pcb",{"links":225},[226],{"label":227,"path":228},"Heavy-Copper-PCB-Kapazitäten","/capabilities/heavy-copper-pcb",[230,241,265],{"heading":231,"links":232},"Downloads",[233,236,239],{"label":234,"path":235},"Material-Datenblätter / Prozesshinweise","/resources/downloads-materials",{"label":237,"path":238},"PCB-DFM-Richtlinien","/resources/dfm-guidelines",{"label":174,"path":240},"/pcb/multi-layer-laminated-structure",{"heading":242,"links":243},"Tools",[244,247,250,253,256,259,262],{"label":245,"path":246},"Gerber-Viewer","/tools/gerber-viewer",{"label":248,"path":249},"PCB-Viewer","/tools/pcb-viewer",{"label":251,"path":252},"BOM-Viewer","/tools/bom-viewer",{"label":254,"path":255},"3D-Viewer","/tools/3d-viewer",{"label":257,"path":258},"Schaltungssimulator","/tools/circuit-simulator",{"label":260,"path":261},"Impedanzrechner","/tools/impedance-calculator",{"label":263,"path":264},"Leiterbahnbreiten-Rechner","/tools/trace-width-calculator",{"heading":266,"links":267},"FAQ & Blog",[268,271],{"label":269,"path":270},"FAQ","/resources/faq",{"label":63,"path":272},"/blog",[274,304,328,361],{"heading":275,"links":276},"Kernleistungen",[277,280,283,286,289,292,295,298,301],{"label":278,"path":279},"Turnkey-PCB-Assembly","/pcba/turnkey-assembly",{"label":281,"path":282},"NPI & Kleinserien-PCB-Assembly","/pcba/npi-assembly",{"label":284,"path":285},"Serien-PCB-Assembly","/pcba/mass-production",{"label":287,"path":288},"Flex- & Rigid-Flex-PCB-Assembly","/pcba/flex-rigid-flex",{"label":290,"path":291},"SMT- & Through-Hole-Assembly","/pcba/smt-tht",{"label":293,"path":294},"BGA-PCB-Assembly","/pcba/bga-qfn-fine-pitch",{"label":296,"path":297},"Komponenten & BOM-Management","/pcba/components-bom",{"label":299,"path":300},"Box-Build-Assembly","/pcba/box-build-assembly",{"label":302,"path":303},"PCB-Assembly: Test & Qualität","/pcba/testing-quality",{"heading":305,"links":306},"Ergänzende Services",[307,310,313,316,319,322,325],{"label":308,"path":309},"Alle Support-Touchpoints","/pcba/support-services",{"label":311,"path":312},"Stencil-Lab","/pcba/pcb-stencil",{"label":314,"path":315},"Komponentenbeschaffung","/pcba/component-sourcing",{"label":317,"path":318},"IC-Programmierung","/pcba/ic-programming",{"label":320,"path":321},"Schutzlackierung","/pcba/pcb-conformal-coating",{"label":323,"path":324},"Selektivlöten","/pcba/pcb-selective-soldering",{"label":326,"path":327},"BGA-Reballing","/pcba/bga-reballing",{"heading":329,"links":330},"Qualität & Test",[331,334,337,340,343,346,349,352,355,358],{"label":332,"path":333},"Qualitätsinspektion","/pcba/quality-system",{"label":335,"path":336},"Erstmusterprüfung (FAI)","/pcba/first-article-inspection",{"label":338,"path":339},"Lötpasteninspektion (SPI)","/pcba/spi-inspection",{"label":341,"path":342},"AOI-Inspektion","/pcba/aoi-inspection",{"label":344,"path":345},"Röntgen-/CT-Inspektion","/pcba/xray-inspection",{"label":347,"path":348},"ICT In-Circuit Test","/pcba/ict-test",{"label":350,"path":351},"Flying-Probe-Test","/pcba/flying-probe-testing",{"label":353,"path":354},"FCT / Funktionstest","/pcba/fct-test",{"label":356,"path":357},"Endkontrolle & Verpackung","/pcba/final-quality-inspection",{"label":359,"path":360},"Wareneingangskontrolle","/pcba/incoming-quality-control",{"heading":362,"linkClass":363,"links":364},"Branchenanwendungen (Einstieg)","text-nowrap",[365,368,371,374,377,380,383,386,389,392,395],{"label":366,"path":367},"Server / Rechenzentrum","/industries/server-data-center-pcb",{"label":369,"path":370},"Automotive / EV","/industries/automotive-electronics-pcb",{"label":372,"path":373},"Medizintechnik","/industries/medical-pcb",{"label":375,"path":376},"Telecom / 5G","/industries/communication-equipment-pcb",{"label":378,"path":379},"Aerospace & Defense","/industries/aerospace-defense-pcb",{"label":381,"path":382},"Drohnen / UAV","/industries/drone-uav-pcb",{"label":384,"path":385},"Industrieautomation","/industries/industrial-control-pcb",{"label":387,"path":388},"Power & Neue Energie","/industries/power-energy-pcb",{"label":390,"path":391},"Robotik & Automation","/industries/robotics-pcb",{"label":393,"path":394},"Security / Sicherheitstechnik","/industries/security-equipment-pcb",{"label":396,"path":397},"PCB-Branchenüberblick →","/pcb-industry-solutions",1794151688821]