[{"data":1,"prerenderedAt":398},["ShallowReactive",2],{"blog-what-is-a-pcb-trace-de":3,"header-nav-de":68},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"readingTime":9,"wordCount":10,"timeRequired":11,"htmlContent":12,"tableOfContents":13,"tags":38,"slug":42,"jsonld":43},"Was ist eine Leiterbahn auf einer PCB? Wie Kupferpfade Pads und Vias verbinden","Eine Leiterbahn auf einer PCB ist ein Kupferpfad, der Schaltungselemente verbindet. Prüfen Sie Konnektivität, Abstände, Rückstrompfade und Stromanforderungen für den vorgesehenen Zweck.","2026-11-05","manufacturing","/assets/img/blogs/2026/11/pcb-trace-route-concept.svg",11,2140,"PT11M","\u003Cp>Eine Leiterbahn auf einer PCB ist ein geformter Kupferpfad, der eine elektrische Verbindung über eine Leiterplatte führt. Sie kann Bauteilpads auf einer Kupferlage verbinden oder ein \u003Cstrong>Via\u003C/strong> erreichen, das die Verbindung auf einer anderen Lage fortsetzt.\u003C/p>\n\u003Cp>Für Entwickler und Einkäufer lautet die nützliche Frage nicht nur: „Kann ich eine Linie sehen?“ Entscheidend ist, ob der vorgesehene Kupferpfad durchgängig ist, zum richtigen Netz gehört, ausreichend Abstand zu anderen Leitern hält und für seine elektrische und thermische Aufgabe geeignet ist. Ein Foto oder eine bestandene Durchgangsprüfung beantwortet nur einen Teil dieser Frage.\u003C/p>\n\u003Cimg src=\"/assets/img/blogs/2026/11/pcb-copper-traces-reference.jpg\" alt=\"Leiterplatte mit sichtbaren leitungsartigen Pfaden und gelöteten Verbindungen\">\n\n\u003Cp>\u003Cem>Foto: Tima Miroshnichenko / Pexels. Das Bild zeigt eine reale Leiterplattenoberfläche, enthält aber keinen Maßstab und belegt weder Leiterbahnbreite noch elektrische Netze, Strombelastbarkeit oder eine Herkunft von APTPCB.\u003C/em>\u003C/p>\n\u003Ch2 id=\"leiterbahn-pad-via-und-kupferflache-unterschiedliche-funktionen\" data-anchor-en=\"trace-pad-via-and-copper-pour-different-jobs\">Leiterbahn, Pad, Via und Kupferfläche: unterschiedliche Funktionen\u003C/h2>\n\u003Cp>In einem Layout ist eine Leiterbahn gewöhnlich als relativ schmale Kupferroute zwischen elektrischen Elementen erkennbar. Ihre Form kann gerade Segmente, Ecken, Abzweigungen oder Breitenänderungen enthalten.\u003C/p>\n\u003Cp>Benachbarte Elemente haben andere Funktionen:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Pad:\u003C/strong> Ein Kupferelement an einem Anschlusspunkt. Ein SMD-Bauteilpad bietet beispielsweise eine Fläche für einen angelöteten Anschluss. Pads gibt es auch an metallisierten Bohrungen und anderen Elementen.\u003C/li>\n\u003Cli>\u003Cstrong>Via:\u003C/strong> Ein metallisiertes Loch, das ausgewählte Kupferlagen verbindet. Ein Via kann ein Signal von einer Außenlage auf eine Innenlage führen, auch wenn der weitere Pfad von außen nicht sichtbar ist.\u003C/li>\n\u003Cli>\u003Cstrong>Kupferfläche:\u003C/strong> Ein größerer Kupferbereich, der aus einer im Design definierten Fläche erzeugt und häufig einem Versorgungs- oder Masse-Netz zugewiesen wird. Er kann Leiterbahnen, Pads und Vias verbinden, ist aber nicht einfach eine breite Leiterbahn. Abstandsregeln und Anschlusseinstellungen bestimmen, wo die Fläche tatsächlich Kupfer bildet.\u003C/li>\n\u003Cli>\u003Cstrong>Lötstoppmaske:\u003C/strong> Eine Schutzbeschichtung über einem Großteil des Außenkupfers. Sie ist nicht der Kupferleiter und darf nicht mit der Leiterbahndicke verwechselt werden. Öffnungen in der Maske legen ausgewählte Bereiche wie Bauteilpads frei.\u003C/li>\n\u003C/ul>\n\u003Cp>Eine Kupferfläche kann durch Abstände, Schlitze, andere Netze oder Platinenkanten unterbrochen werden. Ein Bereich, der in einem ungefüllten Layout verbunden aussieht, kann nach dem Füllen durch das CAD-Werkzeug isoliert sein. Umgekehrt kann eine Leiterbahn mit einer Fläche verbunden sein, wenn beide zum selben Netz gehören und die Designeinstellungen die vorgesehene Verbindung erzeugen.\u003C/p>\n\u003Cp>Zur übergeordneten Leiterplattenstruktur dieser Elemente siehe \u003Ca href=\"/de/blog/what-is-a-pcb\">Was ist eine PCB?\u003C/a>.\u003C/p>\n\u003Ch2 id=\"ein-hypothetisches-netz-uber-mehrere-lagen-verfolgen\" data-anchor-en=\"follow-one-hypothetical-net-across-layers\">Ein hypothetisches Netz über mehrere Lagen verfolgen\u003C/h2>\n\u003Cp>\u003Cstrong>Erfundenes Beispiel:\u003C/strong> Ein Sensor hat ein Signalausgangspad auf der Oberseite einer Mehrlagenplatine. Der Entwickler möchte es mit dem Eingangspad eines Empfangsbauteils verbinden, das ebenfalls auf der Oberseite liegt.\u003C/p>\n\u003Cp>Der vorgesehene Pfad lautet:\u003C/p>\n\u003Col>\n\u003Cli>Das Sensorpad ist mit einer \u003Cstrong>Leiterbahn auf der oberen Lage\u003C/strong> verbunden.\u003C/li>\n\u003Cli>Diese Leiterbahn erreicht ein \u003Cstrong>Via\u003C/strong>, das demselben Signalnetz zugewiesen ist.\u003C/li>\n\u003Cli>Das Via verbindet sich mit einer \u003Cstrong>Leiterbahn auf einer Innenlage\u003C/strong>.\u003C/li>\n\u003Cli>Die Innenlagenleiterbahn erreicht ein zweites Via.\u003C/li>\n\u003Cli>Das zweite Via verbindet sich mit einer Leiterbahn auf der oberen Lage, die am Empfängerpad endet.\u003C/li>\n\u003C/ol>\n\u003Cp>Alle diese Kupferelemente sollen zu einem Signalnetz gehören. Das zweite Via ist in diesem Beispiel erforderlich, weil der Pfad zu einem Pad auf der Oberseite zurückkehrt; ein anderes Design kann an anderer Stelle enden.\u003C/p>\n\u003Cimg src=\"/assets/img/blogs/2026/11/pcb-trace-route-concept.svg\" alt=\"Konzeptioneller Leiterbahnverlauf auf einer PCB mit Verbindungen zwischen Pads, Leiterbahnen und Vias über mehrere Kupferlagen\">\n\n\u003Cp>\u003Cem>Konzeptionelle Darstellung von Leiterbahnen und Lagenübergängen, keine gefertigte Leiterplatte und keine maßstäbliche Zeichnung.\u003C/em>\u003C/p>\n\u003Cp>Um das Beispiel in CAD zu prüfen, verfolgen Sie das Netz von Pad zu Pad, statt nur die sichtbare Leiterbahn auf der Oberseite zu kontrollieren. Bestätigen Sie, dass beide Vias die vorgesehenen Lagen verbinden, das Innenlagensegment vorhanden ist und keine unerwünschte Unterbrechung verbleibt. Prüfen Sie außerdem, dass das Netz nicht mit einem anderen Netz kurzgeschlossen ist.\u003C/p>\n\u003Cp>Ein Netzname drückt die Designabsicht aus; er beweist für sich allein weder die exportierte Kupfergeometrie noch, dass die fertige Leiterplatte die vorgesehene Verbindung hat. Designregelprüfungen, Dateiprüfungen und vereinbarte elektrische Tests liefern jeweils unterschiedliche Nachweise.\u003C/p>\n\u003Ch3 id=\"der-signalpfad-ist-nicht-der-gesamte-ruckstrompfad\" data-anchor-en=\"the-signal-route-is-not-the-whole-return-path\">Der Signalpfad ist nicht der gesamte Rückstrompfad\u003C/h3>\n\u003Cp>Der Sensorsignalstrom hat auch einen \u003Cstrong>Rückstrompfad\u003C/strong> durch den Rest der Schaltung. In diesem Beispiel bilden Signalleiterbahn und ihre Vias ein Netz; der Rückstrompfad ist davon getrennt und kann Massekupfer sowie weitere Schaltungsverbindungen nutzen.\u003C/p>\n\u003Cp>Bei schnelleren Signalflanken wird die Verteilung des Rückstroms von nahegelegenen Referenzleitern beeinflusst. Ändert das Signal die Lage, sollte der Entwickler auch die Referenzanordnung an diesem Übergang untersuchen. Eine durchgängige Signalleiterbahn garantiert keinen geeigneten nahegelegenen Rückstrompfad.\u003C/p>\n\u003Cp>Das ist wichtig, wenn der Pfad an einer Ebenenteilung, einer Lücke in einer Massefläche oder einem Wechsel der Referenzlage vorbeiführt. Je nach Schaltung und Stackup muss der Entwickler die Leiterbahnführung ändern oder eine geeignete Verbindung zwischen Referenzbereichen vorsehen. Die richtige Lösung hängt vom tatsächlichen Layout ab, nicht allein vom Vorhandensein eines Vias.\u003C/p>\n\u003Ch2 id=\"was-sollte-gepruft-werden\" data-anchor-en=\"what-the-reader-should-check\">Was sollte geprüft werden?\u003C/h2>\n\u003Cp>Die folgenden Prüfungen beantworten unterschiedliche Fragen. Das Bestehen einer Prüfung macht die anderen nicht überflüssig.\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Prüfung\u003C/th>\n\u003Cth>Worauf zu achten ist\u003C/th>\n\u003Cth>Falls die Bedingung nicht erfüllt ist\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>\u003Cstrong>Netzkonnektivität\u003C/strong>\u003C/td>\n\u003Ctd>Pads, Leiterbahnen, Flächen und Vias gehören zum vorgesehenen Netz und bilden auf den vorgesehenen Lagen eine durchgängige Route.\u003C/td>\n\u003Ctd>Route in CAD verfolgen, nicht verbundene Elemente prüfen und Geometrie oder Netzzuordnung vor der Dateifreigabe korrigieren.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Abstand\u003C/strong>\u003C/td>\n\u003Ctd>Kupfer unterschiedlicher Netze bleibt gemäß den geltenden Designregeln getrennt. Bereiche um Pads, Vias, Flächen und Platinenmerkmale prüfen.\u003C/td>\n\u003Ctd>Regelverletzung beheben oder eine technische Entscheidung anhand von Spannung, Umgebung und geltenden Anforderungen einholen.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Strom und Erwärmung\u003C/strong>\u003C/td>\n\u003Ctd>Der gesamte Strompfad einschließlich schmaler Abschnitte, Übergänge und Kupferdicke ist für die Betriebsbedingungen geeignet.\u003C/td>\n\u003Ctd>Engstellen und Annahmen prüfen; den Pfad nicht allein nach seinem breitesten Abschnitt beurteilen.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Signalreferenz\u003C/strong>\u003C/td>\n\u003Ctd>Bei Signalen, die empfindlich auf die Geometrie des Rückstrompfads reagieren, nahegelegenes Referenzkupfer und Lagenübergänge prüfen.\u003C/td>\n\u003Ctd>Teilungen, Aussparungen und Referenzwechsel zusammen mit Schaltung und Stackup prüfen; Routing oder Referenzanordnung bei Bedarf ändern.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Kupfer und Maske\u003C/strong>\u003C/td>\n\u003Ctd>Die Kupferlage definiert den Leiter; Maskenöffnungen und -abdeckung werden getrennt geprüft.\u003C/td>\n\u003Ctd>Nicht passende oder unbeabsichtigte Öffnungen korrigieren, ohne eine Maskenänderung als Änderung der Kupferbreite zu behandeln.\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>\u003Cstrong>Fertigungsdaten\u003C/strong>\u003C/td>\n\u003Ctd>Lagen-Dateien, Bohrdaten, Stackup und Zeichnung beschreiben dieselbe Leiterplattenrevision.\u003C/td>\n\u003Ctd>Freigabe anhalten und widersprüchliche Dateien oder Hinweise klären, statt den Hersteller raten zu lassen.\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Diese Prüfungen gelten für eine einfache Sensorroute ebenso wie für anspruchsvollere Designs. Der Prüfumfang hängt von Schaltung, Betriebsbedingungen und den Folgen eines Fehlers ab.\u003C/p>\n\u003Ch3 id=\"breite-ist-nicht-abstand\" data-anchor-en=\"width-is-not-clearance\">Breite ist nicht Abstand\u003C/h3>\n\u003Cp>\u003Cstrong>Leiterbahnbreite\u003C/strong> ist die Breite des Kupferpfads selbst. \u003Cstrong>Abstand\u003C/strong> ist die Trennung zwischen Elementen, die keine Verbindung haben dürfen, etwa Kupfer unterschiedlicher Netze. Eine Vergrößerung des einen legt nicht automatisch einen geeigneten Wert für das andere fest.\u003C/p>\n\u003Cp>Die Breite kann Widerstand, Erwärmung und Signalverhalten beeinflussen. Abstände helfen, unbeabsichtigte elektrische Wechselwirkungen oder Durchschläge zu verhindern; der erforderliche Wert hängt jedoch von Faktoren wie Spannung, Umgebung, Oberflächenzustand und den für das Produkt gewählten Regeln oder Normen ab.\u003C/p>\n\u003Cp>Wenn eine Abstandswarnung erscheint, ermitteln Sie zuerst die beteiligten Netze und physischen Elemente. Prüfen Sie dann, ob es sich um ein tatsächliches Designproblem, einen Fehler in den Regeleinstellungen oder ein absichtliches Merkmal handelt, das dokumentiert geprüft werden muss. Wird die Warnung unterdrückt, ohne ihre Ursache zu klären, bleibt die Fertigungsübergabe mehrdeutig.\u003C/p>\n\u003Ch3 id=\"kupferdicke-ist-nicht-lotstoppmaskendicke\" data-anchor-en=\"copper-thickness-is-not-solder-mask-thickness\">Kupferdicke ist nicht Lötstoppmaskendicke\u003C/h3>\n\u003Cp>Die für eine Leiterbahn verwendete Kupferdicke ist Teil der Leitergeometrie. Lötstoppmaske ist eine separate Beschichtung, die normalerweise einen Großteil der Außenseite der Leiterplatte bedeckt und nur erforderliche Bereiche freilässt.\u003C/p>\n\u003Cp>Eine Leiterbahn, die unter farbiger Maske breit erscheint, lässt sich anhand eines gewöhnlichen Fotos nicht zuverlässig vermessen. Auch ihre Kupferdicke lässt sich nicht aus der Maskenfarbe ableiten. Verwenden Sie Designdaten und vereinbarte Fertigungsanforderungen einschließlich etwaiger Anforderungen an das fertige Kupfer, nicht den optischen Eindruck.\u003C/p>\n\u003Ch2 id=\"drei-haufig-verwechselte-entscheidungen\" data-anchor-en=\"three-decisions-that-are-often-confused\">Drei häufig verwechselte Entscheidungen\u003C/h2>\n\u003Ch3 id=\"1-kann-der-pfad-den-erforderlichen-strom-fuhren\" data-anchor-en=\"1-can-the-path-carry-the-required-current\">1. Kann der Pfad den erforderlichen Strom führen?\u003C/h3>\n\u003Cp>Bei der thermischen Frage geht es darum, ob der \u003Cem>gesamte Pfad\u003C/em> unter den vorgesehenen Bedingungen den erforderlichen Strom führen kann, ohne unzulässig heiß zu werden oder ein anderes Problem zu verursachen.\u003C/p>\n\u003Cp>Breite und Kupferdicke sind wichtig, ebenso aber Routenlänge, nahegelegenes Kupfer, Lagenposition, Leiterplattenaufbau, Umgebungstemperatur, Einschaltdauer und Verbindungen. Auch Vias und lokale Verengungen verdienen Aufmerksamkeit. Eine breite Fläche, die über einen schmalen Abschnitt angebunden ist, wird nicht allein durch die Fläche begrenzt.\u003C/p>\n\u003Cp>Dieser Artikel enthält keine allgemeingültige sichere Strom-pro-Breite-Regel. Wenn Strom oder Erwärmung wichtig sind, dokumentieren Sie die Betriebsbedingungen und verwenden Sie ein geeignetes technisches Verfahren. Der Beitrag zur \u003Ca href=\"/de/blog/heavy-copper-pcb-design-guide-ipc-2152\">Auslegung von Leiterplatten mit dicker Kupferauflage und IPC-2152\u003C/a> bietet einen Einstieg für diese separate Prüfung.\u003C/p>\n\u003Ch3 id=\"2-hat-das-signal-eine-geeignete-referenz-und-impedanz\" data-anchor-en=\"2-does-a-signal-have-a-suitable-reference-and-impedance\">2. Hat das Signal eine geeignete Referenz und Impedanz?\u003C/h3>\n\u003Cp>Nicht jede Signalleiterbahn muss als Übertragungsleitung mit kontrollierter Impedanz behandelt werden. Die Entscheidung hängt von Signalflanken, Routenlänge, Reflexionstoleranz der Schaltung und vorgesehenem Stackup ab.\u003C/p>\n\u003Cp>Wenn Impedanz oder Rückstromverhalten wichtig sind, reicht die Breite allein nicht aus. Kupfergeometrie, Abstand zum Referenzkupfer, dielektrische Eigenschaften und die umgebende Struktur spielen ebenfalls eine Rolle. Eine Leiterbahn kann durchgängig sein und trotzdem eine ungeeignete Referenz oder Impedanz haben.\u003C/p>\n\u003Cp>Prüfen Sie den \u003Ca href=\"/de/blog/pcb-stackup-design\">PCB-Stackup\u003C/a> zusammen mit der Route. Ist eine kontrollierte Impedanz erforderlich, nehmen Sie die Anforderung und die geltenden Toleranzen in das Designpaket auf, statt anzunehmen, der Hersteller könne sie aus einer Linie in der Zeichnung ableiten.\u003C/p>\n\u003Ch3 id=\"3-ist-der-abstand-fur-die-spannung-ausreichend\" data-anchor-en=\"3-is-there-enough-separation-for-the-voltage\">3. Ist der Abstand für die Spannung ausreichend?\u003C/h3>\n\u003Cp>Der Spannungsabstand ist eine andere Entscheidung als thermischer Strom oder Signalimpedanz. Es geht darum, ob Abstand und Isolation für Betriebs- und transient auftretende Spannungen sowie die erwartete Umgebung geeignet sind.\u003C/p>\n\u003Cp>Eine Leiterbahn kann breit genug für den Strom und dennoch zu nah an einem anderen Leiter sein. Umgekehrt beweist ein großer Abstand nicht, dass die Leiterbahn den Strom führen kann. Wenn für das Produkt Sicherheits- oder Isolationsanforderungen gelten, benennen Sie diese ausdrücklich und prüfen Sie die entsprechenden Abstände im tatsächlichen Design.\u003C/p>\n\u003Ch2 id=\"warum-vias-und-innenlagen-besondere-aufmerksamkeit-erfordern\" data-anchor-en=\"why-vias-and-inner-layers-need-special-attention\">Warum Vias und Innenlagen besondere Aufmerksamkeit erfordern\u003C/h2>\n\u003Cp>Bei einer Mehrlagenplatine kann eine Außenleiterbahn an einem Via verschwinden und im Inneren der Platine weiterlaufen. Eine Prüfung der Oberfläche zeigt den vollständigen Innenlagenpfad nicht.\u003C/p>\n\u003Cp>Der galvanisierte Via-Zylinder und die zugehörigen Kupfermerkmale stellen die vorgesehene Verbindung zwischen den Lagen her. Auf einer Kupferlage, mit der das Via \u003Cstrong>nicht\u003C/strong> verbunden werden darf, sorgt eine Öffnung im umgebenden Kupfer – oft Antipad genannt – für Abstand. Die erforderliche Geometrie hängt von Design und Lagenaufbau ab.\u003C/p>\n\u003Cp>Bei einem Lagenwechsel sind beide Seiten der Entscheidung zu prüfen:\u003C/p>\n\u003Cul>\n\u003Cli>\u003Cstrong>Vorgesehene Verbindung:\u003C/strong> Verbindet das Via auf jeder vorgesehenen Lage mit der richtigen Leiterbahn oder Kupferfläche?\u003C/li>\n\u003Cli>\u003Cstrong>Vorgesehene Isolation:\u003C/strong> Ist es auf Lagen, auf denen keine Verbindung gewünscht ist, von nicht zugehörigem Kupfer getrennt?\u003C/li>\n\u003Cli>\u003Cstrong>Kontinuität der Referenz:\u003C/strong> Was geschieht mit der Signalreferenz am Übergang, wenn das Signal empfindlich auf Unterbrechungen des Rückstrompfads reagiert?\u003C/li>\n\u003Cli>\u003Cstrong>Physische Anforderungen:\u003C/strong> Stimmen Via- und Bohrdetails in Layout, Fertigungsdateien und Zeichnung überein?\u003C/li>\n\u003C/ul>\n\u003Cp>AMDs \u003Cem>UltraScale Architecture PCB Design User Guide\u003C/em> beschreibt diese Kupfer- und Abstandskonzepte im Abschnitt „Pads and Antipads“. Die konkrete Via-Struktur und die Regeln müssen aus dem tatsächlichen Design stammen, nicht aus einem allgemeinen Querschnitt.\u003C/p>\n\u003Ch2 id=\"was-eine-elektrische-durchgangsprufung-zeigen-kann-und-was-nicht\" data-anchor-en=\"what-electrical-continuity-testing-canand-cannotshow\">Was eine elektrische Durchgangsprüfung zeigen kann – und was nicht\u003C/h2>\n\u003Cp>Eine elektrische Durchgangsprüfung der PCB prüft unter den Prüfbedingungen die Verbindung zwischen festgelegten Punkten. Eine vereinbarte elektrische Prüfung der unbestückten Leiterplatte kann auch unbeabsichtigte Kurzschlüsse prüfen. Netzliste, Testabdeckung, Zugang und Abnahmekriterien sind entscheidend: Das Ergebnis ist nur so aussagekräftig wie die einbezogenen Punkte und Bedingungen.\u003C/p>\n\u003Cp>Eine bestandene Durchgangsprüfung beweist \u003Cstrong>nicht\u003C/strong> für sich allein, dass:\u003C/p>\n\u003Cul>\n\u003Cli>Die Leiterbahn ihren Betriebsstrom ohne übermäßige Erwärmung führen kann.\u003C/li>\n\u003Cli>Die kontrollierte Impedanz innerhalb einer geforderten Toleranz liegt.\u003C/li>\n\u003Cli>Der Rückstrompfad für das Signal geeignet ist.\u003C/li>\n\u003Cli>Ein Bauteil korrekt verlötet wurde oder das bestückte Produkt funktioniert.\u003C/li>\n\u003Cli>Die Leiterplatte alle Umwelt- oder Lebensdaueranforderungen erfüllt.\u003C/li>\n\u003C/ul>\n\u003Cp>Wenn Designprüfung und Testergebnis nicht übereinstimmen – etwa eine erwartete Route offen ist –, halten Sie das betroffene Material zurück und vergleichen Sie geprüfte Netzliste, Leiterplattenrevision, Testzugang und freigegebene Fertigungsdaten. Klären Sie, ob der Fehler im Design, in der Dateierstellung, im Prüfaufbau oder auf der Leiterplatte liegt, bevor Sie über die weitere Verwendung entscheiden. Ein erneuter Test allein erklärt den Fehler nicht.\u003C/p>\n\u003Ch2 id=\"was-einer-anfrage-zu-einer-leiterbahn-hinzuzufugen-ist\" data-anchor-en=\"what-to-send-with-a-trace-sensitive-rfq\">Was einer Anfrage zu einer Leiterbahn hinzuzufügen ist\u003C/h2>\n\u003Cp>Eine nützliche Angebotsanfrage enthält genügend Informationen, damit APTPCB die Leiterplatte versteht und Fragen vor der Fertigung klären kann. Fügen Sie, soweit zutreffend, Folgendes bei:\u003C/p>\n\u003Col>\n\u003Cli>\u003Cstrong>Fertigungszeichnung:\u003C/strong> Leiterplattenkennung und Revision, Außenkontur, geltende Hinweise und erforderliche Abnahmekriterien.\u003C/li>\n\u003Cli>\u003Cstrong>Informationen zu Kupferlagen:\u003C/strong> Lagenzahl, geordneter Stackup, Lagenkennzeichnung und festgelegte Kupferanforderungen. Strukturen mit kontrollierter Impedanz und ihre Anforderungen benennen.\u003C/li>\n\u003Cli>\u003Cstrong>Vollständige Designdaten:\u003C/strong> Einen konsistenten Satz Gerber-Dateien mit NC-Bohrdaten oder ein vollständiges ODB++- oder IPC-2581-Paket. Lagenzuordnung und Bohrinformationen beifügen, damit die Dateien gemeinsam interpretiert werden können.\u003C/li>\n\u003Cli>\u003Cstrong>Weitere Fertigungslagen:\u003C/strong> Lötstoppmaske, Bestückungsdruck, Platinenprofil und sonstige erforderliche Daten, klar von den Kupferlagen getrennt.\u003C/li>\n\u003Cli>\u003Cstrong>Festgelegte Anforderungen:\u003C/strong> Relevante Materialien, Oberfläche, Toleranzen, Anforderungen an elektrische Prüfungen sowie geltende Normen oder Revisionen.\u003C/li>\n\u003Cli>\u003Cstrong>Besondere Punkte:\u003C/strong> Stromführende Netze, empfindliche Signale, ungewöhnliche Via-Strukturen oder abstandskritische Bereiche benennen, die technische Rücksprache erfordern. Annahmen oder Betriebsbedingungen angeben.\u003C/li>\n\u003C/ol>\n\u003Cp>Widerspricht die Zeichnung einer Datei oder stimmt der Stackup nicht mit den Lagen-Ausgaben überein, klären Sie die Abweichung vor der Produktionsfreigabe. Für eine umfassendere Vorbereitung des Layouts siehe den \u003Ca href=\"/de/blog/pcb-design-guide\">Leiterplatten-Designleitfaden\u003C/a>.\u003C/p>\n\u003Cp>Starten Sie eine Angebotsanfrage über die \u003Ca href=\"/de/quote\">Angebotsseite\u003C/a> oder \u003Ca href=\"/de/contact\">kontaktieren Sie APTPCB\u003C/a>, um eine Frage zur Datenübergabe zu besprechen.\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\n\u003Ch2 id=\"offentliche-referenzen\" data-anchor-en=\"public-references\">Öffentliche Referenzen\u003C/h2>\n\u003Cul>\n\u003Cli>Cornell University, \u003Cem>PCB Layout\u003C/em>.\u003C/li>\n\u003Cli>AMD, \u003Cem>UltraScale Architecture PCB Design User Guide\u003C/em> (UG583), „Pads and Antipads“.\u003C/li>\n\u003Cli>Analog Devices, \u003Cem>AN-136: PCB Layout Considerations for Non-Isolated Switching Power Supplies\u003C/em>.\u003C/li>\n\u003C/ul>\n\n\u003Csection class=\"related-links\" aria-label=\"Related\">\u003Ch3>Related links\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/de/blog/what-is-a-pcb\">Was ist eine PCB?\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/heavy-copper-pcb-design-guide-ipc-2152\">Auslegung von Leiterplatten mit dicker Kupferauflage und IPC-2152\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/pcb-stackup-design\">PCB-Stackup\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/pcb-design-guide\">Leiterplatten-Designleitfaden\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/quote\">Angebotsseite\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/contact\">kontaktieren Sie APTPCB\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[14,17,20,23,26,29,32,35],{"id":15,"text":16},"leiterbahn-pad-via-und-kupferflache-unterschiedliche-funktionen","Leiterbahn, Pad, Via und Kupferfläche: unterschiedliche Funktionen",{"id":18,"text":19},"ein-hypothetisches-netz-uber-mehrere-lagen-verfolgen","Ein hypothetisches Netz über mehrere Lagen verfolgen",{"id":21,"text":22},"was-sollte-gepruft-werden","Was sollte geprüft werden?",{"id":24,"text":25},"drei-haufig-verwechselte-entscheidungen","Drei häufig verwechselte Entscheidungen",{"id":27,"text":28},"warum-vias-und-innenlagen-besondere-aufmerksamkeit-erfordern","Warum Vias und Innenlagen besondere Aufmerksamkeit erfordern",{"id":30,"text":31},"was-eine-elektrische-durchgangsprufung-zeigen-kann-und-was-nicht","Was eine elektrische Durchgangsprüfung zeigen kann – und was nicht",{"id":33,"text":34},"was-einer-anfrage-zu-einer-leiterbahn-hinzuzufugen-ist","Was einer Anfrage zu einer Leiterbahn hinzuzufügen ist",{"id":36,"text":37},"offentliche-referenzen","Öffentliche Referenzen",[39,40,41],"PCB-Leiterbahn","Kupferbahnen","Leiterbahnbreite","what-is-a-pcb-trace",{"blog":44,"breadcrumb":53,"faq":67},{"@context":45,"@type":46,"headline":4,"description":5,"image":8,"url":47,"datePublished":6,"dateModified":6,"timeRequired":11,"keywords":48,"articleSection":7,"author":49,"publisher":52},"https://schema.org","BlogPosting","https://aptpcb.com/de/blog/what-is-a-pcb-trace","PCB-Leiterbahn, Kupferbahnen, Leiterbahnbreite",{"@type":50,"name":51},"Organization","APTPCB",{"@type":50,"name":51},{"@context":45,"@type":54,"itemListElement":55},"BreadcrumbList",[56,61,65],{"@type":57,"position":58,"name":59,"item":60},"ListItem",1,"Home","https://aptpcb.com/",{"@type":57,"position":62,"name":63,"item":64},2,"Blog","https://aptpcb.com/de/blog",{"@type":57,"position":66,"name":42,"item":47},3,null,{"pcbManufacturingColumns":69,"capabilityColumns":193,"resourceColumns":229,"pcbaColumns":273},[70,118,147,176],{"heading":71,"links":72},"PCB-Produktfamilien",[73,76,79,82,85,88,91,94,97,100,103,106,109,112,115],{"label":74,"path":75},"FR-4 PCB","/pcb/fr4-pcb",{"label":77,"path":78},"High-Speed-PCB","/pcb/high-speed-pcb",{"label":80,"path":81},"Multilayer-PCB","/pcb/multilayer-pcb",{"label":83,"path":84},"HDI-PCB","/pcb/hdi-pcb",{"label":86,"path":87},"Flex-PCB","/pcb/flex-pcb",{"label":89,"path":90},"Rigid-Flex-PCB","/pcb/rigid-flex-pcb",{"label":92,"path":93},"Keramik-PCB","/pcb/ceramic-pcb",{"label":95,"path":96},"Dickkupfer-PCB","/pcb/heavy-copper-pcb",{"label":98,"path":99},"High-Thermal-PCB","/pcb/high-thermal-pcb",{"label":101,"path":102},"Antenna-PCB","/pcb/antenna-pcb",{"label":104,"path":105},"High-Frequency-PCB","/pcb/high-frequency-pcb",{"label":107,"path":108},"Microwave-PCB","/pcb/microwave-pcb",{"label":110,"path":111},"Metal-Core-PCB","/pcb/metal-core-pcb",{"label":113,"path":114},"High-Tg-PCB","/pcb/high-tg-pcb",{"label":116,"path":117},"Backplane-PCB","/pcb/backplane-pcb",{"sections":119},[120],{"heading":121,"links":122},"RF & Materialien",[123,126,129,132,135,138,141,144],{"label":124,"path":125},"Rogers PCB","/materials/rf-rogers",{"label":127,"path":128},"Taconic PCB","/materials/taconic-pcb",{"label":130,"path":131},"Teflon PCB","/materials/teflon-pcb",{"label":133,"path":134},"Arlon PCB","/materials/arlon-pcb",{"label":136,"path":137},"Megtron PCB","/materials/megtron-pcb",{"label":139,"path":140},"ISOLA PCB","/materials/isola-pcb",{"label":142,"path":143},"Spread-Glass FR-4","/materials/spread-glass-fr4",{"label":145,"path":146},"Stackups mit kontrollierter Impedanz","/pcb/pcb-stack-up",{"sections":148},[149],{"heading":150,"links":151},"Fertigung / Stackups",[152,155,158,161,164,167,170,173],{"label":153,"path":154},"Quickturn-Prototypen","/pcb/quick-turn-pcb",{"label":156,"path":157},"NPI & Kleinserie (PCB)","/pcb/npi-small-batch-pcb-manufacturing",{"label":159,"path":160},"High-Volume-Produktion","/pcb/mass-production-pcb-manufacturing",{"label":162,"path":163},"High-Layer-Count-PCB","/pcb/high-layer-count-pcb",{"label":165,"path":166},"PCB-Fertigungsprozess","/pcb/pcb-fabrication-process",{"label":168,"path":169},"Fortschrittliche PCB-Fertigung","/pcb/advanced-pcb-manufacturing",{"label":171,"path":172},"Spezielle PCB-Fertigung","/pcb/special-pcb-manufacturing",{"label":174,"path":175},"Mehrlagige Laminatstruktur","/pcb/multilayer-pcb-lamination-services",{"heading":177,"links":178},"Spezialthemen & Ressourcen",[179,182,185,187,190],{"label":180,"path":181},"PCB-Oberflächen","/pcb/pcb-surface-finishes",{"label":183,"path":184},"PCB-Bohren & Vias","/pcb/pcb-drilling",{"label":186,"path":146},"PCB-Stackup",{"label":188,"path":189},"PCB-Profilierung","/pcb/pcb-profiling",{"label":191,"path":192},"Qualität & Inspektion","/pcb/pcb-quality",[194,199,204,209,214,219,224],{"links":195},[196],{"label":197,"path":198},"Rigid-PCB-Kapazitäten","/capabilities/rigid-pcb",{"links":200},[201],{"label":202,"path":203},"Rigid-Flex-Kapazitäten","/capabilities/rigid-flex-pcb",{"links":205},[206],{"label":207,"path":208},"Flex-PCB-Kapazitäten","/capabilities/flex-pcb",{"links":210},[211],{"label":212,"path":213},"HDI-PCB-Kapazitäten","/capabilities/hdi-pcb",{"links":215},[216],{"label":217,"path":218},"Metal-PCB-Kapazitäten","/capabilities/metal-pcb",{"links":220},[221],{"label":222,"path":223},"Keramik-PCB-Kapazitäten","/capabilities/ceramic-pcb",{"links":225},[226],{"label":227,"path":228},"Heavy-Copper-PCB-Kapazitäten","/capabilities/heavy-copper-pcb",[230,241,265],{"heading":231,"links":232},"Downloads",[233,236,239],{"label":234,"path":235},"Material-Datenblätter / Prozesshinweise","/resources/downloads-materials",{"label":237,"path":238},"PCB-DFM-Richtlinien","/resources/dfm-guidelines",{"label":174,"path":240},"/pcb/multi-layer-laminated-structure",{"heading":242,"links":243},"Tools",[244,247,250,253,256,259,262],{"label":245,"path":246},"Gerber-Viewer","/tools/gerber-viewer",{"label":248,"path":249},"PCB-Viewer","/tools/pcb-viewer",{"label":251,"path":252},"BOM-Viewer","/tools/bom-viewer",{"label":254,"path":255},"3D-Viewer","/tools/3d-viewer",{"label":257,"path":258},"Schaltungssimulator","/tools/circuit-simulator",{"label":260,"path":261},"Impedanzrechner","/tools/impedance-calculator",{"label":263,"path":264},"Leiterbahnbreiten-Rechner","/tools/trace-width-calculator",{"heading":266,"links":267},"FAQ & Blog",[268,271],{"label":269,"path":270},"FAQ","/resources/faq",{"label":63,"path":272},"/blog",[274,304,328,361],{"heading":275,"links":276},"Kernleistungen",[277,280,283,286,289,292,295,298,301],{"label":278,"path":279},"Turnkey-PCB-Assembly","/pcba/turnkey-assembly",{"label":281,"path":282},"NPI & Kleinserien-PCB-Assembly","/pcba/npi-assembly",{"label":284,"path":285},"Serien-PCB-Assembly","/pcba/mass-production",{"label":287,"path":288},"Flex- & Rigid-Flex-PCB-Assembly","/pcba/flex-rigid-flex",{"label":290,"path":291},"SMT- & Through-Hole-Assembly","/pcba/smt-tht",{"label":293,"path":294},"BGA-PCB-Assembly","/pcba/bga-qfn-fine-pitch",{"label":296,"path":297},"Komponenten & BOM-Management","/pcba/components-bom",{"label":299,"path":300},"Box-Build-Assembly","/pcba/box-build-assembly",{"label":302,"path":303},"PCB-Assembly: Test & Qualität","/pcba/testing-quality",{"heading":305,"links":306},"Ergänzende Services",[307,310,313,316,319,322,325],{"label":308,"path":309},"Alle Support-Touchpoints","/pcba/support-services",{"label":311,"path":312},"Stencil-Lab","/pcba/pcb-stencil",{"label":314,"path":315},"Komponentenbeschaffung","/pcba/component-sourcing",{"label":317,"path":318},"IC-Programmierung","/pcba/ic-programming",{"label":320,"path":321},"Schutzlackierung","/pcba/pcb-conformal-coating",{"label":323,"path":324},"Selektivlöten","/pcba/pcb-selective-soldering",{"label":326,"path":327},"BGA-Reballing","/pcba/bga-reballing",{"heading":329,"links":330},"Qualität & Test",[331,334,337,340,343,346,349,352,355,358],{"label":332,"path":333},"Qualitätsinspektion","/pcba/quality-system",{"label":335,"path":336},"Erstmusterprüfung (FAI)","/pcba/first-article-inspection",{"label":338,"path":339},"Lötpasteninspektion (SPI)","/pcba/spi-inspection",{"label":341,"path":342},"AOI-Inspektion","/pcba/aoi-inspection",{"label":344,"path":345},"Röntgen-/CT-Inspektion","/pcba/xray-inspection",{"label":347,"path":348},"ICT In-Circuit Test","/pcba/ict-test",{"label":350,"path":351},"Flying-Probe-Test","/pcba/flying-probe-testing",{"label":353,"path":354},"FCT / Funktionstest","/pcba/fct-test",{"label":356,"path":357},"Endkontrolle & Verpackung","/pcba/final-quality-inspection",{"label":359,"path":360},"Wareneingangskontrolle","/pcba/incoming-quality-control",{"heading":362,"linkClass":363,"links":364},"Branchenanwendungen (Einstieg)","text-nowrap",[365,368,371,374,377,380,383,386,389,392,395],{"label":366,"path":367},"Server / Rechenzentrum","/industries/server-data-center-pcb",{"label":369,"path":370},"Automotive / EV","/industries/automotive-electronics-pcb",{"label":372,"path":373},"Medizintechnik","/industries/medical-pcb",{"label":375,"path":376},"Telecom / 5G","/industries/communication-equipment-pcb",{"label":378,"path":379},"Aerospace & Defense","/industries/aerospace-defense-pcb",{"label":381,"path":382},"Drohnen / UAV","/industries/drone-uav-pcb",{"label":384,"path":385},"Industrieautomation","/industries/industrial-control-pcb",{"label":387,"path":388},"Power & Neue Energie","/industries/power-energy-pcb",{"label":390,"path":391},"Robotik & Automation","/industries/robotics-pcb",{"label":393,"path":394},"Security / Sicherheitstechnik","/industries/security-equipment-pcb",{"label":396,"path":397},"PCB-Branchenüberblick →","/pcb-industry-solutions",1793859407981]