[{"data":1,"prerenderedAt":397},["ShallowReactive",2],{"blog-what-is-a-via-pcb-de":3,"header-nav-de":75},{"title":4,"description":5,"date":6,"lastUpdated":6,"category":7,"image":8,"readingTime":9,"wordCount":10,"timeRequired":11,"htmlContent":12,"tags":13,"slug":21,"jsonld":22},"Was ist ein Via im PCB? Typen, Größen und Kosten","Ein PCB-Via verbindet Kupferleiterbahnen über verschiedene Lagen hinweg. Vergleichen Sie Through-Hole-, Blind-, Buried-, Micro- und Via-in-Pad-Vias anhand von Bohrdurchmesser, Aspect Ratio, Kosten und optimalem Einsatzzweck.","2026-10-01T00:00:00.000Z","Technologie","/assets/img/pcb/advanced-pcb-manufacturing-any-layer-hdi-microsection.webp",15,2924,"PT15M","\u003Cp>Ein Via auf einer Leiterplatte ist eine metallisierte Bohrung, die Kupferflächen verschiedener Lagen elektrisch miteinander verbindet. Die Bohrung wird gebohrt, die Lochwand galvanisch verkupfert und die resultierende Hülse leitet Signale, Versorgungsspannungen oder Masse von einer Lage auf die andere. Vias machen Multilayer-Leiterplatten überhaupt erst möglich: Ohne sie müsste jedes Signal auf seiner Ursprungslage verbleiben.\u003C/p>\n\u003Cp>Für die meisten Leiterplatten genügen einfache Through-Hole-Vias (durchgehende Bohrungen). Blind Vias, Buried Vias, Microvias und Via-in-Pad-Strukturen lösen spezifische Platzprobleme bei hoher Bauteildichte. Jede dieser Varianten erfordert jedoch zusätzliche Bohr-, Laminier- oder Galvanikprozesse, die die Fertigungskosten direkt erhöhen. Die zentrale Frage im Layout lautet daher nicht: „Welches Via ist technisch überlegen?“, sondern: „Was ist die wirtschaftlichste Via-Struktur, mit der sich das Routing noch zuverlässig schließen lässt?“\u003C/p>\n\u003Cp>Dieser Überblick zeigt die gängigen Via-Typen, wie Bohrdurchmesser und Aspect Ratio den Spielraum einschränken und wie Vias in der Fertigungszeichnung spezifiziert werden müssen, damit der Leiterplattenhersteller exakt das kalkuliert und fertigt, was konstruiert wurde.\u003C/p>\n\u003Ch2 id=\"das-wichtigste-auf-einen-blick\" data-anchor-en=\"key-takeaways\">Das Wichtigste auf einen Blick\u003C/h2>\n\u003Cul>\n\u003Cli>Ein PCB-Via ist eine metallisierte Bohrung, die Kupfer auf zwei oder mehr Lagen verbindet. Bauteilbohrungen nehmen Anschlusspins auf; Vias dienen ausschließlich der elektrischen Verbindung zwischen Lagen.\u003C/li>\n\u003Cli>Standard-Durchkontaktierungen (Through-Hole-Vias) sind der Standard und die günstigste Option. Blind, Buried und Microvias erkaufen Entflechtungsraum über höhere Fertigungskosten.\u003C/li>\n\u003Cli>Das Aspect Ratio (Verhältnis von Leiterplattendicke zu Bohrdurchmesser) bestimmt den kleinsten Bohrungsdurchmesser, der sich bei gegebener Leiterplattendicke noch prozesssicher galvanisieren lässt.\u003C/li>\n\u003Cli>Jeder zusätzliche Presszyklus, Laserschritt oder Fill-and-Cap-Prozess erhöht Stückpreis und Lieferzeit. Prüfen Sie diese Prozessschritte genau, bevor Sie sich auf einen Stackup festlegen.\u003C/li>\n\u003Cli>Definieren Sie Vias in der Fertigungszeichnung stets als Bohrtabelle nach Lagenpaaren inklusive aller Vorgaben zu Plugging, Capping und Schutzabdeckung, statt die Interpretation der CAM-Prüfung zu überlassen.\u003C/li>\n\u003C/ul>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\n\u003Ch2 id=\"was-ist-ein-via-auf-einer-leiterplatte\" data-anchor-en=\"what-is-a-via-in-a-pcb\">Was ist ein Via auf einer Leiterplatte?\u003C/h2>\n\u003Cp>Der Begriff leitet sich vom lateinischen Wort für „Weg“ ab und wird im Englischen oft als Akronym für „Vertical Interconnect Access“ verwendet. Auf einer Leiterplatte besteht ein Via aus drei Elementen:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Teil\u003C/th>\n\u003Cth>Beschreibung\u003C/th>\n\u003Cth>Relevanz\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>Hülse (Barrel)\u003C/td>\n\u003Ctd>Die galvanisierte Kupferwand im Bohrloch\u003C/td>\n\u003Ctd>Führt den Strom; Schichtdicke und Homogenität der Metallisierung bestimmen die Zuverlässigkeit\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Pad (Land)\u003C/td>\n\u003Ctd>Der Kupferring um die Bohrung auf jeder angebundenen Lage\u003C/td>\n\u003Ctd>Dient als Zielfläche beim Bohren und bindet die Hülse an die Leiterbahn an\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Antipad (Clearance)\u003C/td>\n\u003Ctd>Der kupferfreie Isolationsabstand um die Hülse auf nicht kontaktierten Lagen\u003C/td>\n\u003Ctd>Verhindert Kurzschlüsse zu durchdrungenen Kupferlagen und beeinflusst den Wellenwiderstand\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Der verbleibende Kupfersteg zwischen Bohrungskante und Pad-Außenkante ist der Restring (Annular Ring). Trifft der Bohrer außermittig auf, verringert sich die Ringbreite einseitig. Ein präziser Bohrversatz (Drill Registration) ist deshalb genauso kritisch wie der eigentliche Lochdurchmesser.\u003C/p>\n\u003Ch3 id=\"vias-im-vergleich-zu-tht-bauteilbohrungen\" data-anchor-en=\"vias-versus-through-holes-for-components\">Vias im Vergleich zu THT-Bauteilbohrungen\u003C/h3>\n\u003Cp>Beides sind durchkontaktierte Bohrungen, die sich in den Bohrdaten auf den ersten Blick nicht unterscheiden. Der entscheidende Unterschied liegt in der Nutzung: Eine Bauteilbohrung nimmt Anschlussdrähte oder Einpresskontakte auf, weshalb sich Enddurchmesser und Toleranzen strikt nach dem Bauteil richten. Ein Via nimmt keine Bauteilanschlüsse auf, lässt sich wesentlich kleiner ausführen und dient rein elektrischen Verbindungen oder der Entwärmung. Nicht durchkontaktierte Bohrungen (NPTH) zur rein mechanischen Befestigung zählen zu keiner dieser beiden Kategorien.\u003C/p>\n\u003Ch2 id=\"welcher-via-typ-passt-zu-ihrem-bga-durchkontaktierung-blind-via-microvia-oder-via-in-pad\" data-anchor-en=\"which-via-type-does-your-bga-need-through-blind-micro-or-via-in-pad\">Welcher Via-Typ passt zu Ihrem BGA: Durchkontaktierung, Blind Via, Microvia oder Via-in-Pad?\u003C/h2>\n\u003Cp>Es gibt vier grundlegende Via-Typen sowie einige daraus abgeleitete Varianten. Die folgende Übersicht fasst die Spezifikationen und Fertigungsmethoden der einzelnen Strukturen zusammen.\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Via-Typ\u003C/th>\n\u003Cth>Verbindungsbereich\u003C/th>\n\u003Cth>Fertigungsverfahren\u003C/th>\n\u003Cth>Typischer Einsatzzweck\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>Through via (PTH)\u003C/td>\n\u003Ctd>Top-Layer zu Bottom-Layer, durchdringt alle Lagen\u003C/td>\n\u003Ctd>Mechanisches CNC-Bohren nach dem finalen Verpressen\u003C/td>\n\u003Ctd>Standard-Routing für Signale und Versorgung\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Blind via\u003C/td>\n\u003Ctd>Außenlage zu einer oder mehreren Innenlagen, nicht durchgehend\u003C/td>\n\u003Ctd>Tiefengesteuertes mechanisches Bohren oder Laserbohren\u003C/td>\n\u003Ctd>Fan-out dichter Bauteile, spart Routing-Kanäle auf den übrigen Lagen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Buried via\u003C/td>\n\u003Ctd>Reine Innenlagen; von außen unsichtbar\u003C/td>\n\u003Ctd>Mechanisches Bohren eines inneren Sub-Laminats\u003C/td>\n\u003Ctd>Kreuzen dichter innerer Routing-Kanäle\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Microvia\u003C/td>\n\u003Ctd>Von einer Build-up-Lage zur nächsten\u003C/td>\n\u003Ctd>Laserablation in dünnem Dielektrikum\u003C/td>\n\u003Ctd>HDI-Lagenaufbauten und Fine-Pitch-BGA-Escape\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Stacked microvia\u003C/td>\n\u003Ctd>Mehrere Microvias direkt übereinander\u003C/td>\n\u003Ctd>Laserablation; untere Vias jeweils gefüllt und plan metallisiert\u003C/td>\n\u003Ctd>Höchste Routing-Dichte bei sehr feinem BGA-Pitch\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Staggered microvia\u003C/td>\n\u003Ctd>Microvias von Lage zu Lage versetzt angeordnet\u003C/td>\n\u003Ctd>Laserablation\u003C/td>\n\u003Ctd>Hohe Dichte ohne direktes Stapeln; thermisch robuster bei Temperaturwechseln\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Via-in-pad (VIPPO)\u003C/td>\n\u003Ctd>Via direkt im SMD-Pad platziert, verfüllt und überplattiert\u003C/td>\n\u003Ctd>Bohren plus Verfüllen, Planarisieren und Cap-Plating\u003C/td>\n\u003Ctd>Fine-Pitch-BGA-Breakout ohne Dog-Bone-Leiterbahnen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Backdrilled via\u003C/td>\n\u003Ctd>Durchkontaktierung mit weggebohrtem ungenutztem Kupfer-Stub\u003C/td>\n\u003Ctd>Tiefengesteuertes Gegenbohren (Counter-Drilling)\u003C/td>\n\u003Ctd>Reduzierung von Stub-Reflexionen auf schnellen seriellen Leitungen\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Thermal via array\u003C/td>\n\u003Ctd>Raster aus durchkontaktierten Bohrungen unter einem Thermal Pad\u003C/td>\n\u003Ctd>Mechanisches Bohren\u003C/td>\n\u003Ctd>Wärmeableitung vom Leistungshalbleiter in Kupferlagen\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Through Vias, Blind Vias und Buried Vias bilden das Standardvokabular. Microvias und Via-in-Pad markieren den Einstieg in die HDI-Technologie. Details zur lagenweisen Planung von Blind- und Buried-Spans beschreibt der \u003Ca href=\"/de/blog/blind-buried-via-planning\">Leitfaden zur Planung von Blind und Buried Vias\u003C/a>.\u003C/p>\n\u003Cp>Die meisten Design-Leitfäden beschränken sich auf vier Via-Typen. Dieser Abschnitt beleuchtet den 0.4 mm BGA-Pitch als Auslöser für den Technologiewechsel sowie die Optionen ab 0.65 mm Pitch.\u003C/p>\n\u003Ch3 id=\"through-vias\" data-anchor-en=\"through-vias\">Through Vias\u003C/h3>\n\u003Cp>Eine Durchkontaktierung wird gebohrt, nachdem alle Lagen verpresst sind. Das erfordert genau einen Bohr- und einen Galvanikdurchlauf. Da das Via alle Lagen durchdringt, blockiert es den Routing-Platz auf jeder einzelnen Lage – auch dort, wo gar keine Verbindung nötig ist. Bei zwei oder drei hochpoligen Bauteilen erzwingt dieser Platzverlust meist den Wechsel zu Blind oder Buried Vias.\u003C/p>\n\u003Ch3 id=\"blind-und-buried-vias\" data-anchor-en=\"blind-and-buried-vias\">Blind und Buried Vias\u003C/h3>\n\u003Cp>Ein Blind Via beginnt auf einer Außenlage und endet im Inneren der Leiterplatte. Ein Buried Via liegt vollständig im Kern. Buried Vias werden in einem inneren Kern oder Sub-Laminat gebohrt und metallisiert, bevor dieses mit den restlichen Lagen verpresst wird. Jeder Buried-Span erfordert daher in der Regel einen zusätzlichen Presszyklus. Blind Vias entstehen je nach Tiefe und Durchmesser durch tiefengesteuertes mechanisches Bohren oder per Laser.\u003C/p>\n\u003Ch3 id=\"microvias\" data-anchor-en=\"microvias\">Microvias\u003C/h3>\n\u003Cp>Ein Microvia ist ein kleines, lasergebohrtes Via, das genau eine dünne dielektrische Lage überbrückt. Gemäß den Fertigungsparametern von APT erreichen CO2-Laser-Microvias Durchmesser von 0.10 mm und UV-Laser-Microvias 0.075 mm, bei einem Aspect Ratio von 1:1 pro Build-up-Lage. Microvias bilden die Basis für HDI-Aufbauten wie 1+N+1 (eine Build-up-Lage pro Kernseite) und 2+N+2 (zwei Build-up-Lagen pro Seite).\u003C/p>\n\u003Ch2 id=\"via-bohrung-und-aspect-ratio-was-begrenzt-das-kleinste-fertigbare-via\" data-anchor-en=\"via-drill-and-aspect-ratio-what-limits-the-smallest-via-you-can-actually-order\">Via-Bohrung und Aspect Ratio: Was begrenzt das kleinste fertigbare Via?\u003C/h2>\n\u003Cp>Zwei Faktoren begrenzen die Via-Größe: der minimale Bohrdurchmesser des Fertigers und die Tiefe, bis zu der sich eine Bohrung dieser Größe noch gleichmäßig metallisieren lässt.\u003C/p>\n\u003Cp>Das Aspektverhältnis (Aspect Ratio) beschreibt das Verhältnis von Leiterplattendicke zu Bohrerdurchmesser. Eine 1.6 mm dicke Leiterplatte mit einer 0.15 mm Bohrung ergibt ein Aspect Ratio von ca. 10.7:1. Die Galvanikchemie muss die gesamte Hülse durchströmen. Je tiefer und enger das Bohrloch, desto anspruchsvoller ist ein homogener Schichtdickenaufbau des Kupfers.\u003C/p>\n\u003Cp>Die Fertigungsgrenzen aus den \u003Ca href=\"/de/pcb/pcb-drilling\">PCB-Bohrspezifikationen\u003C/a> von APT:\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Parameter\u003C/th>\n\u003Cth>Mechanisches CNC-Bohren\u003C/th>\n\u003Cth>CO2-Laser\u003C/th>\n\u003Cth>UV-Laser\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>Minimaler Durchmesser\u003C/td>\n\u003Ctd>0.15 mm (6 mil)\u003C/td>\n\u003Ctd>0.10 mm (4 mil)\u003C/td>\n\u003Ctd>0.075 mm (3 mil)\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Maximaler Durchmesser\u003C/td>\n\u003Ctd>6.35 mm (250 mil)\u003C/td>\n\u003Ctd>0.20 mm (8 mil)\u003C/td>\n\u003Ctd>0.15 mm (6 mil)\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Aspect Ratio\u003C/td>\n\u003Ctd>10:1 bis 12:1 im Standard; bis zu 15:1 bei qualifizierten dicken Backplanes\u003C/td>\n\u003Ctd>1:1 pro Build-up-Lage\u003C/td>\n\u003Ctd>1:1 pro Build-up-Lage\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Bohrungstypen\u003C/td>\n\u003Ctd>PTH, Blind, Buried, NPTH, Slots\u003C/td>\n\u003Ctd>Blind Microvia\u003C/td>\n\u003Ctd>Blind Microvia, Direct-Copper\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Diese Werte definieren Grenzfähigkeiten, keine Entwurfsempfehlungen. Das gleichzeitige Ausreizen mehrerer Parameter – beispielsweise der kleinste Bohrer im dicksten Stackup – erfordert eine Machbarkeitsprüfung für den konkreten Aufbau und das Nutzenlayout. Erlaubt das Routing größere Vias, vergrößert dies das Prozessfenster beim Galvanisieren und reduziert Fertigungskosten.\u003C/p>\n\u003Cp>Standard-Richtlinien setzen meist 10:1 als Obergrenze an. Für Kleinserien validiert APT auch 12:1 bis 15:1; konservativere Zielwerte erhöhen jedoch die Prozesssicherheit in der Serienfertigung.\u003C/p>\n\u003Ch3 id=\"durchkontaktierte-vias-richtig-dimensionieren\" data-anchor-en=\"how-to-size-a-through-via\">Durchkontaktierte Vias richtig dimensionieren\u003C/h3>\n\u003Cp>Ausgehend von der Leiterplatte dimensionieren, nicht von der Bohrtabelle:\u003C/p>\n\u003Col>\n\u003Cli>Enddicke der Leiterplatte festlegen. Sie definiert die Galvanisiertiefe aller durchgehenden Vias.\u003C/li>\n\u003Cli>Leiterplattendicke durch den angedachten Bohrdurchmesser teilen. Liegt das Ergebnis nahe am Limit des Herstellers, den Bohrdurchmesser erhöhen, sofern das Routing es zulässt.\u003C/li>\n\u003Cli>Den vom Hersteller geforderten Restring (Annular Ring) aufschlagen und prüfen, ob das Pad innerhalb des Ziel-Pitches liegt.\u003C/li>\n\u003Cli>Passt das Pad geometrisch nicht mehr, ist der Punkt erreicht, an dem sich Blind Vias, Microvias oder Via-in-Pad wirtschaftlich und technisch auszahlen.\u003C/li>\n\u003C/ol>\n\u003Ch2 id=\"via-in-pad-und-gefullte-vias\" data-anchor-en=\"via-in-pad-and-filled-vias\">Via-in-Pad und gefüllte Vias\u003C/h2>\n\u003Cp>Via-in-Pad platziert die Durchkontaktierung direkt im Bauteilpad statt daneben. Offene Bohrungen im Pad saugen beim Reflow-Löten Lot aus der Lötstelle ab. Deshalb wird das Via verfüllt, planarisiert und metallisiert (überkupfert). VIPPO dient hierbei dem Fanout von Fine-Pitch-BGAs, verhindert Solder-Wicking und fungiert als stabile Basis für gestackte Microvias.\u003C/p>\n\u003Cp>Das Verfüllen beschränkt sich nicht nur auf Via-in-Pad. Es verhindert ebenso, dass Lötstopplack oder Flussmittel in die Bohrungen laufen, schafft eine plane Montagefläche oder stützt gestackte Microvias. Das Füllmaterial ist entweder elektrisch/thermisch leitend oder nicht-leitend; spezifizieren Sie die Wahl eindeutig in der Fertigungszeichnung. Details zu Prozesskontrollen und Abnahmekriterien liefern der \u003Ca href=\"/de/blog/via-in-pad-manufacturing\">Leitfaden zur Via-in-Pad-Fertigung\u003C/a> sowie der Beitrag zur \u003Ca href=\"/de/blog/void-control-for-vippo-bga\">Void-Kontrolle bei VIPPO unter BGAs\u003C/a>.\u003C/p>\n\u003Cp>Der Schutz von Vias (Tenting, Plugging oder Filling mit/ohne Metallisierungskappe) ist nach IPC-4761 klassifiziert. Definieren Sie den gewünschten IPC-Typ explizit in der Zeichnung. Der bloße Vermerk „tented“ lässt zu viel Interpretationsspielraum.\u003C/p>\n\u003Ch2 id=\"via-struktur-auswahlen-kosten-und-laminierzyklen\" data-anchor-en=\"choosing-a-via-structure-cost-and-lamination-count\">Via-Struktur auswählen: Kosten und Laminierzyklen\u003C/h2>\n\u003Cp>Die folgende Entscheidungstabelle dient als Richtlinie: Oben beginnen und erst nach unten wechseln, wenn das Layout dazu zwingt. Die relativen Kosten vergleichen Varianten bei identischer Boardgröße und Lagenanzahl; sie stellen keinen Festpreis dar.\u003C/p>\n\u003Ctable>\n\u003Cthead>\n\u003Ctr>\n\u003Cth>Via-Struktur\u003C/th>\n\u003Cth>Bohrschritte\u003C/th>\n\u003Cth>Zusätzliche Laminierzyklen\u003C/th>\n\u003Cth>Relative Kosten\u003C/th>\n\u003Cth>Wechseln, wenn\u003C/th>\n\u003C/tr>\n\u003C/thead>\n\u003Ctbody>\u003Ctr>\n\u003Ctd>Reine Durchgangsvias\u003C/td>\n\u003Ctd>Ein mechanischer Durchgang\u003C/td>\n\u003Ctd>Keine\u003C/td>\n\u003Ctd>Am niedrigsten\u003C/td>\n\u003Ctd>Standard; alle Netze lassen sich mit Durchgangsvias entflechten\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Durchgangs- + mechanische Blind Vias (tiefengesteuert)\u003C/td>\n\u003Ctd>Mechanisch plus tiefengesteuerter Durchgang\u003C/td>\n\u003Ctd>Meist keine\u003C/td>\n\u003Ctd>Niedrig bis moderat\u003C/td>\n\u003Ctd>Einzelne Außen-zu-Innen-Verbindungen eine überlastete Lage entlasten\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Durchgangs- + Buried Vias\u003C/td>\n\u003Ctd>Mechanisch auf Sub-Stack, danach final\u003C/td>\n\u003Ctd>Einer pro Buried-Ebene\u003C/td>\n\u003Ctd>Moderat\u003C/td>\n\u003Ctd>Innenlagen-Kanäle blockiert sind, Außenlagen jedoch nicht\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>1+N+1 HDI (eine Microvia-Lage pro Seite)\u003C/td>\n\u003Ctd>Laser plus mechanisch\u003C/td>\n\u003Ctd>Ein Build-up-Zyklus\u003C/td>\n\u003Ctd>Moderat bis hoch\u003C/td>\n\u003Ctd>BGA-Pitch für ein Durchgangsvia-Fanout zu fein ist\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>2+N+2 HDI (staggered oder stacked)\u003C/td>\n\u003Ctd>Zwei Laserschritte pro Seite plus mechanisch\u003C/td>\n\u003Ctd>Zwei Build-up-Zyklen\u003C/td>\n\u003Ctd>Hoch\u003C/td>\n\u003Ctd>Eine Microvia-Lage für das Bauteil-Escape nicht ausreicht\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Via-in-Pad (verfüllt und überdeckelt)\u003C/td>\n\u003Ctd>Erfordert Füllen, Planarisieren, Cap-Plating\u003C/td>\n\u003Ctd>Für sich genommen keine\u003C/td>\n\u003Ctd>Kostentreiber für alle obigen Optionen\u003C/td>\n\u003Ctd>Dog-Bone-Fanout zwischen den Pads keinen Platz findet\u003C/td>\n\u003C/tr>\n\u003Ctr>\n\u003Ctd>Backdrill\u003C/td>\n\u003Ctd>Erfordert tiefengesteuertes Gegenbohren\u003C/td>\n\u003Ctd>Keine\u003C/td>\n\u003Ctd>Kostentreiber für alle obigen Optionen\u003C/td>\n\u003Ctd>Die Stub-Länge schnelle Signale beeinträchtigt\u003C/td>\n\u003C/tr>\n\u003C/tbody>\u003C/table>\n\u003Cp>Zwei Grundregeln helfen bei der Bewertung:\u003C/p>\n\u003Cul>\n\u003Cli>Laminierzyklen zählen. Jeder Durchlauf erfordert zusätzliches Verpressen, Bohren, Registrieren und Prüfaufwand. Im Vergleich zu 1+N+1 bringt ein 2+N+2-Aufbau zusätzliche Laminier-, Registrier-, Galvanik- und Inspektionsschritte mit sich, was Kosten und Lieferzeit erhöht.\u003C/li>\n\u003Cli>Strukturen nicht leichtfertig kombinieren. Ein Board mit Buried Vias, Stacked Microvias und Backdrilling vereint drei separate Prozessrisiken. Lässt sich das Routing mit einer einzigen Struktur lösen, bleibt es bei dieser einen.\u003C/li>\n\u003C/ul>\n\u003Cp>Typische Auslöser für einen HDI-Aufbau sind Fine-Pitch-BGAs um 0.4 mm oder 0.5 mm, enge Routing-Kanäle oder High-Speed-Lagenwechsel, die sich mit Durchgangsvias nicht mehr umsetzen lassen. In solchen Fällen prüft das Team für \u003Ca href=\"/de/pcb/hdi-pcb\">HDI-Leiterplattenfertigung\u003C/a>, ob eine 1+N+1-Struktur ausreicht, bevor das Design auf 2+N+2 ausgelegt wird.\u003C/p>\n\u003Ch3 id=\"wenn-vias-die-signalintegritat-beeinflussen\" data-anchor-en=\"when-vias-affect-signal-integrity\">Wenn Vias die Signalintegrität beeinflussen\u003C/h3>\n\u003Cp>Bei hohen Datenraten wird das Via zum integralen Bestandteil der Übertragungsleitung. Der ungenutzte Teil eines Through-Vias unterhalb der letzten angeschlossenen Lage – der Stub – verursacht Signalreflexionen. Als Gegenmaßnahmen bieten sich das Routing des schnellen Signals auf eine bodennahe Lage, der Einsatz von Blind Vias oder das Gegenbohren (Backdrilling) des Stubs an. APT spezifiziert hierfür eine Tiefengenauigkeit beim Backdrill von ±50 μm. Der \u003Ca href=\"/de/blog/backdrill-planning-guide\">Leitfaden zur Backdrill-Planung\u003C/a> erläutert, wie sich Vorgaben für Tiefe und Stub-Länge sauber definieren lassen.\u003C/p>\n\u003Ch3 id=\"thermische-vias\" data-anchor-en=\"thermal-vias\">Thermische Vias\u003C/h3>\n\u003Cp>Thermische Via-Arrays leiten Wärme von einem Exposed Pad in interne Kupferlagen ab. Konstruktiv handelt es sich um gewöhnliche Durchgangsvias im Raster, die jedoch bei Bottom-Terminated-Packages zu Lötzinn-Absaugen (Solder Wicking) führen können. Legen Sie frühzeitig fest, ob die Vias verfüllt, verschlossen (plugged) oder offen ausgeführt und stattdessen mit einer Pastenreduktion in der Schablone kompensiert werden.\u003C/p>\n\u003Ch2 id=\"wie-vias-die-pcb-kosten-treiben\" data-anchor-en=\"how-vias-drive-pcb-cost\">Wie Vias die PCB-Kosten treiben\u003C/h2>\n\u003Cp>Neben dem eigentlichen Aufbau bestimmen drei Faktoren den Angebotspreis maßgeblich: die Gesamtzahl der Bohrungen (Maschinenlaufzeit), der kleinste mechanische Bohrdurchmesser (Werkzeugverschleiß und Stapelhöhe beim Bohren) sowie ein Aspect Ratio am oberen Limit des Herstellers (langsamere Galvanik oder zusätzliche Schliffbildprüfungen). Schliffbild-Coupons für Via-Strukturen erhöhen den Prüfaufwand zusätzlich, wenn der Auftrag diese verlangt.\u003C/p>\n\u003Cp>Fällt ein Angebot höher aus als erwartet, fragen Sie den Hersteller direkt nach dem auslösenden Via-Parameter. Oft erzwingt nur ein einzelnes Package die gesamte Leiterplatte in die HDI-Technologie. Das Umplatzieren oder Ersetzen dieses Bauteils spart häufig einen kompletten Laminierzyklus ein.\u003C/p>\n\u003Ch2 id=\"via-spezifikationen-in-der-fertigungszeichnung\" data-anchor-en=\"via-callouts-on-the-fab-drawing\">Via-Spezifikationen in der Fertigungszeichnung\u003C/h2>\n\u003Cp>Eindeutige Vorgaben in der Zeichnung verhindern Fehlfertigungen am effektivsten. Folgende Angaben gehören in die Fertigungszeichnung:\u003C/p>\n\u003Cul>\n\u003Cli>Eine Bohrtabelle nach Lagenpaaren (z. B. L1–L2 Laser, L2–L7 Buried, L1–L8 Through-Hole) mit klarer Kennzeichnung, ob Enddurchmesser oder Werkzeugdurchmesser gemeint sind\u003C/li>\n\u003Cli>Durchkontaktierte gegenüber nicht durchkontaktierten Bohrungen (PTH vs. NPTH), getrennt in den NC-Drill-Dateien\u003C/li>\n\u003Cli>Anforderungen an das Via-Filling samt Füllmaterial (leitend oder nicht leitend) und der Angabe, ob ein Overplating (Cap) erforderlich ist\u003C/li>\n\u003Cli>Schutzmethode für Vias nach IPC-4761-Typ und zugehöriger Platinenseite\u003C/li>\n\u003Cli>Positionen von Via-in-Pad-Strukturen sowie Vorgaben zur Planarität oder zulässigen Dimple-Tiefe auf den Pads\u003C/li>\n\u003Cli>Backdrill-Positionen, die Ziel-Lage, die angebunden bleiben muss, sowie die maximal zulässige Stub-Länge\u003C/li>\n\u003Cli>Die Abnahmeklasse der Leiterplatte, beispielsweise IPC-6012 Class 2 oder Class 3\u003C/li>\n\u003C/ul>\n\u003Cp>Auf der HDI-Fertigungsübersicht von APT werden zur Angebotsanfrage (RFQ) der geplante Lagenaufbau, ein Lagen-zu-Lagen-Via-Schema, Angaben zu Stacked- oder Staggered-Vias, Buried Vias sowie Via-in-Pad-Positionen abgefragt. Die Bereitstellung dieser Informationen zusammen mit Gerber X2-, ODB++- oder IPC-2581-Daten ermöglicht es der CAM-Abteilung, den Aufbau direkt zu verifizieren, anstatt Annahmen treffen zu müssen.\u003C/p>\n\u003Ch2 id=\"warum-aptpcb-bei-der-via-planung-einbinden\" data-anchor-en=\"why-involve-aptpcb-in-via-planning\">Warum APTPCB bei der Via-Planung einbinden?\u003C/h2>\n\u003Cp>APT prüft alle Via-Strukturen im Rahmen des Engineering-Checks vor der Fertigungsfreigabe. Dieser Check gleicht das Via-Layout mit Stackup, Enddicke, Bohrdurchmessern und Aspect Ratio ab. Dabei markieren wir Kombinationen, die an den Grenzen der \u003Ca href=\"/de/capabilities/hdi-pcb\">HDI-Fertigungsmöglichkeiten\u003C/a> liegen oder sich fertigungstechnisch vereinfachen lassen. Endgültige Via-Durchmesser, Aspect Ratios, Capture Pads und die Machbarkeit sequenzieller Laminierungen bestätigen wir verbindlich nach diesem Review, da diese Parameter direkt vom gewählten Basismaterial, dem Stackup, dem Nutzenaufbau und der Losgröße abhängen.\u003C/p>\n\u003Cp>Relevante Normen und Richtlinien:\u003C/p>\n\u003Cul>\n\u003Cli>IPC-2221: Genereller Standard für das Design von Leiterplatten\u003C/li>\n\u003Cli>IPC-2226: Design-Standard für HDI-Leiterplatten\u003C/li>\n\u003Cli>IPC-6012: Qualifikation und Leistungsspezifikation für starre Leiterplatten\u003C/li>\n\u003Cli>IPC-4761: Leitfaden zum Schutz von Via-Strukturen auf Leiterplatten\u003C/li>\n\u003Cli>IPC-A-600: Abnahmekriterien für unbestückte Leiterplatten\u003C/li>\n\u003C/ul>\n\u003C!-- faq:start -->\n\n\u003Ch2 id=\"haufig-gestellte-fragen\" data-anchor-en=\"frequently-asked-questions\">Häufig gestellte Fragen\u003C/h2>\n\u003Ch3 id=\"wofur-werden-vias-auf-einer-pcb-verwendet\" data-anchor-en=\"what-are-vias-in-a-pcb-used-for\">Wofür werden Vias auf einer PCB verwendet?\u003C/h3>\n\u003Cp>Vias verbinden Signale, Versorgungsspannungen oder Masse über eine metallisierte Bohrung zwischen verschiedenen Kupferebenen. Sie ermöglichen Layerwechsel von Leiterbahnen, binden Kupferlagen aneinander an und leiten als Array Wärme von Bauelementen in innere Kupferlagen ab.\u003C/p>\n\u003Ch3 id=\"welche-haupttypen-von-vias-gibt-es\" data-anchor-en=\"what-are-the-main-types-of-vias\">Welche Haupttypen von Vias gibt es?\u003C/h3>\n\u003Cp>Die wichtigsten Via-Typen sind Through-Hole-Vias (Durchgangsvias), Blind Vias (Sacklöcher), Buried Vias (vergrabene Vias) und Microvias. Darauf aufbauende Varianten umfassen gestapelte (stacked) und versetzte (staggered) Microvias, Via-in-Pad (verfüllt und überdeckelt), Backdrill-Vias sowie thermische Via-Arrays.\u003C/p>\n\u003Ch3 id=\"was-ist-die-kleinste-mogliche-via-groe-auf-einer-pcb\" data-anchor-en=\"what-is-the-smallest-via-size-a-pcb-can-have\">Was ist die kleinste mögliche Via-Größe auf einer PCB?\u003C/h3>\n\u003Cp>Das hängt vom Fertigungsverfahren ab. APT spezifiziert 0.15 mm als Mindestdurchmesser für mechanische Bohrungen, 0.10 mm für CO2-Laser-Microvias und 0.075 mm für UV-Laser-Microvias. Die tatsächlich nutzbare Größe hängt vom Board, dessen Gesamtdicke, dem Stackup und der Pad-Größe ab.\u003C/p>\n\u003Ch3 id=\"was-unterscheidet-blind-vias-von-buried-vias\" data-anchor-en=\"what-is-the-difference-between-a-blind-via-and-a-buried-via\">Was unterscheidet Blind Vias von Buried Vias?\u003C/h3>\n\u003Cp>Ein Blind Via beginnt auf einer Außenlage und endet auf einer Innenlage, ist also von einer Platinenseite aus sichtbar. Ein Buried Via verbindet ausschließlich Innenlagen und ist von keiner der beiden Oberflächen sichtbar. Buried Vias erfordern meist einen zusätzlichen Presszyklus, da das Bohren und Metallisieren vor dem finalen Verpressen erfolgt.\u003C/p>\n\u003Ch3 id=\"erhohen-vias-die-leiterplattenkosten\" data-anchor-en=\"do-vias-increase-pcb-cost\">Erhöhen Vias die Leiterplattenkosten?\u003C/h3>\n\u003Cp>Standard-Durchgangsvias verursachen über die reine Bohrzeit hinaus kaum Mehrkosten. Blind, Buried, Laser-, verfüllte, überdeckelte oder rückgebohrte Vias erfordern hingegen zusätzliche Arbeitsschritte, und HDI-Aufbauten verlangen zusätzliche Presszyklen. Die Via-Technologie beeinflusst den Preis daher deutlich stärker als die bloße Lochzahl.\u003C/p>\n\u003Ch3 id=\"konnen-vias-direkt-im-pad-platziert-werden\" data-anchor-en=\"can-you-put-a-via-in-a-pad\">Können Vias direkt im Pad platziert werden?\u003C/h3>\n\u003Cp>Ja. Ein offenes Via im Pad zieht jedoch Lotpaste aus der Lötstelle ab. Bei BGA- und Fine-Pitch-Pads werden die Vias daher standardmäßig verfüllt, planar geschliffen und überdeckelt (VIPPO), um eine ebene und fehlerfrei lötbare Pad-Oberfläche bereitzustellen.\u003C/p>\n\u003C!-- faq:end -->\n\n\u003Ch2 id=\"rfq-checkliste-fur-vias\" data-anchor-en=\"via-rfq-checklist\">RFQ-Checkliste für Vias\u003C/h2>\n\u003Cul>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Minimaler mechanischer Bohrdurchmesser\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Minimaler Laserbohrdurchmesser und Lasertyp: CO2- oder UV-Laser\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Aspektverhältnis (Aspect Ratio / AR) des tiefsten Durchgangsvias\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Via-Typ nach Lagenpaar: Durchgangsvia, Blind Via, Buried Via, Microvia, Via-in-Pad\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Anforderungen an die Via-Verfüllung: leitend, nicht leitend oder mit Kupfer verfüllt\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Schutzmethode der Vias: Tented, Plugged oder Filled nach IPC-4761\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Backdrilling erforderlich: Ja/Nein; Zieltiefe und Tiefentoleranz (±50 µm)\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Lochdurchmesser und Toleranz für Einpresskontakte (Press-Fit), falls relevant\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> HDI-Aufbau: 1+N+1, 2+N+2 oder anderer sequentieller Lagenaufbau\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> IPC-6012-Abnahmeklasse für die Leiterplatte\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Impedanzkontrollierte Netze inklusive Sollimpedanz und Toleranz\u003C/li>\n\u003Cli>\u003Cinput disabled=\"\" type=\"checkbox\"> Backdrill-Bohrtabelle: Lagenpaar, Ziel-Stub-Länge, maximal zulässiger Rest-Stub\u003C/li>\n\u003C/ul>\n\u003Cp>Nutzen Sie diese Checkliste bei der Angebotsanfrage an den Leiterplattenhersteller.\u003C/p>\n\u003Cdiv data-component=\"BlogQuickQuoteInline\">\u003C/div>\n\n\u003Ch2 id=\"das-einfachste-via-wahlen-das-das-routing-ermoglicht\" data-anchor-en=\"picking-the-simplest-via-that-routes\">Das einfachste Via wählen, das das Routing ermöglicht\u003C/h2>\n\u003Cp>Starten Sie mit Standard-Durchkontaktierungen und einem Bohrdurchmesser, der zur Leiterplattendicke passt. Setzen Sie komplexere Strukturen nur ein, wenn ein bestimmtes Package oder ein Routing-Kanal es zwingend erfordert, und behalten Sie die zusätzlich nötigen Presszyklen im Blick. Dokumentieren Sie das Ergebnis auf der Fertigungszeichnung mit Bohrtabelle und Via-Map. So erhält der Hersteller alle Angaben für ein verlässliches Angebot – und Sie sehen sofort, wo sich Kosten sparen lassen, falls das erste Angebot das Budget übersteigt.\u003C/p>\n\n\u003Csection class=\"related-links\" aria-label=\"Related\">\u003Ch3>Related links\u003C/h3>\u003Cul>\u003Cli>\u003Ca href=\"/de/blog/blind-buried-via-planning\">Leitfaden zur Planung von Blind und Buried Vias\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/pcb/pcb-drilling\">PCB-Bohrspezifikationen\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/via-in-pad-manufacturing\">Leitfaden zur Via-in-Pad-Fertigung\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/void-control-for-vippo-bga\">Void-Kontrolle bei VIPPO unter BGAs\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/pcb/hdi-pcb\">HDI-Leiterplattenfertigung\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/blog/backdrill-planning-guide\">Leitfaden zur Backdrill-Planung\u003C/a>\u003C/li>\u003Cli>\u003Ca href=\"/de/capabilities/hdi-pcb\">HDI-Fertigungsmöglichkeiten\u003C/a>\u003C/li>\u003C/ul>\u003C/section>",[14,15,16,17,18,19,20],"PCB-Via","Vias","Was ist ein Via?","Via-Typen","Via-Bohrung im PCB","Blind und Buried Vias","Via-in-Pad","what-is-a-via-pcb",{"blog":23,"breadcrumb":32,"faq":46},{"@context":24,"@type":25,"headline":4,"description":5,"image":8,"url":26,"datePublished":6,"dateModified":6,"timeRequired":11,"keywords":27,"articleSection":7,"author":28,"publisher":31},"https://schema.org","BlogPosting","https://aptpcb.com/de/blog/what-is-a-via-pcb","PCB-Via, Vias, Was ist ein Via?, Via-Typen, Via-Bohrung im PCB, Blind und Buried Vias, Via-in-Pad",{"@type":29,"name":30},"Organization","APTPCB",{"@type":29,"name":30},{"@context":24,"@type":33,"itemListElement":34},"BreadcrumbList",[35,40,44],{"@type":36,"position":37,"name":38,"item":39},"ListItem",1,"Home","https://aptpcb.com/",{"@type":36,"position":41,"name":42,"item":43},2,"Blog","https://aptpcb.com/de/blog",{"@type":36,"position":45,"name":21,"item":26},3,{"@context":24,"@type":47,"mainEntity":48},"FAQPage",[49,55,59,63,67,71],{"@type":50,"name":51,"acceptedAnswer":52},"Question","Wofür werden Vias auf einer PCB verwendet?",{"@type":53,"text":54},"Answer","Vias verbinden Signale, Versorgungsspannungen oder Masse über eine metallisierte Bohrung zwischen verschiedenen Kupferebenen. Sie ermöglichen Layerwechsel von Leiterbahnen, binden Kupferlagen aneinander an und leiten als Array Wärme von Bauelementen in innere Kupferlagen ab.",{"@type":50,"name":56,"acceptedAnswer":57},"Welche Haupttypen von Vias gibt es?",{"@type":53,"text":58},"Die wichtigsten Via-Typen sind Through-Hole-Vias (Durchgangsvias), Blind Vias (Sacklöcher), Buried Vias (vergrabene Vias) und Microvias. Darauf aufbauende Varianten umfassen gestapelte (stacked) und versetzte (staggered) Microvias, Via-in-Pad (verfüllt und überdeckelt), Backdrill-Vias sowie thermische Via-Arrays.",{"@type":50,"name":60,"acceptedAnswer":61},"Was ist die kleinste mögliche Via-Größe auf einer PCB?",{"@type":53,"text":62},"Das hängt vom Fertigungsverfahren ab. APT spezifiziert 0.15 mm als Mindestdurchmesser für mechanische Bohrungen, 0.10 mm für CO2-Laser-Microvias und 0.075 mm für UV-Laser-Microvias. Die tatsächlich nutzbare Größe hängt vom Board, dessen Gesamtdicke, dem Stackup und der Pad-Größe ab.",{"@type":50,"name":64,"acceptedAnswer":65},"Was unterscheidet Blind Vias von Buried Vias?",{"@type":53,"text":66},"Ein Blind Via beginnt auf einer Außenlage und endet auf einer Innenlage, ist also von einer Platinenseite aus sichtbar. Ein Buried Via verbindet ausschließlich Innenlagen und ist von keiner der beiden Oberflächen sichtbar. Buried Vias erfordern meist einen zusätzlichen Presszyklus, da das Bohren und Metallisieren vor dem finalen Verpressen erfolgt.",{"@type":50,"name":68,"acceptedAnswer":69},"Erhöhen Vias die Leiterplattenkosten?",{"@type":53,"text":70},"Standard-Durchgangsvias verursachen über die reine Bohrzeit hinaus kaum Mehrkosten. Blind, Buried, Laser-, verfüllte, überdeckelte oder rückgebohrte Vias erfordern hingegen zusätzliche Arbeitsschritte, und HDI-Aufbauten verlangen zusätzliche Presszyklen. Die Via-Technologie beeinflusst den Preis daher deutlich stärker als die bloße Lochzahl.",{"@type":50,"name":72,"acceptedAnswer":73},"Können Vias direkt im Pad platziert werden?",{"@type":53,"text":74},"Ja. Ein offenes Via im Pad zieht jedoch Lotpaste aus der Lötstelle ab. Bei BGA- und Fine-Pitch-Pads werden die Vias daher standardmäßig verfüllt, planar geschliffen und überdeckelt (VIPPO), um eine ebene und fehlerfrei lötbare Pad-Oberfläche bereitzustellen.",{"pcbManufacturingColumns":76,"capabilityColumns":200,"resourceColumns":231,"pcbaColumns":272},[77,125,154,183],{"heading":78,"links":79},"PCB-Produktfamilien",[80,83,86,89,92,95,98,101,104,107,110,113,116,119,122],{"label":81,"path":82},"FR-4 PCB","/pcb/fr4-pcb",{"label":84,"path":85},"High-Speed-PCB","/pcb/high-speed-pcb",{"label":87,"path":88},"Multilayer-PCB","/pcb/multilayer-pcb",{"label":90,"path":91},"HDI-PCB","/pcb/hdi-pcb",{"label":93,"path":94},"Flex-PCB","/pcb/flex-pcb",{"label":96,"path":97},"Rigid-Flex-PCB","/pcb/rigid-flex-pcb",{"label":99,"path":100},"Keramik-PCB","/pcb/ceramic-pcb",{"label":102,"path":103},"Dickkupfer-PCB","/pcb/heavy-copper-pcb",{"label":105,"path":106},"High-Thermal-PCB","/pcb/high-thermal-pcb",{"label":108,"path":109},"Antenna-PCB","/pcb/antenna-pcb",{"label":111,"path":112},"High-Frequency-PCB","/pcb/high-frequency-pcb",{"label":114,"path":115},"Microwave-PCB","/pcb/microwave-pcb",{"label":117,"path":118},"Metal-Core-PCB","/pcb/metal-core-pcb",{"label":120,"path":121},"High-Tg-PCB","/pcb/high-tg-pcb",{"label":123,"path":124},"Backplane-PCB","/pcb/backplane-pcb",{"sections":126},[127],{"heading":128,"links":129},"RF & Materialien",[130,133,136,139,142,145,148,151],{"label":131,"path":132},"Rogers PCB","/materials/rf-rogers",{"label":134,"path":135},"Taconic PCB","/materials/taconic-pcb",{"label":137,"path":138},"Teflon PCB","/materials/teflon-pcb",{"label":140,"path":141},"Arlon PCB","/materials/arlon-pcb",{"label":143,"path":144},"Megtron PCB","/materials/megtron-pcb",{"label":146,"path":147},"ISOLA PCB","/materials/isola-pcb",{"label":149,"path":150},"Spread-Glass FR-4","/materials/spread-glass-fr4",{"label":152,"path":153},"Stackups mit kontrollierter Impedanz","/pcb/pcb-stack-up",{"sections":155},[156],{"heading":157,"links":158},"Fertigung / Stackups",[159,162,165,168,171,174,177,180],{"label":160,"path":161},"Quickturn-Prototypen","/pcb/quick-turn-pcb",{"label":163,"path":164},"NPI & Kleinserie (PCB)","/pcb/npi-small-batch-pcb-manufacturing",{"label":166,"path":167},"High-Volume-Produktion","/pcb/mass-production-pcb-manufacturing",{"label":169,"path":170},"High-Layer-Count-PCB","/pcb/high-layer-count-pcb",{"label":172,"path":173},"PCB-Fertigungsprozess","/pcb/pcb-fabrication-process",{"label":175,"path":176},"Fortschrittliche PCB-Fertigung","/pcb/advanced-pcb-manufacturing",{"label":178,"path":179},"Spezielle PCB-Fertigung","/pcb/special-pcb-manufacturing",{"label":181,"path":182},"Mehrlagige Laminatstruktur","/pcb/multilayer-pcb-lamination-services",{"heading":184,"links":185},"Spezialthemen & Ressourcen",[186,189,192,194,197],{"label":187,"path":188},"PCB-Oberflächen (ENIG / ENEPIG / HASL / OSP / Immersion)","/pcb/pcb-surface-finishes",{"label":190,"path":191},"Bohren & Vias (Blind / Buried / Via-in-Pad / Backdrill / Half Hole)","/pcb/pcb-drilling",{"label":193,"path":153},"PCB-Stackup (Standard / High-Layer / Flex / Rigid-Flex / Aluminum)",{"label":195,"path":196},"Profilierung (Milling / V-Scoring / Depaneling)","/pcb/pcb-profiling",{"label":198,"path":199},"Qualität & Inspektion (AOI + X-Ray / Flying Probe / PCB DFM Check)","/pcb/pcb-quality",[201,206,211,216,221,226],{"links":202},[203],{"label":204,"path":205},"Rigid-PCB-Kapazitäten","/capabilities/rigid-pcb",{"links":207},[208],{"label":209,"path":210},"Rigid-Flex-Kapazitäten","/capabilities/rigid-flex-pcb",{"links":212},[213],{"label":214,"path":215},"Flex-PCB-Kapazitäten","/capabilities/flex-pcb",{"links":217},[218],{"label":219,"path":220},"HDI-PCB-Kapazitäten","/capabilities/hdi-pcb",{"links":222},[223],{"label":224,"path":225},"Metal-PCB-Kapazitäten","/capabilities/metal-pcb",{"links":227},[228],{"label":229,"path":230},"Keramik-PCB-Kapazitäten","/capabilities/ceramic-pcb",[232,243,264],{"heading":233,"links":234},"Downloads",[235,238,241],{"label":236,"path":237},"Material-Datenblätter / Prozesshinweise","/resources/downloads-materials",{"label":239,"path":240},"PCB-DFM-Richtlinien","/resources/dfm-guidelines",{"label":181,"path":242},"/pcb/multi-layer-laminated-structure",{"heading":244,"links":245},"Tools",[246,249,252,255,258,261],{"label":247,"path":248},"Gerber-Viewer","/tools/gerber-viewer",{"label":250,"path":251},"PCB-Viewer","/tools/pcb-viewer",{"label":253,"path":254},"BOM-Viewer","/tools/bom-viewer",{"label":256,"path":257},"3D-Viewer","/tools/3d-viewer",{"label":259,"path":260},"Schaltungssimulator","/tools/circuit-simulator",{"label":262,"path":263},"Impedanzrechner","/tools/impedance-calculator",{"heading":265,"links":266},"FAQ & Blog",[267,270],{"label":268,"path":269},"FAQ","/resources/faq",{"label":42,"path":271},"/blog",[273,303,327,360],{"heading":274,"links":275},"Kernleistungen",[276,279,282,285,288,291,294,297,300],{"label":277,"path":278},"Turnkey-PCB-Assembly","/pcba/turnkey-assembly",{"label":280,"path":281},"NPI & Kleinserien-PCB-Assembly","/pcba/npi-assembly",{"label":283,"path":284},"Serien-PCB-Assembly","/pcba/mass-production",{"label":286,"path":287},"Flex- & Rigid-Flex-PCB-Assembly","/pcba/flex-rigid-flex",{"label":289,"path":290},"SMT- & Through-Hole-Assembly","/pcba/smt-tht",{"label":292,"path":293},"BGA-PCB-Assembly","/pcba/bga-qfn-fine-pitch",{"label":295,"path":296},"Komponenten & BOM-Management","/pcba/components-bom",{"label":298,"path":299},"Box-Build-Assembly","/pcba/box-build-assembly",{"label":301,"path":302},"PCB-Assembly: Test & Qualität","/pcba/testing-quality",{"heading":304,"links":305},"Ergänzende Services",[306,309,312,315,318,321,324],{"label":307,"path":308},"Alle Support-Touchpoints","/pcba/support-services",{"label":310,"path":311},"Stencil-Lab","/pcba/pcb-stencil",{"label":313,"path":314},"Komponentenbeschaffung","/pcba/component-sourcing",{"label":316,"path":317},"IC-Programmierung","/pcba/ic-programming",{"label":319,"path":320},"Schutzlackierung","/pcba/pcb-conformal-coating",{"label":322,"path":323},"Selektivlöten","/pcba/pcb-selective-soldering",{"label":325,"path":326},"BGA-Reballing","/pcba/bga-reballing",{"heading":328,"links":329},"Qualität & Test",[330,333,336,339,342,345,348,351,354,357],{"label":331,"path":332},"Qualitätsinspektion","/pcba/quality-system",{"label":334,"path":335},"Erstmusterprüfung (FAI)","/pcba/first-article-inspection",{"label":337,"path":338},"Lötpasteninspektion (SPI)","/pcba/spi-inspection",{"label":340,"path":341},"AOI-Inspektion","/pcba/aoi-inspection",{"label":343,"path":344},"Röntgen-/CT-Inspektion","/pcba/xray-inspection",{"label":346,"path":347},"ICT In-Circuit Test","/pcba/ict-test",{"label":349,"path":350},"Flying-Probe-Test","/pcba/flying-probe-testing",{"label":352,"path":353},"FCT / Funktionstest","/pcba/fct-test",{"label":355,"path":356},"Endkontrolle & Verpackung","/pcba/final-quality-inspection",{"label":358,"path":359},"Wareneingangskontrolle","/pcba/incoming-quality-control",{"heading":361,"linkClass":362,"links":363},"Branchenanwendungen (Einstieg)","text-nowrap",[364,367,370,373,376,379,382,385,388,391,394],{"label":365,"path":366},"Server / Rechenzentrum","/industries/server-data-center-pcb",{"label":368,"path":369},"Automotive / EV","/industries/automotive-electronics-pcb",{"label":371,"path":372},"Medizintechnik","/industries/medical-pcb",{"label":374,"path":375},"Telecom / 5G","/industries/communication-equipment-pcb",{"label":377,"path":378},"Aerospace & Defense","/industries/aerospace-defense-pcb",{"label":380,"path":381},"Drohnen / UAV","/industries/drone-uav-pcb",{"label":383,"path":384},"Industrieautomation","/industries/industrial-control-pcb",{"label":386,"path":387},"Power & Neue Energie","/industries/power-energy-pcb",{"label":389,"path":390},"Robotik & Automation","/industries/robotics-pcb",{"label":392,"path":393},"Security / Sicherheitstechnik","/industries/security-equipment-pcb",{"label":395,"path":396},"PCB-Branchenüberblick →","/pcb-industry-solutions",1791013382675]