[{"data":1,"prerenderedAt":966},["ShallowReactive",2],{"header-nav-de":3,"pcb-product-pcb-impedance-control-de":331,"resources-index":964},{"pcbManufacturingColumns":4,"capabilityColumns":128,"resourceColumns":159,"pcbaColumns":200},[5,53,82,111],{"heading":6,"links":7},"PCB-Produktfamilien",[8,11,14,17,20,23,26,29,32,35,38,41,44,47,50],{"label":9,"path":10},"FR-4 PCB","/pcb/fr4-pcb",{"label":12,"path":13},"High-Speed-PCB","/pcb/high-speed-pcb",{"label":15,"path":16},"Multilayer-PCB","/pcb/multilayer-pcb",{"label":18,"path":19},"HDI-PCB","/pcb/hdi-pcb",{"label":21,"path":22},"Flex-PCB","/pcb/flex-pcb",{"label":24,"path":25},"Rigid-Flex-PCB","/pcb/rigid-flex-pcb",{"label":27,"path":28},"Keramik-PCB","/pcb/ceramic-pcb",{"label":30,"path":31},"Dickkupfer-PCB","/pcb/heavy-copper-pcb",{"label":33,"path":34},"High-Thermal-PCB","/pcb/high-thermal-pcb",{"label":36,"path":37},"Antenna-PCB","/pcb/antenna-pcb",{"label":39,"path":40},"High-Frequency-PCB","/pcb/high-frequency-pcb",{"label":42,"path":43},"Microwave-PCB","/pcb/microwave-pcb",{"label":45,"path":46},"Metal-Core-PCB","/pcb/metal-core-pcb",{"label":48,"path":49},"High-Tg-PCB","/pcb/high-tg-pcb",{"label":51,"path":52},"Backplane-PCB","/pcb/backplane-pcb",{"sections":54},[55],{"heading":56,"links":57},"RF & Materialien",[58,61,64,67,70,73,76,79],{"label":59,"path":60},"Rogers PCB","/materials/rf-rogers",{"label":62,"path":63},"Taconic PCB","/materials/taconic-pcb",{"label":65,"path":66},"Teflon PCB","/materials/teflon-pcb",{"label":68,"path":69},"Arlon PCB","/materials/arlon-pcb",{"label":71,"path":72},"Megtron PCB","/materials/megtron-pcb",{"label":74,"path":75},"ISOLA PCB","/materials/isola-pcb",{"label":77,"path":78},"Spread-Glass FR-4","/materials/spread-glass-fr4",{"label":80,"path":81},"Stackups mit kontrollierter Impedanz","/pcb/pcb-stack-up",{"sections":83},[84],{"heading":85,"links":86},"Fertigung / Stackups",[87,90,93,96,99,102,105,108],{"label":88,"path":89},"Quickturn-Prototypen","/pcb/quick-turn-pcb",{"label":91,"path":92},"NPI & Kleinserie (PCB)","/pcb/npi-small-batch-pcb-manufacturing",{"label":94,"path":95},"High-Volume-Produktion","/pcb/mass-production-pcb-manufacturing",{"label":97,"path":98},"High-Layer-Count-PCB","/pcb/high-layer-count-pcb",{"label":100,"path":101},"PCB-Fertigungsprozess","/pcb/pcb-fabrication-process",{"label":103,"path":104},"Fortschrittliche PCB-Fertigung","/pcb/advanced-pcb-manufacturing",{"label":106,"path":107},"Spezielle PCB-Fertigung","/pcb/special-pcb-manufacturing",{"label":109,"path":110},"Mehrlagige Laminatstruktur","/pcb/multi-layer-laminated-structure",{"heading":112,"links":113},"Spezialthemen & Ressourcen",[114,117,120,122,125],{"label":115,"path":116},"PCB-Oberflächen (ENIG / ENEPIG / HASL / OSP / Immersion)","/pcb/pcb-surface-finishes",{"label":118,"path":119},"Bohren & Vias (Blind / Buried / Via-in-Pad / Backdrill / Half Hole)","/pcb/pcb-drilling",{"label":121,"path":81},"PCB-Stackup (Standard / High-Layer / Flex / Rigid-Flex / Aluminum)",{"label":123,"path":124},"Profilierung (Milling / V-Scoring / Depaneling)","/pcb/pcb-profiling",{"label":126,"path":127},"Qualität & Inspektion (AOI + X-Ray / Flying Probe / PCB DFM Check)","/pcb/pcb-quality",[129,134,139,144,149,154],{"links":130},[131],{"label":132,"path":133},"Rigid-PCB-Kapazitäten","/capabilities/rigid-pcb",{"links":135},[136],{"label":137,"path":138},"Rigid-Flex-Kapazitäten","/capabilities/rigid-flex-pcb",{"links":140},[141],{"label":142,"path":143},"Flex-PCB-Kapazitäten","/capabilities/flex-pcb",{"links":145},[146],{"label":147,"path":148},"HDI-PCB-Kapazitäten","/capabilities/hdi-pcb",{"links":150},[151],{"label":152,"path":153},"Metal-PCB-Kapazitäten","/capabilities/metal-pcb",{"links":155},[156],{"label":157,"path":158},"Keramik-PCB-Kapazitäten","/capabilities/ceramic-pcb",[160,170,191],{"heading":161,"links":162},"Downloads",[163,166,169],{"label":164,"path":165},"Material-Datenblätter / Prozesshinweise","/resources/downloads-materials",{"label":167,"path":168},"PCB-DFM-Richtlinien","/resources/dfm-guidelines",{"label":109,"path":110},{"heading":171,"links":172},"Tools",[173,176,179,182,185,188],{"label":174,"path":175},"Gerber-Viewer","/tools/gerber-viewer",{"label":177,"path":178},"PCB-Viewer","/tools/pcb-viewer",{"label":180,"path":181},"BOM-Viewer","/tools/bom-viewer",{"label":183,"path":184},"3D-Viewer","/tools/3d-viewer",{"label":186,"path":187},"Schaltungssimulator","/tools/circuit-simulator",{"label":189,"path":190},"Impedanzrechner","/tools/impedance-calculator",{"heading":192,"links":193},"FAQ & Blog",[194,197],{"label":195,"path":196},"FAQ","/resources/faq",{"label":198,"path":199},"Blog","/blog",[201,231,261,294],{"heading":202,"links":203},"Kernleistungen",[204,207,210,213,216,219,222,225,228],{"label":205,"path":206},"Turnkey-PCB-Assembly","/pcba/turnkey-assembly",{"label":208,"path":209},"NPI & Kleinserien-PCB-Assembly","/pcba/npi-assembly",{"label":211,"path":212},"Serien-PCB-Assembly","/pcba/mass-production",{"label":214,"path":215},"Flex- & Rigid-Flex-PCB-Assembly","/pcba/flex-rigid-flex",{"label":217,"path":218},"SMT- & Through-Hole-Assembly","/pcba/smt-tht",{"label":220,"path":221},"BGA-PCB-Assembly","/pcba/bga-qfn-fine-pitch",{"label":223,"path":224},"Komponenten & BOM-Management","/pcba/components-bom",{"label":226,"path":227},"Box-Build-Assembly","/pcba/box-build-assembly",{"label":229,"path":230},"PCB-Assembly: Test & Qualität","/pcba/testing-quality",{"heading":232,"links":233},"Ergänzende Services",[234,237,240,243,246,249,252,255,258],{"label":235,"path":236},"Alle Support-Touchpoints","/pcba/support-services",{"label":238,"path":239},"Stencil-Lab","/pcba/pcb-stencil",{"label":241,"path":242},"Komponentenbeschaffung","/pcba/component-sourcing",{"label":244,"path":245},"IC-Programmierung","/pcba/ic-programming",{"label":247,"path":248},"Schutzlackierung","/pcba/pcb-conformal-coating",{"label":250,"path":251},"Selektivlöten","/pcba/pcb-selective-soldering",{"label":253,"path":254},"BGA-Reballing","/pcba/bga-reballing",{"label":256,"path":257},"Kabelkonfektion","/pcba/cable-assembly",{"label":259,"path":260},"Kabelbaum","/pcba/harness-assembly",{"heading":262,"links":263},"Qualität & Test",[264,267,270,273,276,279,282,285,288,291],{"label":265,"path":266},"Qualitätsinspektion","/pcba/quality-system",{"label":268,"path":269},"Erstmusterprüfung (FAI)","/pcba/first-article-inspection",{"label":271,"path":272},"Lötpasteninspektion (SPI)","/pcba/spi-inspection",{"label":274,"path":275},"AOI-Inspektion","/pcba/aoi-inspection",{"label":277,"path":278},"Röntgen-/CT-Inspektion","/pcba/xray-inspection",{"label":280,"path":281},"ICT In-Circuit Test","/pcba/ict-test",{"label":283,"path":284},"Flying-Probe-Test","/pcba/flying-probe-testing",{"label":286,"path":287},"FCT / Funktionstest","/pcba/fct-test",{"label":289,"path":290},"Endkontrolle & Verpackung","/pcba/final-quality-inspection",{"label":292,"path":293},"Wareneingangskontrolle","/pcba/incoming-quality-control",{"heading":295,"linkClass":296,"links":297},"Branchenanwendungen (Einstieg)","text-nowrap",[298,301,304,307,310,313,316,319,322,325,328],{"label":299,"path":300},"Server / Rechenzentrum","/industries/server-data-center-pcb",{"label":302,"path":303},"Automotive / EV","/industries/automotive-electronics-pcb",{"label":305,"path":306},"Medizintechnik","/industries/medical-pcb",{"label":308,"path":309},"Telecom / 5G","/industries/communication-equipment-pcb",{"label":311,"path":312},"Aerospace & Defense","/industries/aerospace-defense-pcb",{"label":314,"path":315},"Drohnen / UAV","/industries/drone-uav-pcb",{"label":317,"path":318},"Industrieautomation","/industries/industrial-control-pcb",{"label":320,"path":321},"Power & Neue Energie","/industries/power-energy-pcb",{"label":323,"path":324},"Robotik & Automation","/industries/robotics-pcb",{"label":326,"path":327},"Security / Sicherheitstechnik","/industries/security-equipment-pcb",{"label":329,"path":330},"PCB-Branchenüberblick →","/pcb-industry-solutions",{"seo":332,"hero":362,"trustBar":380,"sections":398,"testimonials":399,"faqs":400,"closingCta":366,"template":401,"layout":402,"modern":366,"newpageBody":403},{"title":333,"description":334,"canonical":335,"structuredData":336},"PCB-Fertigung mit kontrollierter Impedanz | ±5Ω TDR-verifiziert | APTPCB","Leiterplattenfertigung mit kontrollierter Impedanz bei ±5Ω / ±7% Toleranz. Unsymmetrische, differentielle und koplanare Strukturen werden mit 2D-Feldlösern simuliert und zu 100% per TDR verifiziert. 50Ω-, 90Ω- und 100Ω-Ziele für USB, PCIe, DDR, HDMI und Ethernet.","https://aptpcb.com/de/pcb/pcb-impedance-control",[337,347],{"@context":338,"@type":339,"name":340,"description":341,"provider":342,"url":335,"serviceType":340,"areaServed":346},"https://schema.org","Service","PCB-Fertigung mit kontrollierter Impedanz","Leiterplattenfertigung mit kontrollierter Impedanz bei ±5Ω / ±7% Toleranz. Unsymmetrische, differentielle und koplanare Strukturen werden mit 2D-Feldlösern simuliert und zu 100% per TDR verifiziert.",{"@type":343,"name":344,"url":345},"Organization","APTPCB","https://aptpcb.com","Worldwide",{"@context":338,"@type":348,"itemListElement":349},"BreadcrumbList",[350,355,359],{"@type":351,"position":352,"name":353,"item":354},"ListItem",1,"Startseite","https://aptpcb.com/de/",{"@type":351,"position":356,"name":357,"item":358},2,"PCB","https://aptpcb.com/de/pcb",{"@type":351,"position":360,"name":361,"item":335},3,"Impedanzkontrolle",{"title":363,"eyebrow":364,"description":365,"primaryCta":366,"secondaryCta":366,"image":367,"highlights":370},"PCB-Fertigung mit Impedanzkontrolle","Signal-Integrity-Engineering","Vom USB- und HDMI-Routing auf einem kompakten IoT-Prototyp bis zu 112G-PAM4-Differenzialpaaren auf einem 64-lagigen Rechenzentrums-Schaltgewebe entscheidet präzise Impedanzkontrolle über den Erfolg jedes Hochgeschwindigkeitsdesigns. APTPCB fertigt impedanzkontrollierte Leiterplatten für alle Strukturtypen, darunter unsymmetrische, differentielle und koplanare Wellenleiter-Strukturen, mit Toleranzen bis ±5Ω und 100% TDR-Verifikation auf jedem Produktionspanel vor dem Versand.",null,{"src":368,"alt":369},"/assets/img/pcb/pcb-stackup-stackup-pcb-hero.webp","PCB-Fertigung mit kontrollierter Impedanz und Signal-Integrity-Engineering",[371,374,377],{"value":372,"label":373},"± 5Ω / ± 7%","Impedanztoleranz",{"value":375,"label":376},"100% TDR","Jedes Panel geprüft",{"value":378,"label":379},"Bis 64 L","Lagenbereich",[381,382,384,387,390,393,396,397],{"value":372,"label":373},{"value":375,"label":383},"Coupon-Verifikation",{"value":385,"label":386},"50 / 75 / 90 / 100Ω","Standardzielwerte",{"value":388,"label":389},"2D-Feldlöser","Simulation vor Produktion",{"value":391,"label":392},"IPC-2141 / -2152","Designstandards",{"value":394,"label":395},"Bis 20 oz Cu","Heavy-Copper-Support",{"value":372,"label":373},{"value":375,"label":383},[],[],[],"newpage-longform","default",{"tint":404,"sections":405,"selector":778,"relatedServices":873,"geoReach":923,"finalCta":957,"useSiteFinalCta":644},"pcb",[406,418,465,532,564,579,633,645,694,723,743],{"id":407,"type":408,"theme":402,"eyebrow":409,"heading":410,"paragraphs":411,"image":414},"controlled-impedance-services","twoColIntro","Kernkompetenz","PCB-Services mit kontrollierter Impedanz für internationale Entwicklungsteams",[412,413],"Als Hersteller, dem Signal-Integrity-Ingenieure in \u003Cstrong>Nordamerika, Europa und Asien-Pazifik\u003C/strong> vertrauen, liefert APTPCB produktionsreife Impedanzkontrolle auf jedem Leiterplattentyp, vom Standard-FR-4 mit 4 Lagen bis zu komplexen \u003Ca href=\"/de/pcb/pcb-stack-up\">hybriden 64-Lagen-Aufbauten\u003C/a>, die Rogers-RF-Laminate mit verlustarmen Digitalkernen kombinieren. Ob Hardware-Startup an der \u003Cstrong>US-Westküste\u003C/strong>, das USB4 auf einem kompakten tragbaren Gerät routet, oder Telekom-Infrastrukturteam in \u003Cstrong>Stockholm\u003C/strong>, das 400G-Ethernet-Schaltgewebe mit ±5Ω Differenzialtoleranz entwickelt: Unsere CAM-Ingenieure stellen sicher, dass Ihre Impedanzziele vom ersten Prototyp bis zur Serienfertigung eingehalten werden.","Unser geschlossener Impedanzprozess deckt den gesamten Arbeitsablauf ab: Wir simulieren jede Impedanzstruktur mit industriestandardisierten 2D-Feldlösern unter Verwendung frequenzabhängiger Dk/Df-Daten des tatsächlichen Laminatcharges, kompensieren Leiterzugbreiten anhand werksspezifischer Ätzfaktoren und Kupferprofile, platzieren dedizierte TDR-Testcoupons auf jedem Produktionspanel und liefern zu jeder Sendung einen gemessenen Impedanzbericht. Wir unterstützen alle marktüblichen Laminatsysteme, von Standard-FR-4 über ultra-verlustarmes \u003Ca href=\"/de/materials/megtron-pcb\">Megtron 6/7\u003C/a>, \u003Ca href=\"/de/materials/rf-rogers\">Rogers PTFE\u003C/a>, \u003Ca href=\"/de/materials/taconic-pcb\">Taconic\u003C/a> bis zu Polyimid-Flex, und beschaffen auf Wunsch jedes spezifizierte Material gemäß Ihrer Stückliste.",{"placeholder":415,"alt":416,"src":417},"[ Foto: TDR-Oszilloskop mit sauberer Impedanzkurve eines Testcoupons für impedanzkontrollierte Leiterplatten ]","TDR-Oszilloskop prüft einen Testcoupon für impedanzkontrollierte Leiterplatten","/assets/img/pcb/pcb-impedance-control-tdr-test-coupon.webp",{"id":419,"type":420,"theme":421,"eyebrow":422,"heading":423,"description":424,"columns":425,"rows":430,"note":464},"impedance-types","splitTable","alt","Impedanzstrukturen","Welche Impedanztypen wir fertigen","Jedes Hochgeschwindigkeitsprotokoll verlangt eine definierte Impedanzstruktur. Wir fertigen alle Standard- und erweiterten Konfigurationen inklusive vollständiger Simulationsunterstützung.",[426,427,428,429],"Strukturtyp","Beschreibung","Typische Zielwerte","Häufige Protokolle",[431,436,441,446,451,455,460],[432,433,434,435],"\u003Cstrong>Unsymmetrische Mikrostreifenleitung\u003C/strong>","Eine Signalleiterbahn auf der Außenlage mit Bezug auf eine direkt darunterliegende Massefläche. Die einfachste und häufigste Impedanzstruktur.","50Ω, 75Ω","Allgemeine I/O, Taktsignale, RF-Feeds, Koax-zu-PCB-Übergänge",[437,438,439,440],"\u003Cstrong>Unsymmetrische Stripline\u003C/strong>","Eine Signalleiterbahn auf einer Innenlage zwischen zwei Bezugsebenen. Bietet bessere Abschirmung und geringere EMI als eine Mikrostreifenleitung.","50Ω, 60Ω","Empfindliche Analogsignale, Innentaktleitungen, impedanzkontrollierte Busse",[442,443,444,445],"\u003Cstrong>Seitlich gekoppelte differentielle Mikrostreifenleitung\u003C/strong>","Zwei parallele Leiterbahnen auf einer Außenlage, eng seitlich gekoppelt. Die Kopplung reduziert Crosstalk und verbessert die Gleichtaktunterdrückung.","90Ω, 100Ω","USB 2.0/3.x, HDMI, DisplayPort, LVDS, MIPI",[447,448,449,450],"\u003Cstrong>Seitlich gekoppelte differentielle Stripline\u003C/strong>","Zwei parallele Leiterbahnen zwischen Bezugsebenen. Bietet die gleichmäßigste Impedanz und die beste EMI-Performance für Hochgeschwindigkeits-Differenzialpaare.","85Ω, 90Ω, 100Ω","PCIe Gen3/4/5/6, 10G/25G/100G Ethernet, DDR4/DDR5",[452,453,444,454],"\u003Cstrong>Vertikal gekoppelte differentielle Stripline\u003C/strong>","Zwei vertikal übereinander angeordnete Leiterbahnen auf benachbarten Lagen mit gemeinsamen Bezugsebenen. Spart Routing-Fläche, wenn horizontale Kopplung nicht möglich ist.","Dichte BGA-Ausfächerungen, Backplanes mit hoher Kanalzahl",[456,457,458,459],"\u003Cstrong>Koplanarer Wellenleiter (CPWG)\u003C/strong>","Signalleiterbahn mit coplanarer Masse auf derselben Lage und zusätzlicher Massefläche darunter. Wird in RF- und mmWave-Designs für präzise Impedanzkontrolle bei hohen Frequenzen eingesetzt.","50Ω","5G-mmWave, Automotive-Radar (77 GHz), WLAN, GPS-Frontends",[461,462,458,463],"\u003Cstrong>Koplanare Stripline\u003C/strong>","Koplanarer Wellenleiter zwischen zwei Bezugsebenen eingebettet. Kombiniert coplanare Abschirmung mit Stripline-Isolation für höchste RF-Isolation in \u003Ca href=\"/de/pcb/high-frequency-pcb\">Hochfrequenz-PCB\u003C/a>-Designs.","Phased-Array-Radar, Satellitentransponder, Test & Measurement","Wir unterstützen außerdem asymmetrische Impedanzstrukturen, eingebettete Widerstandsnetzwerke zur Impedanzanpassung und kundenspezifische Zielwerte außerhalb der Standardbereiche. \u003Ca href=\"/de/quote\">Sprechen Sie unser SI-Team an\u003C/a>, wenn Sie Sonderanforderungen haben.",{"id":466,"type":420,"theme":402,"eyebrow":467,"heading":468,"description":469,"columns":470,"rows":476},"protocol-impedance-requirements","Designreferenz","Impedanzanforderungen gängiger Schnittstellen","Kurzreferenz zu Zielimpedanzen verbreiteter Hochgeschwindigkeitsstandards. Diese Werte müssen auf der fertigen Leiterplatte innerhalb der vorgegebenen Toleranz eingehalten werden.",[471,472,473,474,475],"Interface / Protokoll","Impedanztyp","Zielwert (Ω)","Typische Toleranz","Hinweise",[477,483,488,492,496,501,506,510,513,517,520,524,527],[478,479,480,481,482],"\u003Cstrong>USB 2.0\u003C/strong>","Differenziell","90","± 10%","Bis 480 Mbps; für viele Designs genügt eine Mikrostreifenleitung",[484,479,485,486,487],"\u003Cstrong>USB 3.x / USB4\u003C/strong>","85 – 90","± 8%","5 – 40 Gbps; engere Ätzkontrolle erforderlich; ab 20 Gbps bevorzugt Stripline",[489,479,490,481,491],"\u003Cstrong>PCIe Gen3 / Gen4\u003C/strong>","85 – 100","8 – 16 GT/s; benötigt \u003Ca href=\"/de/pcb/pcb-stack-up\">symmetrischen Lagenaufbau\u003C/a> für konstantes Dk",[493,479,490,494,495],"\u003Cstrong>PCIe Gen5 / Gen6\u003C/strong>","± 5%","32 – 64 GT/s; Spread-Glass-Prepreg und ultra-verlustarme Laminate werden dringend empfohlen",[497,498,499,481,500],"\u003Cstrong>DDR4\u003C/strong>","Unsymmetrisch","40 – 60","Datenleitungen meist 40Ω, Takt/Adresse 50Ω; gemäß JEDEC definiert",[502,503,504,486,505],"\u003Cstrong>DDR5\u003C/strong>","Differenziell (clk) / unsymmetrisch (data)","40 / 50","Decision-Feedback-Equalization erlaubt etwas mehr Spielraum",[507,479,508,481,509],"\u003Cstrong>HDMI 2.1\u003C/strong>","100","48 Gbps; TMDS/FRL-Lanes; Stub-Längen unter 100 mil halten",[511,479,508,486,512],"\u003Cstrong>10GBASE-KR Ethernet\u003C/strong>","Backplane-Ethernet; \u003Ca href=\"/de/pcb/pcb-drilling\">Rückbohren\u003C/a> wird zur Stub-Entfernung empfohlen",[514,479,515,494,516],"\u003Cstrong>100G / 400G Ethernet\u003C/strong>","92 – 100","PAM4-Signalisierung; benötigt \u003Ca href=\"/de/materials/megtron-pcb\">Megtron 6/7\u003C/a> oder gleichwertiges ultra-verlustarmes Material",[518,479,508,481,519],"\u003Cstrong>LVDS\u003C/strong>","Niederspannungs-Differenzsignalisierung; verbreitet in Displays, Kameras und Industrie-I/O",[521,479,522,481,523],"\u003Cstrong>MIPI D-PHY / C-PHY\u003C/strong>","80 – 100","Mobile Kamera- / Display-Schnittstelle; meist kurze Leiterzuglängen",[525,479,490,481,526],"\u003Cstrong>SATA III\u003C/strong>","6 Gbps; vergleichsweise tolerant, aber Matching an Steckverbinderübergängen bleibt kritisch",[528,529,530,494,531],"\u003Cstrong>50Ω RF (Koaxialer Übergang)\u003C/strong>","Unsymmetrisch / CPWG","50","SMA/U.FL-Launch; CPWG-Struktur bevorzugt; siehe \u003Ca href=\"/de/materials/rf-rogers\">Rogers-RF-Laminate\u003C/a>",{"id":533,"type":534,"theme":535,"eyebrow":536,"heading":537,"description":538,"cards":539},"impedance-engineering-factors","processGrid","dark","Impedanz-Engineering","Welche Faktoren die PCB-Impedanz bestimmen","Impedanz ist keine Einzelvariable, sondern das Ergebnis mehrerer physikalischer Parameter, die in der Fertigung gleichzeitig beherrscht werden müssen.",[540,544,548,552,556,560],{"number":541,"title":542,"copy":543},"01","Leiterzugbreite & Kupferdicke","Breitere Leiterzüge senken die Impedanz; dickeres Kupfer (½ oz vs. 1 oz vs. 2 oz) verschiebt den Wert ebenfalls. Beim Ätzen entsteht kein perfektes Rechteck, sondern ein trapezförmiger Querschnitt. Unser CAM-Team kompensiert diesen Ätzfaktor, typischerweise 0,5 bis 1,5 mil Breitenkorrektur, anhand werkseitig kalibrierter Korrekturtabellen für jedes Kupfergewicht.",{"number":545,"title":546,"copy":547},"02","Dielektrische Dicke & Dk-Wert","Der Abstand zwischen Leiterzug und Bezugsebene in Kombination mit der Dielektrizitätskonstante (Dk) des Isoliermaterials ist der wichtigste Impedanzfaktor. Unterschiedliche Prepreg-Typen (1080, 2116, 7628) und Harzsysteme (Standard-FR-4 Dk ≈ 4,2 – 4,5, \u003Ca href=\"/de/materials/megtron-pcb\">Megtron 6 Dk ≈ 3,71\u003C/a>, \u003Ca href=\"/de/materials/rf-rogers\">Rogers RO4350B Dk ≈ 3,48\u003C/a>) führen bei gleicher Geometrie zu unterschiedlichen Impedanzwerten.",{"number":549,"title":550,"copy":551},"03","Abstand im Differenzialpaar","Bei Differenzialimpedanz ist der Abstand zwischen den beiden Leiterbahnen entscheidend. Engere Kopplung (kleinerer Gap) reduziert die Differenzialimpedanz und verbessert die Gleichtaktunterdrückung. Wir simulieren den exakten Abstand mit dem Dk des gewählten Materials bei Ihrer Betriebsfrequenz und frieren das Gap-Maß im Fotoplot ein, damit es beim Imaging und Ätzen nicht driftet.",{"number":553,"title":554,"copy":555},"04","Glass-Weave-Effekt & Dk-Gleichmäßigkeit","Standard-Gewebe aus Glasfasern erzeugt periodische Dk-Schwankungen: Über einem Glasbündel sieht die Leiterbahn ein höheres Dk als über Harztaschen. Das verursacht Intra-Pair-Skew bei Differenzialpaaren oberhalb von 10 Gbps. Wir entschärfen das mit \u003Ca href=\"/de/materials/spread-glass-fr4\">Spread-Glass-Geweben\u003C/a> (1035, 1067, 1078) oder mit Routing-Regeln zur Leiterzugrotation.",{"number":557,"title":558,"copy":559},"05","Lötstoppmaske & Oberflächenfinish","Lötstoppmaske über Microstrip-Leiterzügen der Außenlage fügt eine dielektrische Schicht hinzu und senkt die Impedanz gegenüber blankem Kupfer um 1 – 3Ω. Das \u003Ca href=\"/de/pcb/pcb-surface-finishes\">Oberflächenfinish\u003C/a> (ENIG, OSP, Immersion Tin, HASL) beeinflusst zudem die Leiteroberflächenrauheit. Dicke der Lötstoppmaske und Finish-Typ fließen deshalb immer in unsere Simulation der Außenlagen ein.",{"number":561,"title":562,"copy":563},"06","Temperatur- & Frequenzabhängigkeit","Das Dk eines Materials ändert sich mit Temperatur und Frequenz. Eine bei 1 GHz mit Dk = 4,2 simulierte Leiterplatte kann bei 10 GHz eine andere Impedanz zeigen, wenn das Dk auf 4,0 sinkt. Wir verwenden frequenzabhängige Dk/Df-Daten der Laminathersteller und nicht nur den generischen Katalogwert \"@ 1 MHz\", damit Ihre Simulation bei der realen Betriebsfrequenz stimmt.",{"id":565,"type":566,"theme":402,"background":567,"layout":568,"eyebrow":569,"heading":570,"paragraphs":571,"image":575},"simulation-to-tdr-verification","twoColStory","warm","reverse","Geschlossener Regelkreis","Von der Simulation bis zur TDR-Verifikation",[572,573,574],"Unser Arbeitsablauf für die Impedanzkontrolle ist lückenlos geschlossen. Bevor die Fertigung startet, erstellen wir im 2D-Feldlöser ein präzises Querschnittsmodell mit den tatsächlichen Dk/Df-Daten des Laminatherstellers bei Ihrer Betriebsfrequenz, dem konkreten Prepreg-Typ und Harzgehalt, dem Zielkupfergewicht und dem gemessenen Ätzfaktor unseres Werks für diese Kupferdicke. Daraus berechnet der Feldlöser exakt die Leiterzugbreite und den Abstand, die Ihr Impedanzziel treffen.","Nach der Fertigung prüfen wir jedes Produktionspanel per Time-Domain Reflectometry (TDR). Dedizierte Testcoupons, die Geometrie, Lage und Dielektrikum Ihrer realen Leiterzüge exakt nachbilden, werden an den Panelrändern platziert. Das TDR-Gerät schickt einen schnellen Puls durch den Coupon und kartiert die Impedanz über die gesamte Länge. Liegt der Messwert außerhalb Ihrer Vorgaben, wird das Panel ausgesondert. Der TDR-Bericht wird jeder Sendung beigelegt.","Für IPC Class 3 in Luftfahrt- und Medizintechnik führen wir zusätzlich eine Schliffbildanalyse durch, um die Dielektrikumsdicke und das Kupferprofil unter dem metallurgischen Mikroskop physisch zu verifizieren. Damit liefern wir fotografische Nachweise, dass der aufgebaute \u003Ca href=\"/de/pcb/pcb-stack-up\">Lagenaufbau\u003C/a> dem Simulationsmodell entspricht.",{"placeholder":576,"alt":577,"src":578},"[ Foto: Zwei-Monitor-Arbeitsplatz mit 2D-Feldlöser-Querschnitt auf dem linken Bildschirm und TDR-Messkurve auf dem rechten Bildschirm ]","Arbeitsplatz für Feldlöser-Simulation und TDR-Verifikation","/assets/img/pcb/pcb-impedance-control-field-solver-tdr-workstation.webp",{"id":580,"type":420,"theme":421,"eyebrow":581,"heading":582,"description":583,"columns":584,"rows":588},"impedance-control-specifications","Fertigungskapazität","Spezifikationen für Impedanzkontrolle","Unsere Prozesskontrollen und Anlagen ermöglichen reproduzierbare Impedanzgenauigkeit über das gesamte Spektrum an Leiterplattentypen und Materialien.",[585,586,587,475],"Parameter","Standard","Advanced",[589,594,599,604,608,613,618,623,628],[590,591,592,593],"\u003Cstrong>Impedanztoleranz\u003C/strong>","± 10% (unsymmetrisch > 50Ω)","± 5Ω (≤ 50Ω), ± 7% (> 50Ω)","Nach APTPCB-Standard; gilt für unsymmetrische und Differenzialstrukturen",[595,596,597,598],"\u003Cstrong>Unterstützte Strukturen\u003C/strong>","Microstrip, Stripline","Alle Typen inkl. CPWG, Broadside, asymmetrisch","Coplanar-Waveguide-Strukturen benötigen coplanare Massefüllung mit kontrolliertem Gap",[600,601,602,603],"\u003Cstrong>Minimale Leiterzugbreite\u003C/strong>","3,5 mil (89 µm)","2 mil (51 µm)","2/2 mil Leiterzug/Abstand auf Innen- und Außenlagen; impedanzkontrollierte 2-mil-Züge erfordern LDI-Belichtung",[605,606,602,607],"\u003Cstrong>Minimaler Diff.-Pair-Gap\u003C/strong>","4 mil (100 µm)","Engere Gaps benötigen präzise Ätzkompensation; \u003Ca href=\"/de/pcb/high-layer-count-pcb\">High-Layer-Count-Builds\u003C/a> brauchen wegen Registration teils größere Gaps",[609,610,611,612],"\u003Cstrong>Unterstützter Dk-Bereich\u003C/strong>","FR-4: 3,8 – 4,6","PTFE/Rogers: 2,2 – 10,2","Alle gängigen Laminate gemäß Kunden-BOM: Standard-FR-4, High-Tg, verlustarme und extrem verlustarme Materialien, PTFE, keramikgefüllte Systeme, Polyimid und jedes kommerziell verfügbare Material",[614,615,616,617],"\u003Cstrong>Anstiegszeit TDR-Equipment\u003C/strong>","200 ps","35 ps","35 ps Aufstiegszeit löst Impedanzsprünge bis 2 mm entlang des Leiterzugs auf",[619,620,621,622],"\u003Cstrong>Coupon-Typen\u003C/strong>","Coupons an der Nutzentrennkante","In die Leiterplatte integrierte Coupons","Im Leiterplattenumriss integrierte Coupons verfügbar für Militär-/Luftfahrtprogramme mit Rückverfolgbarkeit pro Einheit",[624,625,626,627],"\u003Cstrong>Frequenzabhängige Simulation\u003C/strong>","Bis 6 GHz","Bis 70 GHz","Für mmWave-Anwendungen; nutzt vom Hersteller gemessene Dk/Df-Werte im realen Frequenzband",[629,630,631,632],"\u003Cstrong>Modellierung der Kupferrauheit\u003C/strong>","Standardfolie (RTF)","HVLP / VLP / profilfrei","Oberflächenrauheit erhöht die Einfügungsdämpfung oberhalb von 10 GHz um 5 – 15%; auch die \u003Ca href=\"/de/pcb/pcb-surface-finishes\">Oberflächenwahl\u003C/a> spielt hinein",{"id":634,"type":635,"title":636,"description":637,"primary":638,"secondary":641,"showInNav":644},"impedance-mid-cta","ctaBlock","Benötigen Sie Impedanzkontrolle für Ihr nächstes Board?","Laden Sie Ihre Gerber-Daten oder den Lagenaufbau-Entwurf hoch. Unser CAM-Team liefert innerhalb eines Werktages einen detaillierten Impedanz-Simulationsbericht und DFM-Review.",{"label":639,"href":640},"Für Impedanz-Review hochladen","/quote",{"label":642,"href":643},"Mit SI-Ingenieur sprechen","/contact",false,{"id":646,"type":420,"theme":402,"eyebrow":647,"heading":648,"description":649,"columns":650,"rows":656,"note":693},"laminate-dk-df-reference","Materialkennwerte","Schnellreferenz zu Laminat-Dk & Df","Die Dielektrizitätskonstante (Dk) und der Dissipationsfaktor (Df) des gewählten Laminats bestimmen direkt die Leiterzugimpedanz und die Signalverluste. Wir führen Bestände und Pressrezepte für alle wichtigen Materialsysteme.",[651,652,653,654,655],"Materialfamilie","Repräsentative Typen","Dk (@ 10 GHz)","Df (@ 10 GHz)","Optimal für",[657,663,669,675,681,687],[658,659,660,661,662],"\u003Cstrong>Standard FR-4\u003C/strong>","Shengyi S1000-2, ITEQ IT-180A, Nan Ya NPG-170, Ventec VT-47, KB-6167F","4,2 – 4,5","0,018 – 0,025","Allgemeine Digitaltechnik bis ca. 3 Gbps; kostenkritische Designs",[664,665,666,667,668],"\u003Cstrong>Mid-Loss FR-4\u003C/strong>","Isola 370HR, Shengyi S1000-2ME, ITEQ IT-958G, Ventec VT-481","3,9 – 4,2","0,010 – 0,015","10G Ethernet, PCIe Gen3/4, DDR4/DDR5",[670,671,672,673,674],"\u003Cstrong>Low-Loss\u003C/strong>","\u003Ca href=\"/de/materials/megtron-pcb\">Megtron 4 (R-5775K)\u003C/a>, Isola I-Tera MT40, ITEQ IT-968, Nelco N7000-2 HT","3,6 – 3,9","0,005 – 0,009","25G/50G-SerDes, PCIe Gen5, Hochgeschwindigkeits-Backplanes",[676,677,678,679,680],"\u003Cstrong>Ultra-Low-Loss\u003C/strong>","Megtron 6 (R-5775G), Megtron 7, Isola I-Speed, Tachyon 100G, Shengyi S7439G","3,4 – 3,7","0,002 – 0,005","100G/400G Rechenzentren, PCIe Gen6, 56G/112G PAM4",[682,683,684,685,686],"\u003Cstrong>PTFE / Ceramic-Filled\u003C/strong>","\u003Ca href=\"/de/materials/rf-rogers\">Rogers RO4350B\u003C/a>, RO4835, RO3003, RT/duroid 5880, \u003Ca href=\"/de/materials/taconic-pcb\">Taconic RF-35\u003C/a>, TLY, \u003Ca href=\"/de/materials/arlon-pcb\">Arlon AD255\u003C/a>, DiClad 880","2,2 – 3,66","0,001 – 0,004","Automotive-Radar, 5G-mmWave, Satelliten, RF-Frontends",[688,689,690,691,692],"\u003Cstrong>Polyimid (Flex)\u003C/strong>","DuPont Pyralux AP/LF/HT, Panasonic Felios R-F775, Shengyi SF305C, Taiflex, Doosan","3,2 – 3,5","0,005 – 0,010","\u003Ca href=\"/de/pcb/rigid-flex-pcb\">Starrflex\u003C/a>-Impedanzstrukturen und dynamische Biegeanwendungen","Dk/Df-Werte sind Näherungswerte bei 10 GHz auf Basis von Herstellerdatenblättern. Tatsächliche Werte variieren mit Harzanteil, Glasgewebe und Messmethode. Die genannten Materialien sind Beispiele; APTPCB unterstützt alle gängigen starren und flexiblen Laminate und beschafft jedes kommerziell verfügbare Material gemäß Ihrer BOM. Unsere Simulation basiert auf den exakten Chargendaten des Materiallieferanten.",{"id":695,"type":696,"theme":567,"eyebrow":697,"heading":698,"cards":699},"industry-applications","applicationsGrid","Anwendungen","Branchen mit Bedarf an kontrollierter Impedanz",[700,704,708,712,715,719],{"eyebrow":701,"title":702,"copy":703},"Netzwerke & Rechenzentren","100G/400G Switch- und Server-Boards","PAM4-Signalisierung mit 56G/112G pro Lane verlangt strenge Differenzialimpedanz auf extrem verlustarmen Laminaten mit HVLP-Kupfer und \u003Ca href=\"/de/pcb/pcb-drilling\">rückgebohrten Vias\u003C/a>.",{"eyebrow":705,"title":706,"copy":707},"Automotive","ADAS-Radar & EV-Leistungselektronik","77-GHz-Radarmodule benötigen CPWG-Strukturen auf Rogers- oder Taconic-PTFE mit enger Impedanztoleranz. EV-BMS-Plattformen verlangen impedanzangepasste CAN/LIN-Busse auf \u003Ca href=\"/de/pcb/heavy-copper-pcb\">Heavy-Copper-Boards bis 20 oz\u003C/a>.",{"eyebrow":709,"title":710,"copy":711},"Luftfahrt & Verteidigung","Avionik & Radar mit Phased Arrays","MIL-PRF-31032- und IPC-6012DS-Class-3/A-Leiterplatten mit TDR-Rückverfolgbarkeit pro Prüfcoupon, Schliffbildverifikation und engster Impedanztoleranz auf \u003Ca href=\"/de/materials/arlon-pcb\">Polyimid- oder High-Tg-Hybrid\u003C/a>-Lagenaufbauten.",{"eyebrow":305,"title":713,"copy":714},"Bildgebung & Diagnostik","Ultraschall-Transducer-Boards und CT/MRT-Datenerfassungssysteme mit differenzieller Impedanzkontrolle auf rauschkritischen Analogkanälen. IPC Class 3-Zuverlässigkeit mit vollständiger Impedanzdokumentation.",{"eyebrow":716,"title":717,"copy":718},"Telecom & 5G","Basisstationen & Small-Cell-RRUs","Hybride Lagenaufbauten mit HF-Frontend auf Rogers und digitaler Basisband-Ebene auf verlustarmem FR-4. Die Impedanz von CPWG- und Mikrostreifenstrukturen muss von Gleichstrom bis über 40 GHz über den gesamten Temperaturbereich stabil bleiben.",{"eyebrow":720,"title":721,"copy":722},"Consumer & IoT","Smartphones, tragbare Geräte & SSD-Controller","Kompakte \u003Ca href=\"/de/pcb/hdi-pcb\">HDI-Leiterplatten\u003C/a> mit feinrastrigen BGA-Ausfächerungen erfordern impedanzkontrollierte Microvias und Stripline-Paare auf ultradünnen Dielektrika bis hinunter zu 2 mil.",{"id":724,"type":725,"theme":421,"eyebrow":726,"heading":727,"blocks":728},"impedance-control-design-guidelines","proseSection","Design-Best-Practices","Designrichtlinien für Impedanzkontrolle",[729,731,734,737,740],{"copy":730},"Erfolgreiche Impedanzkontrolle beginnt bereits in Schaltplan und Layout, lange bevor die Leiterplatte die Fertigung erreicht. Entwickler sollten Impedanzziele für jede Signalklasse im Constraint Manager definieren und diese Anforderungen eindeutig in der Fertigungszeichnung dokumentieren. Eine sauber gepflegte Impedanztabelle mit Lage, Strukturtyp, Zielwert, Toleranz sowie geplanter Leiterzugbreite und -abstand reduziert Interpretationsspielraum und verkürzt DFM-Schleifen.",{"heading":732,"copy":733},"Routing-Praxis für Leiterzüge","Halten Sie die Leiterzugbreite über das gesamte impedanzkontrollierte Netz konstant. Verjüngen Sie Differenzialpaare an Via-Übergängen nur wenn unbedingt nötig und halten Sie diese verjüngte Zone dann so kurz wie möglich, idealerweise unter 50 mil. Routen Sie Differenzialpaare mit einem Längenausgleich von ±5 mil pro Paar und halten Sie mindestens den dreifachen Leiterzugabstand zu benachbarten Signalen ein, um Crosstalk zu minimieren.",{"heading":735,"copy":736},"Integrität der Bezugsebene","Jeder impedanzkontrollierte Leiterzug benötigt eine durchgehende, ununterbrochene Bezugsebene direkt daneben. Trennungen, Schlitze oder zu große Anti-Pads in der Bezugsebene verursachen Impedanzsprünge, die sich nicht durch Leiterzugbreiten-Tuning beheben lassen. Muss ein Signal eine Flächentrennung kreuzen, sollte es mit Stützkondensatoren überbrückt werden, wobei in diesem Bereich ein Impedanzverlust akzeptiert werden muss. In \u003Ca href=\"/de/pcb/pcb-stack-up\">mehrlagigen Lagenaufbauten\u003C/a> sollten vollständige Masseebenen bevorzugt werden, statt Versorgung und Masse auf derselben Lage aufzuteilen.",{"heading":738,"copy":739},"Via-Übergänge","Durchkontaktierungen erzeugen in impedanzkontrollierten Pfaden eine kapazitive Diskontinuität. Für Signale oberhalb von 10 Gbps sollten rückgebohrte Vias oder blinde bzw. vergrabene Microvias verwendet werden, um den Via-Stub zu eliminieren. Platzieren Sie Masse-Vias in unmittelbarer Nähe zu Signal-Vias, idealerweise innerhalb von 10 mil, damit der Rückstrompfad erhalten bleibt. Bei Differenzialpaaren muss der Via-zu-Via-Abstand dem Leiterzugabstand entsprechen, damit die Differenzialimpedanz durch den Übergang erhalten bleibt.",{"heading":741,"copy":742},"Dokumentation für den Fertiger","Fügen Sie Ihrer Fertigungszeichnung eine klare Impedanztabelle hinzu mit Lagenummer, Strukturtyp (Mikrostreifenleitung/Stripline/CPWG), unsymmetrisch oder differentiell, Zielimpedanz in Ohm, Toleranz (±5/8/10%) und Bezugslage. Kennzeichnen Sie außerdem alle Lagen, auf denen Lötstoppmaskenfenster über Impedanzzügen geöffnet werden sollen. Diese Dokumentation erlaubt unserem CAM-Team exakte Simulationen und rechtzeitige Breitenkorrekturen vor Produktionsstart und verkürzt damit Ihre Zeit bis zur Freigabe des Erstmusters.",{"id":744,"type":745,"theme":402,"eyebrow":195,"heading":746,"items":747},"impedance-faq","faqList","FAQ zu PCB mit kontrollierter Impedanz",[748,751,754,757,760,763,766,769,772,775],{"question":749,"answer":750},"Welche Impedanztoleranz bietet APTPCB an?","Unsere Standardtoleranz für kontrollierte Impedanz beträgt \u003Cstrong>±5Ω bei Zielwerten bis einschließlich 50Ω\u003C/strong> und \u003Cstrong>±7% bei Zielwerten über 50Ω\u003C/strong>. Bei einem Differenzialziel von 100Ω bedeutet ±7%, dass der Messwert zwischen 93Ω und 107Ω liegen muss. Diese Toleranz gilt für unsymmetrische und differentielle Strukturen. Jedes Produktionspanel wird mit TDR-Testcoupons verifiziert, und der gemessene Impedanzbericht wird der Lieferung beigefügt. Für Projekte mit noch engerer Toleranz besprechen wir Material- und Prozessoptionen gern direkt mit Ihrem SI-Team.",{"question":752,"answer":753},"Was ist ein TDR-Testcoupon und wo wird er platziert?","Ein TDR-Coupon ist eine dedizierte Teststruktur, die Leiterzugbreite, Abstand, Lage und Dielektrikum Ihrer impedanzkontrollierten Netze exakt nachbildet und auf den Panelrändern außerhalb der Einzelboardkonturen platziert wird. Nach der Fertigung werden diese Coupons mit einem TDR-Gerät gemessen, um die tatsächliche Impedanz zu bestimmen. Beim Depaneln werden die Coupons geopfert und erscheinen nicht auf Ihren fertigen Leiterplatten. Für Militär- oder Luftfahrtprogramme können wir Coupons auch innerhalb der Boardkontur platzieren, um Rückverfolgbarkeit pro Einheit zu ermöglichen.",{"question":755,"answer":756},"Wie beeinflusst Lötstoppmaske die Impedanz auf Außenlagen?","Lötstoppmaske mit typischem Dk von etwa 3,3 – 4,0 und einer Dicke von 0,5 – 1,0 mil wirkt als zusätzliche dielektrische Schicht über Mikrostreifenleitern auf Außenlagen. Dadurch sinkt die Impedanz im Vergleich zu blankem Kupfer um etwa 1 – 3Ω. Wir berücksichtigen die Lötstoppmaske daher immer in der Simulation der Außenlagen. Wenn Ihr Design besonders enge Toleranzen verlangt, können wir die Maske über kritischen Leitungen selektiv öffnen.",{"question":758,"answer":759},"Können Sie Impedanzkontrolle auch auf Flex- und Starrflex-Boards umsetzen?","Ja. Polyimid-Flexlagen besitzen ein Dk von etwa 3,2 – 3,5 und liegen damit unter FR-4. Wir simulieren die Impedanz auf Flexlagen mit dem spezifischen Polyimid-Dk und der realen Klebstoffdicke. Bei \u003Ca href=\"/de/pcb/rigid-flex-pcb\">Starrflex-Leiterplatten\u003C/a> kann das Ziel zwischen den starren Zonen mit FR-4 und den flexiblen Zonen mit Polyimid unterschiedlich ausfallen. Für jeden Bereich liefern wir deshalb ein separates Impedanzmodell und passen die Leiterzugbreiten entsprechend an.",{"question":761,"answer":762},"Warum hat Ihr CAM-Team meine Leiterzugbreite geändert?","Beim chemischen Ätzen entsteht ein trapezförmiger Kupferquerschnitt, der unten breiter und oben schmaler ist. Zusätzlich kann der Harzfluss beim Pressen die reale Dielektrikumsdicke leicht vom Nennwert verschieben. Unsere CAM-Ingenieure korrigieren deshalb Ihre gezeichnete Leiterzugbreite, typischerweise um 0,5 bis 1,5 mil, um diese werksspezifischen Effekte auszugleichen und sicherzustellen, dass der reale Leiterzug die Zielimpedanz trifft. Jede solche Anpassung legen wir Ihnen vor Produktionsstart zur Freigabe vor.",{"question":764,"answer":765},"Was ist der Unterschied zwischen Mikrostreifenleitungs- und Stripline-Impedanz?","Mikrostreifenleitungs-Leiterzüge liegen auf Außenlagen, besitzen eine Bezugsebene darunter und Lötstoppmaske oder Luft darüber. Dadurch ist die Abschirmung geringer und die Impedanz bei gleicher Breite etwas höher. Stripline-Leiterzüge liegen zwischen zwei Bezugsebenen auf Innenlagen und bieten bessere Abschirmung, gleichmäßigere Impedanz sowie geringere EMI. Weil sie vollständig vom Dielektrikum umgeben sind, benötigen sie allerdings breitere Leiterzüge, um denselben Impedanzwert zu erreichen. Hochgeschwindigkeits-Differenzsignale wie PCIe Gen5+ oder 100G Ethernet werden deshalb meist als seitlich gekoppelte differentielle Stripline geführt.",{"question":767,"answer":768},"Was ist ein koplanarer Wellenleiter (CPWG) und wann sollte ich ihn verwenden?","Ein CPWG ist eine Impedanzstruktur, bei der die Signalleiterbahn auf derselben Lage von Massekupfer flankiert wird und zusätzlich eine Massefläche darunter liegt. Die koplanare Masse sorgt für zusätzliche Abschirmung und ermöglicht eine Feinabstimmung der Impedanz über den Abstand zwischen Signal und Masse. Für RF- und mmWave-Designs wie 5G, 77-GHz-Radar und WLAN ist CPWG die bevorzugte Struktur, weil sie bei hohen Frequenzen sehr stabile Impedanz bietet und saubere Übergänge zu Koax-Steckverbindern wie SMA, U.FL oder SMPM ermöglicht.",{"question":770,"answer":771},"Unterstützen Sie Impedanzkontrolle auf Aluminium- oder Metallkern-PCBs?","Ja, jedoch mit Einschränkungen. \u003Ca href=\"/de/pcb/aluminum-pcb\">Metallkern-PCBs\u003C/a> besitzen typischerweise nur 1 bis 2 Signallagen über einem dicken Dielektrikum von 75 bis 200 µm auf dem Metallträger. Wir können darauf die Impedanz unsymmetrischer Mikrostreifenleitungen kontrollieren, während Differenzialpaare und Stripline-Strukturen eine Multilayer-Bauweise benötigen. Für LED-Treiber oder Leistungsdesigns, die sowohl Thermomanagement als auch Impedanzkontrolle benötigen, empfehlen wir oft einen hybriden Aufbau mit selektiven Copper-Coin-Thermal-Vias in einem Standard-FR-4-Multilayer.",{"question":773,"answer":774},"Wie beeinflusst Kupferrauheit die Impedanz bei hohen Frequenzen?","Standard galvanisch abgeschiedenes Kupfer (STD/RTF) weist eine Oberflächenrauheit von 5 – 10 µm auf. Dadurch verlängert sich der effektive Signalpfad bei steigender Frequenz, weil der Strom entlang der rauen Oberfläche fließt. Das erhöht den Insertion Loss oberhalb von 10 GHz um 5 – 15% und kann die Impedanz leicht verschieben. Für Signale ab 25G empfehlen wir HVLP- oder VLP-Kupferfolien und berücksichtigen in der Impedanzsimulation Hammerstad-Jensen- oder Huray-Rauheitsmodelle.",{"question":776,"answer":777},"Können Sie Impedanzkontrolle auf einem hybriden Rogers/FR-4-Stack-up umsetzen?","Absolut, das ist eine unserer Kernkompetenzen. In einem hybriden \u003Ca href=\"/de/pcb/pcb-stack-up\">Lagenaufbau\u003C/a> benötigt die RF-Signallage auf \u003Ca href=\"/de/materials/rf-rogers\">Rogers\u003C/a>, etwa RO4350B mit Dk ≈ 3,48, eine andere Leiterzugbreite als die digitalen Signallagen auf FR-4 mit Dk ≈ 4,2. Wir simulieren jede Lage separat mit dem korrekten Material-Dk und liefern einen kombinierten Impedanzbericht. Die größte Herausforderung liegt dabei im Verbinden ungleicher Materialien mit kompatiblen Prepregs, damit es beim SMT-Reflow nicht zu Delaminationen durch CTE-Abweichungen kommt.",{"id":779,"eyebrow":780,"heading":781,"description":782,"title":783,"label":426,"placeholder":784,"defaultText":785,"quoteBaseUrl":640,"quoteMode":786,"groups":787},"selector","Interaktives Tool","Struktur-Selector für Impedanz","Wählen Sie einen Impedanzstrukturtyp aus, um typische Querschnittsgeometrien, zentrale Parameter und Designhinweise anzuzeigen.","Impedanzstruktur auswählen","-- Auswählen --","Wählen Sie eine Struktur aus, um Details zum Impedanz-Engineering anzuzeigen.","plain",[788],{"label":789,"options":790},"Strukturtypen",[791,808,821,834,847,860],{"value":792,"label":793,"rows":794,"quoteLabel":807},"se-ms","Unsymmetrische Mikrostreifenleitung",[795,799,803],[796],{"label":797,"value":798},"Geometrie","Außenlagen-Leiterzug über einer Masseebene",[800],{"label":801,"value":802},"Schlüsselparameter","Leiterzugbreite, Dielektrikumshöhe, Kupferdicke, Lötstoppmaske",[804],{"label":805,"value":806},"Design-Tipp","Lötstoppmaske kann die Impedanz um etwa 1 bis 3Ω senken; Maskenöffnung oder Maskendicke müssen daher in die Simulation einfließen","Impedanz-Review anfragen →",{"value":809,"label":810,"rows":811,"quoteLabel":807},"se-sl","Unsymmetrische Stripline",[812,815,818],[813],{"label":797,"value":814},"Innenlagen-Leiterzug zwischen zwei Bezugsebenen",[816],{"label":801,"value":817},"Leiterzugbreite, oberer und unterer dielektrischer Abstand, Kupferdicke",[819],{"label":805,"value":820},"Symmetrische Stripline ist zu bevorzugen; asymmetrische Offset-Stripline muss separat simuliert werden",{"value":822,"label":823,"rows":824,"quoteLabel":807},"df-ms","Differentielle Mikrostreifenleitung",[825,828,831],[826],{"label":797,"value":827},"Zwei parallele Außenlagen-Leiterzüge mit gemeinsamer Bezugsebene",[829],{"label":801,"value":830},"Leiterzugbreite, Paarabstand, Dielektrikumshöhe, Kupferdicke",[832],{"label":805,"value":833},"Den Paarabstand über den gesamten Verlauf konstant halten; Gap-Änderungen im BGA-Fan-out verursachen Diskontinuitäten",{"value":835,"label":836,"rows":837,"quoteLabel":807},"df-sl","Differentielle Stripline",[838,841,844],[839],{"label":797,"value":840},"Zwei gekoppelte Leiterzüge zwischen zwei Bezugsebenen",[842],{"label":801,"value":843},"Leiterzugbreite, Paarabstand, oberer und unterer dielektrischer Abstand",[845],{"label":805,"value":846},"Bevorzugt für PCIe Gen5+ und 100G+ Ethernet; Spread-Glass-Prepreg minimiert Skew",{"value":848,"label":849,"rows":850,"quoteLabel":807},"cpwg","Koplanarer Wellenleiter (CPWG)",[851,854,857],[852],{"label":797,"value":853},"Mittlerer Leiterzug mit coplanarer Masse und darunterliegender Masseebene",[855],{"label":801,"value":856},"Leiterzugbreite, coplanarer Gap, Dielektrikumshöhe",[858],{"label":805,"value":859},"Coplanare Masse mit engem Via-Stitching an die untere Ebene anbinden, damit kein Slot-Line-Mode entsteht",{"value":861,"label":862,"rows":863,"quoteLabel":807},"brd","Vertikal gekoppelte Stripline",[864,867,870],[865],{"label":797,"value":866},"Zwei vertikal gestapelte Leiterzüge auf benachbarten Innenlagen",[868],{"label":801,"value":869},"Leiterzugbreite, vertikaler Abstand, Ebenenabstand",[871],{"label":805,"value":872},"Spart horizontale Routing-Fläche in dichten BGA-Ausfächerungen, verlangt aber exakte Lagen-zu-Lagen-Registration",{"eyebrow":874,"heading":875,"description":876,"categories":877},"Weiterführende Themen","Verwandte PCB-Services & Materialien","Impedanzkontrolle beeinflusst jeden Aspekt des PCB-Designs, vom Lagenaufbau über die Materialauswahl bis hin zu Bohrprozessen.",[878,893,908],{"label":879,"links":880},"Lagenaufbau & Materialien",[881,884,887,890],{"label":882,"href":81,"icon":883},"PCB-Lagenaufbau: Design & Fertigung","📐",{"label":885,"href":72,"icon":886},"Panasonic-Megtron-4/6/7-Laminate","💡",{"label":888,"href":60,"icon":889},"Rogers RO4350B / RO3003","📡",{"label":891,"href":78,"icon":892},"Spread-Glass FR-4 PCB","🔩",{"label":894,"links":895},"Fertigungsservices",[896,899,902,905],{"label":897,"href":119,"icon":898},"PCB-Bohren & Rückbohren","⚙️",{"label":900,"href":98,"icon":901},"High-Layer-Count PCB (20 - 64L)","📊",{"label":903,"href":19,"icon":904},"HDI-PCB-Fertigung","🔬",{"label":906,"href":40,"icon":907},"Hochfrequenz-PCB","📶",{"label":909,"links":910},"Tests & Qualität",[911,914,917,920],{"label":912,"href":127,"icon":913},"PCB-Qualitätssicherung","🛡️",{"label":915,"href":116,"icon":916},"Oberflächen (ENIG, OSP, HASL)","✨",{"label":918,"href":89,"icon":919},"Quick-Turn-Prototyping","⏱️",{"label":921,"href":206,"icon":922},"Turnkey PCB Assembly (PCBA)","🏭",{"eyebrow":924,"heading":925,"description":926,"cards":927},"Globale Engineering-Reichweite","PCB-Services mit kontrollierter Impedanz für Ingenieure weltweit","Signal-Integrity-Teams aus Telekom, Automotive, Luftfahrt und Rechenzentrum setzen weltweit auf APTPCB für präzise Impedanzkontrolle mit vollständiger TDR-Verifikation und DFM-Review am selben Tag.",[928,936,942,950],{"region":929,"name":930,"copy":931,"tags":932},"Nordamerika","USA · Kanada · Mexiko","OEMs für Rechenzentren an der US-Westküste, führende Verteidigungsunternehmen im Raum Washington, D.C., und Automotive-Tier-1-Zulieferer in Michigan setzen auf unsere TDR-verifizierten Leiterplatten mit kontrollierter Impedanz für 100G+-Schaltgewebe und ADAS-Radarmodule.",[933,934,935],"Rechenzentrum","Verteidigung","ADAS-Radar",{"region":937,"name":938,"copy":939,"tags":940},"Europa","Deutschland · UK · Schweden · Frankreich","Automotive-Radarlieferanten in Süddeutschland, Telekom-Infrastrukturteams in Stockholm und Medizintechnik-Innovatoren in Großbritannien beziehen unsere impedanzkontrollierten Leiterplatten mit hybriden Rogers/FR-4-Lagenaufbauten.",[705,941,305],"5G-Telekom",{"region":943,"name":944,"copy":945,"tags":946},"Asien-Pazifik","Japan · Südkorea · Taiwan · Indien","Halbleiterunternehmen und Serverhersteller in APAC nutzen unsere Impedanzsimulation und TDR-Verifikation, um schnelle SerDes-Verbindungen vor dem Übergang in die Volumenfertigung abzusichern.",[947,948,949],"Halbleiter","Serverhersteller","SerDes",{"region":951,"name":952,"copy":953,"tags":954},"Israel & Naher Osten","Israel · VAE · Saudi-Arabien","Programme für Verteidigungselektronik und Satellitenkommunikation in der Region verlassen sich auf unsere CPWG-Impedanzkontrolle auf PTFE-Laminaten mit vollständiger Schliffbilddokumentation und MIL-Spec-Rückverfolgbarkeit.",[955,934,956],"Satellit","CPWG",{"heading":958,"description":959,"primary":960,"secondary":962},"Fordern Sie Ihren Impedanz-Simulationsbericht an","Senden Sie uns Ihre Gerber-Daten, Zielimpedanzen und Materialpräferenz. Unser CAM-Team liefert Ihnen innerhalb eines Werktages einen detaillierten Simulationsbericht, Empfehlungen zur Leiterzugbreite und ein Angebot.",{"label":961,"href":640},"Für Impedanzangebot hochladen",{"label":963,"href":640},"Zur vollständigen Angebotsseite ->",{"downloads":965},[],1776310234353]