Compute Express Link (CXL) 3.0: التعريف والنطاق ولمن هذا الدليل

يقدم Compute Express Link (CXL) 3.0 قفزة هائلة في سرعات نقل البيانات، حيث يضاعف عرض النطاق الترددي لـ CXL 2.0 إلى 64 جيجا ترانسفير/ثانية باستخدام إشارات PAM4. بالنسبة لمهندسي الأجهزة وقادة المشتريات، يعد التحقق من صحة لوحة الدوائر المطبوعة لواجهة CXL 3.0 العملية الحاسمة للتحقق من أن اللوحة العارية والتجميع يمكنهما دعم هذه الإشارات عالية التردد ماديًا دون تلف البيانات. يتجاوز هذا التحقق اختبار الاستمرارية القياسي ليشمل التحقق الدقيق من سلامة الإشارة، وامتثال المواد، ودقة التصنيع.

تم تصميم هذا الدليل لصناع القرار الذين يقومون بشراء لوحات الدوائر المطبوعة لخوادم مراكز البيانات، وموسعات الذاكرة، والمسرعات. ويركز على تحديات الطبقة المادية التي تفرضها PCIe 6.0 (الأساس الذي بني عليه CXL 3.0). ستتعلم كيفية تحديد المواصفات التي تمنع فقدان الإشارة، وتحديد مخاطر التصنيع مبكرًا، وتأهيل الموردين القادرين على التعامل مع مواد منخفضة الفقد للغاية.

في APTPCB (مصنع APTPCB للوحات الدوائر المطبوعة)، نرى العديد من التصميمات تفشل ليس بسبب أخطاء منطقية، ولكن لأن اللوحة المادية لا تستطيع التعامل مع الهوامش الضيقة لتعديل PAM4. يوفر هذا الدليل المعايير القابلة للتنفيذ اللازمة للتحقق من صحة تصميمات CXL 3.0 الخاصة بك قبل الإنتاج الضخم.

Compute Express Link (CXL) 3.0 (ومتى يكون النهج القياسي أفضل)

تعتبر صلاحية لوحات الدوائر المطبوعة (PCB) القياسية (استمرارية IPC الفئة 2/3 والفحص البصري) غير كافية لسرعات CXL 3.0. هوامش الإشارة في PAM4 أصغر بكثير من NRZ (المستخدمة في PCIe 5.0 وما دونه)، مما يجعل اللوحة حساسة للغاية للضوضاء والتداخل وتناقضات المواد.

استخدم التحقق الصارم من لوحة الدوائر المطبوعة لواجهة CXL 3.0 عندما:

• تصميم موسعات الذاكرة: تقوم لوحتك بتوصيل وحدات المعالجة المركزية بموارد الذاكرة المجمعة باستخدام بروتوكولات CXL.
• اللوحات الخلفية عالية السرعة: تقوم بتوجيه الإشارات عبر مسارات طويلة (>10 بوصات) حيث يصبح فقدان الإدخال حرجًا.
• استخدام إشارات PAM4: يعمل التصميم بسرعة 64 جيجا نقلة/ثانية؛ لن يكتشف التحقق القياسي لـ FR4 الأعطال المعتمدة على التردد.
• عدد الطبقات يتجاوز 12+: تزيد أعداد الطبقات العالية من مخاطر التسجيل التي يمكن أن تفسد التحكم في المعاوقة.

التزم بالتحقق القياسي عندما:

• الواجهات القديمة: تدعم اللوحة فقط سرعات CXL 1.1 أو PCIe 4.0 (16 جيجا نقلة/ثانية).
• الأجهزة الطرفية منخفضة السرعة: تدير لوحة الدوائر المطبوعة الطاقة أو إشارات النطاق الجانبي (SMBus، I2C) ولكنها لا تحمل مسارات بيانات CXL الرئيسية.
• النماذج الأولية للمنطق فقط: تقوم باختبار الوظائف بسرعات مخفضة ولا تحتاج إلى شهادة سلامة الإشارة الكاملة بعد.

Compute Express Link (CXL) 3.0 (المواد، التراص، التفاوتات)

لضمان سلامة الإشارة عند 32 جيجاهرتز (تردد نايكويست لـ 64 جيجا نقلة/ثانية)، يجب أن تكون المواصفات صريحة. الطلبات الغامضة مثل "التحكم في المعاوقة" ستؤدي إلى فقدان الإنتاجية.

• المادة الأساسية (الرقائق): يجب استخدام مواد منخفضة الفقد للغاية.
  • الهدف: Df < 0.002 عند 10 جيجاهرتز.
  • أمثلة: Panasonic Megtron 7/8، Isola Tachyon 100G، أو ما يعادلها.
• خشونة رقائق النحاس: رقائق النحاس HVLP (Hyper Very Low Profile) أو VLP2 إلزامية لتقليل خسائر تأثير الجلد.
  • الهدف: Rz < 2.0 ميكرومتر.
• التحكم في المعاوقة: تتطلب أزواج التفاضلية (85Ω أو 100Ω) تفاوتات أكثر إحكامًا.
  • الهدف: ±5% أو ±7% (التفاوت القياسي ±10% غالبًا ما يكون فضفاضًا جدًا لـ CXL 3.0).
• الحفر الخلفي (Backdrilling): ضروري لإزالة بقايا الثقوب (via stubs) التي تسبب انعكاس الإشارة.
  • الهدف: طول البقايا المتبقية < 6–8 ميل (0.15–0.20 مم).
• نمط نسج الزجاج: زجاج منتشر (مثل 1067، 1078، 1086) لمنع تأثير نسج الألياف (الانحراف).
  • المتطلب: زجاج منتشر ميكانيكيًا أو توجيه متعرج (دوران 10 درجات).
• تقنية الثقوب (Via Technology): ثقوب عمياء ومدفونة، أو VIPPO (Via-in-Pad Plated Over) لمخارج BGA عالية الكثافة.
  • نسبة العرض إلى الارتفاع: حتى 12:1 للثقوب النافذة؛ 0.8:1 للثقوب الدقيقة (microvias).
• التشطيب السطحي: ENIG (نيكل كيميائي-ذهب بالغمر) أو فضة بالغمر.
  • القيد: تجنب HASL بسبب السطح غير المستوي؛ تجنب الذهب السميك (ENEPIG) إذا كانت الوصلات الهشة مصدر قلق، على الرغم من أنه غالبًا ما يستخدم لربط الأسلاك.
• دقة التسجيل: يجب تقليل عدم محاذاة الطبقات إلى أدنى حد للحفاظ على الاقتران.
  • الهدف: ±3 ميل أو أفضل.
• النظافة: يجب التحكم بدقة في مستويات التلوث الأيوني لمنع الهجرة الكهروكيميائية.
  • المعيار: < 1.56 ميكروغرام/سم² مكافئ كلوريد الصوديوم.
• قناع اللحام: يُفضل قناع اللحام منخفض الفقد، أو إزالة القناع فوق المسارات عالية السرعة على الطبقات الخارجية.

Compute Express Link (CXL) 3.0 (الأسباب الجذرية والوقاية)

تصميمات CXL 3.0 عالية السرعة لا ترحم. يمكن أن تتسبب الانحرافات التصنيعية الصغيرة المقبولة في اللوحات القياسية في فشل تدريب الارتباط في واجهات CXL.

1. المخاطرة: فقدان إدخال مفرط

   • السبب الجذري: دفعة مواد خاطئة أو خشونة نحاس عالية.
   • الكشف: اختبار VNA على عينات الاختبار.
   • الوقاية: تحديد نحاس HVLP وسلسلة الرقائق الدقيقة في رسم التصنيع.

2. المخاطرة: انحراف الإشارة (تأثير نسج الألياف)

   • السبب الجذري: مسارات الأزواج التفاضلية التي تتوافق مع فجوات/عقد نسج الزجاج، مما يسبب اختلافات في السرعة.
   • الكشف: اختبار TDR يظهر اختلافات في المعاوقة؛ عدم تطابق الطور.
   • الوقاية: استخدام أنماط الزجاج المنتشر أو تدوير التصميم/اللوحة بمقدار 10 درجات.

3. المخاطرة: انعكاسات جذع الثقب (Via Stub)

   • السبب الجذري: الحفر الخلفي غير المكتمل يترك جذعًا طويلاً (>10 ميل).
   • الكشف: تحليل المقطع العرضي (microsection) أو TDR.
   • الوقاية: تحديد تفاوتات صارمة لعمق الحفر الخلفي وتحديد الطبقات "الواجب قطعها" بوضوح.

4. المخاطرة: عدم استمرارية المعاوقة عند BGA

• السبب الجذري: توجيه غير جيد للمخارج أو نقص في مرجع الأرض تحت حقل BGA.
• الكشف: المحاكاة (قبل التصميم) و TDR (بعد التصنيع).
• الوقاية: استخدام الميكروفيا HDI لتقليل طول المخارج؛ ضمان استمرارية المستويات المرجعية.

5. المخاطر: نمو CAF (الفتيل الأنودي الموصل)

   • السبب الجذري: انحياز جهد عالي + رطوبة + ألياف زجاجية مجوفة.
   • الكشف: اختبار درجة الحرارة-الرطوبة-الانحياز (THB).
   • الوقاية: استخدام مواد مقاومة لـ CAF والحفاظ على الحد الأدنى للمسافة بين جدران الثقوب.

6. المخاطر: تآكل الوسادة (Pad Cratering)

   • السبب الجذري: مادة رقائقية هشة تحت إجهاد ميكانيكي أثناء التجميع.
   • الكشف: اختبار السحب/القص.
   • الوقاية: استخدام أنظمة راتنجات ذات متانة كسر أعلى؛ تجنب وضع الفيا مباشرة عند حواف الوسادات إن أمكن.

7. المخاطر: PIM (التعديل البيني السلبي)

   • السبب الجذري: جودة حفر النحاس الضعيفة أو الأكسدة.
   • الكشف: اختبار PIM (نادر للوحات الرقمية، ولكنه ذو صلة باللوحات الهجينة).
   • الوقاية: كيمياء حفر عالية الجودة والتحكم في تشطيب السطح.

8. المخاطر: التفكك الحراري (Thermal Delamination)

   • السبب الجذري: عدم تطابق في CTE (معامل التمدد الحراري) أثناء إعادة التدفق.
   • الكشف: اختبار تعويم اللحام / محاكاة إعادة التدفق.
   • الوقاية: التأكد من استخدام مواد ذات Tg عالية (>170 درجة مئوية) و Td عالية (>340 درجة مئوية).

Compute Express Link (CXL) 3.0 (الاختبارات ومعايير النجاح)

يضمن التحقق أن اللوحة المصنعة تتطابق مع المحاكاة. بالنسبة لـ CXL 3.0، لا يكفي مجرد الاستمرارية الكهربائية البسيطة.

• اختبار المعاوقة (TDR):
  • الهدف: التحقق من أن معاوقة المسار تتطابق مع التصميم (85Ω/100Ω).
  • الطريقة: قياس الانعكاسية في المجال الزمني (Time Domain Reflectometry) على العينات والمسارات داخل الدائرة.
  • معايير النجاح: ضمن ±5% (أو التفاوت المحدد) من الهدف.
• اختبار فقد الإدخال:
  • الهدف: التأكد من أن قوة الإشارة تظل قابلة للاستخدام عند 32 جيجاهرتز.
  • الطريقة: محلل الشبكة المتجه (VNA) باستخدام طريقتي SET2DIL أو SPP.
  • معايير النجاح: الفقد < X ديسيبل/بوصة (كما هو محدد في ورقة مواصفات المواد).
• التحقق من عمق الحفر الخلفي (Backdrill):
  • الهدف: التأكد من إزالة الأطراف الزائدة (stubs).
  • الطريقة: مقطع مجهري (مدمر) أو الأشعة السينية (غير مدمرة).
  • معايير النجاح: طول الطرف الزائد < 8 ميل؛ عدم وجود تلف للطبقات الداخلية.
• اختبار إجهاد التوصيلات البينية (IST):
  • الهدف: التحقق من موثوقية الفتحات (vias) تحت الدورات الحرارية.
  • الطريقة: الدورات الحرارية السريعة للعينات.
  • معايير النجاح: تغير المقاومة < 10% بعد 500 دورة.
• اختبار قابلية اللحام:
  • الهدف: التأكد من أن الوسادات تقبل اللحام بشكل صحيح.
  • الطريقة: IPC-J-STD-003.
  • معايير النجاح: تغطية ترطيب >95%.
• اختبار التلوث الأيوني:
  • الهدف: منع التآكل والتسرب.
  • الطريقة: اختبار ROSE أو كروماتوغرافيا الأيونات.
  • معايير النجاح: < 1.56 ميكروجرام/سم² مكافئ كلوريد الصوديوم.
• القياس الأبعاد:
• الهدف: التحقق من الملاءمة الفيزيائية ومحاذاة الطبقات.
• الطريقة: قياس CMM أو بصري.
• معايير النجاح: الأبعاد ضمن تفاوتات الرسم؛ التواء/انحراف < 0.75%.
• قوة تقشير النحاس:
• الهدف: ضمان التصاق المسارات.
• الطريقة: IPC-TM-650 2.4.8.
• معايير النجاح: يفي بمتطلبات IPC الفئة 3 للرقائق المحددة.

Compute Express Link (CXL) 3.0 (طلب عرض أسعار، تدقيق، تتبع)

استخدم قائمة التحقق هذه لتقييم الموردين. إذا لم يتمكن المورد من توفير نقاط البيانات هذه، فمن المحتمل أنه غير مستعد للإنتاج بكميات كبيرة من CXL 3.0.

المجموعة 1: مدخلات طلب عرض الأسعار (ما ترسله)

• ملفات Gerber كاملة (RS-274X أو X2) أو ODB++.
• رسم التراص يحدد المادة بالاسم (مثل "Megtron 7"، وليس فقط "Low Loss").
• جدول المعاوقة مع الطبقة وعرض المسار ومستويات المرجع.
• مخطط الحفر يحدد بوضوح أزواج الحفر الخلفي (طبقة البدء -> طبقة التوقف).
• قائمة الشبكة لمقارنة الاختبارات الكهربائية.
• رسم التصنيع مع ملاحظة متطلبات الفئة 3.
• متطلبات التجميع في لوحات (إذا كان التجميع آليًا).
• طلبات قسائم الاختبار الخاصة (SET2DIL، SPP).

المجموعة 2: إثبات القدرة (ما يقدمونه)

• دليل على شهادة UL للمادة عالية السرعة المحددة.
• تقارير TDR عينة من تصميمات عالية السرعة مماثلة.
• قائمة المعدات: هل يمتلكون VNA قادرًا على 40+ جيجاهرتز؟
• دراسة قدرة الحفر الخلفي (بيانات CpK للتحكم في العمق).
• قدرة الحفر بالليزر للممرات الدقيقة (إذا تم استخدام HDI).
• بيانات دقة التسجيل لأعداد الطبقات العالية (أكثر من 20 طبقة).

المجموعة 3: نظام الجودة والتتبع

• ISO 9001 ويفضل AS9100 (للموثوقية العالية).
• شهادة مطابقة المواد (CoC) من الشركة المصنعة للرقائق.
• تقارير المقاطع العرضية لكل دفعة إنتاج.
• الفحص البصري الآلي (AOI) المستخدم على جميع الطبقات الداخلية.
• شهادة اختبار كهربائي (ET) بنسبة 100%.
• نظام التتبع (QR/باركود على لوحة الدوائر المطبوعة) يربط ببيانات العملية.

المجموعة 4: التحكم في التغيير والتسليم

• اتفاقية إشعار تغيير العملية (PCN): لا توجد بدائل للمواد بدون موافقة.
• تقرير DFM مقدم قبل بدء الإنتاج.
• تدفق عملية سؤال الهندسة (EQ).
• مواصفات التعبئة والتغليف (مختومة بالتفريغ، مادة مجففة، بطاقة مؤشر الرطوبة).
• تأكيد المهلة الزمنية للرقائق المتخصصة (غالبًا 4-6 أسابيع).

Compute Express Link (CXL) 3.0 (المقايضات وقواعد القرار)

يعد الموازنة بين الأداء والتكلفة التحدي الأساسي في التحقق من صحة لوحة الدوائر المطبوعة لواجهة CXL 3.0.

1. اختيار المواد: الأداء مقابل التكلفة
   • إذا كنت تعطي الأولوية لأقصى مدى للإشارة (>20 بوصة): اختر Megtron 7/8 أو Tachyon 100G. هذه المواد باهظة الثمن ولكنها ضرورية للقنوات الطويلة.

• إذا كنت تعطي الأولوية للتكلفة في الروابط الأقصر (<5 بوصات): اختر Megtron 6 أو IT-968. إنها توفر أداءً لائقًا بسعر أقل ولكن لديها فقدانًا أعلى.
• قاعدة القرار: لا تستخدم أبدًا FR4 القياسي لمسارات بيانات CXL.

2. التشطيب السطحي: الفقدان مقابل الموثوقية

   • إذا كنت تعطي الأولوية لأقل فقدان إدخال: اختر Immersion Silver. ليس له تأثير جلدي للنيكل ولكنه حساس للتعامل/التشوه.
   • إذا كنت تعطي الأولوية لمدة الصلاحية وموثوقية التجميع: اختر ENIG. إنه قوي ولكنه يحتوي على فقدان أعلى قليلاً بسبب النيكل.
   • قاعدة القرار: استخدم ENIG للوحات الخادم العامة؛ استخدم الفضة فقط إذا كانت الهوامش ضيقة للغاية.

3. التراص: الكثافة مقابل سلامة الإشارة

   • إذا كنت تعطي الأولوية لكثافة التوجيه: استخدم HDI (Microvias). هذا يقلل من التوصيلات الزائدة بشكل طبيعي ولكنه يزيد التكلفة بشكل كبير.
   • إذا كنت تعطي الأولوية للتكلفة: استخدم Through-hole مع Backdrilling. إنه أرخص ولكنه يتطلب التحقق الصارم من التحكم في العمق.
   • قاعدة القرار: استخدم HDI لمخارج BGA < 0.8 مم؛ استخدم Backdrilling للموصلات القياسية.

4. الاختبار: الشامل مقابل أخذ العينات

   • إذا كنت تعطي الأولوية لعيوب صفرية: تتطلب اختبار TDR و VNA بنسبة 100% على قسائم من كل لوحة.
   • إذا كنت تعطي الأولوية للسرعة/التكلفة: اختبر قسائم من لوحتين لكل دفعة واعتمد على ضوابط العملية.
   • قاعدة القرار: بالنسبة لـ NPI (إدخال منتج جديد)، اختبر بنسبة 100%. للإنتاج الضخم، انتقل إلى أخذ العينات بناءً على CpK.

Compute Express Link (CXL) 3.0 (APTPCB لإجراء مراجعة شاملة لتصميم التصنيع (DFM)، المواد، الاختبار)

س: كيف تقارن تكلفة التحقق من صحة لوحات الدوائر المطبوعة لواجهة CXL 3.0 بلوحات PCIe 4.0 القياسية؟ التحقق من صحة CXL 3.0 أغلى بنسبة 30-50% بسبب تكلفة المواد ذات الفقد المنخفض للغاية (والتي يمكن أن تكون 3 أضعاف سعر FR4 القياسي) والحاجة إلى اختبارات متقدمة مثل VNA والتحقق من الحفر الخلفي (backdrill).

س: ما هي المهلة الزمنية النموذجية لعينات التحقق من صحة لوحات الدوائر المطبوعة لواجهة CXL 3.0؟ المهلة القياسية هي 15-20 يوم عمل. ويرجع ذلك إلى شراء الرقائق المتخصصة ودورات التصفيح المعقدة المطلوبة للوحات ذات عدد طبقات كبير.

س: ما هي ملفات DFM المحددة المطلوبة للتحقق من صحة لوحات الدوائر المطبوعة لواجهة CXL 3.0؟ بالإضافة إلى ملفات Gerbers القياسية، يجب عليك توفير ملف IPC-2581 أو ODB++ (بيانات ذكية)، وتكديس مفصل مع ثوابت المواد (Dk/Df)، وملف حفر يحدد بوضوح طبقات الحفر الخلفي.

س: هل يمكنني استخدام مواد FR4 القياسية للتحقق من صحة لوحات الدوائر المطبوعة لواجهة CXL 3.0؟ لا. يحتوي FR4 القياسي على عامل فقدان (Df) يبلغ حوالي 0.02، مما سيؤدي إلى تدمير سلامة إشارة إشارات PAM4 بسرعة 64 جيجا ترانزفير/ثانية. يجب عليك استخدام مواد ذات Df < 0.004.

س: ما هي معايير القبول لاختبار معاوقة التحقق من صحة لوحات الدوائر المطبوعة لواجهة CXL 3.0؟ تتطلب معظم تصميمات CXL معاوقة تفاضلية تبلغ 85Ω أو 100Ω بتفاوت ±5%. عادةً ما يكون التفاوت ±10% فضفاضًا جدًا للحفاظ على هوامش فقدان العودة المطلوبة. س: كيف أقوم بالتحقق من عمق الحفر الخلفي في التحقق من صحة لوحة الدوائر المطبوعة لواجهة CXL 3.0؟ التحقق غير المدمر صعب؛ يستخدم الموردون عادةً مقاطع مجهرية على قسائم الاختبار الموجودة على حواف اللوحة للتحقق من أن عمق الحفر يقع ضمن المناطق المحددة "يجب قطعها" و "يجب عدم قطعها".

س: لماذا يعتبر نمط نسج الزجاج مهمًا في التحقق من صحة لوحة الدوائر المطبوعة لواجهة CXL 3.0؟ عند 32 جيجاهرتز، يمكن أن تسبب الفجوة بين حزم الزجاج انحرافًا في الإشارة إذا مرت إحدى ساقي الزوج التفاضلي فوق الزجاج والأخرى فوق الراتنج. الزجاج المنتشر (1067/1078) يزيل هذه الفجوات.

س: هل تجري APTPCB اختبار VNA للتحقق من صحة لوحة الدوائر المطبوعة لواجهة CXL 3.0؟ نعم، لتطبيقات التردد العالي، يمكننا إجراء اختبار فقدان الإدخال باستخدام VNA على قسائم الاختبار لضمان أن عملية التصنيع لم تؤد إلى تدهور خصائص المواد.

Compute Express Link (CXL) 3.0 (صفحات وأدوات ذات صلة)

• تصنيع لوحات الدوائر المطبوعة عالية السرعة: استكشف قدراتنا في تصنيع اللوحات ذات المعاوقة المتحكم بها وفقدان الإشارة المنخفض.
• حلول لوحات الدوائر المطبوعة للخوادم ومراكز البيانات: تعرف على كيفية دعمنا لمتطلبات الموثوقية والنطاق المحددة للبنية التحتية لمراكز البيانات.
• مواد لوحات الدوائر المطبوعة Panasonic Megtron: تفاصيل حول رقائق سلسلة Megtron الضرورية لأداء CXL 3.0.
• حاسبة المعاوقة: أداة لمساعدتك في تقدير عروض المسارات ومسافاتها للمعاوقة المستهدفة.
• الاختبار وضمان الجودة: نظرة عامة على بروتوكولات الاختبار لدينا، بما في ذلك TDR و AOI واختبار الموثوقية.

Compute Express Link (CXL) 3.0 (APTPCB لإجراء مراجعة شاملة لتصميم التصنيع (DFM) + التسعير)

هل أنت مستعد للتحقق من صحة تصميمك؟ أرسل بياناتك إلى APTPCB لإجراء مراجعة شاملة لتصميم التصنيع (DFM) وتسعير دقيق.

يرجى تضمين ما يلي للحصول على عرض أسعار دقيق:

1. ملفات Gerber / ODB++: مجموعة بيانات كاملة.
2. رسم الطبقات (Stackup Drawing): حدد المادة (مثل Megtron 7) وعدد الطبقات.
3. جدول الثقوب (Drill Chart): وضح متطلبات الحفر الخلفي (backdrill) بوضوح.
4. الحجم: كمية النموذج الأولي مقابل تقدير الإنتاج الضخم.
5. متطلبات الاختبار: حدد ما إذا كانت هناك حاجة إلى كوبونات VNA أو TDR متخصصة.

Compute Express Link (CXL) 3.0

يعد التحقق من صحة لوحة الدوائر المطبوعة لواجهة CXL 3.0 هو الجسر بين التصميم النظري عالي السرعة ومنتج الأجهزة الوظيفي والموثوق. من خلال التحديد الصارم للمواد، وفرض تفاوتات تصنيع صارمة، وتنفيذ خطة تحقق قوية، فإنك تضمن أن أجهزتك يمكنها الحفاظ على سرعات 64 جيجا ترانسفير/ثانية دون تلف البيانات. ركز على فيزياء اللوحة — الفقد، والانحراف، والانعكاسات — وتعاون مع مورد يفهم الدقة المطلوبة لمراكز البيانات من الجيل التالي.

Related links

• تصنيع لوحات الدوائر المطبوعة عالية السرعة
• حلول لوحات الدوائر المطبوعة للخوادم ومراكز البيانات
• مواد لوحات الدوائر المطبوعة Panasonic Megtron
• حاسبة المعاوقة
• الاختبار وضمان الجودة