بواسطة فريق هندسة APTPCB · آخر تحديث في 28 يونيو 2026 · مُشار إليه مرجعياً إلى JEDEC HBM3 (JESD238)، IPC-2226 (تصميم HDI)، IPC-6012 الفئة 3، و IPC-9252 (الاختبار الكهربائي).

إن الـ HBM3 interposer PCB هو الركيزة (substrate) عالية الكثافة التي تحمل الواجهة ذات الـ 1,024-بت بين وحدة معالجة الرسومات (GPU)/الـ ASIC وذاكرة HBM3 المكدسة (stacked) الخاصة بها بسرعة تصل إلى 6.4 جيجابت في الثانية لكل دبوس (≈819 جيجابايت/ثانية لكل مكدس، وفقًا لـ JEDEC JESD238). في معدلات نقل البيانات تلك، تصبح الركيزة أسفل حزمة הـ 2.5D بمثابة عنق زجاجة لسلامة الإشارة والموثوقية — وليس مجرد حامل (carrier). يغطي هذا الدليل المواصفات التي تهم، والمفاضلات في المواد والتكوين (stack-up)، وقائمة مرجعية للـ DFM يمكنك تسليمها للشركة المصنعة.

النقاط الرئيسية

ما هو: في حزمة الـ AI/HPC 2.5D، يجلس الـ GPU/ASIC وحزم הـ HBM3 جنباً إلى جنب على interposer من السيليكون (أو RDL/عضوي)، والذي يتم تركيبه على build-up package substrate، والذي يتم تركيبه بعد ذلك على PCB النظام (system PCB). مصطلح "HBM3 interposer PCB" هو مصطلح البحث الشائع، لكن الجزء الذي تقوم شركات تصنيع الـ PCB والركائز (substrate) ببنائه بالفعل هو الركيزة ذات الخطوط الدقيقة (fine-line build-up substrate) أسفل الـ interposer.
حقيقة الواجهة: الـ HBM3 هي واجهة متوازية عريضة ومتزامنة المصدر (source-synchronous) (1,024 بت لكل مكدس)، وليست وصلة SerDes. معظم خطوط الـ DQ تكون أحادية الطرف (single-ended)؛ الساعات (clocks) والمشعلات (strobes) تفاضلية (differential). هذا يغير المواصفات التي تهم: يسيطر الانحراف (skew)، والتداخل المتبادل (crosstalk)، واستمرارية المستوى المرجعي (reference-plane) جنباً إلى جنب مع الفقد (loss).
المواصفات التي تهم: خسارة الإدخال (Insertion loss) (~0.8–1.5 ديسيبل/بوصة عند Nyquist 3.2 جيجاهرتز)، تحكم صارم في المعاوقة (impedance)، مطابقة הـ CTE عبر الـ die/الـ interposer/الركيزة، وتقوس (warpage) أقل من ~100 ميكرومتر أثناء הـ reflow.
المواد غير قابلة للتفاوض: يتطلب الأمر صفائح (laminates) منخفضة الفقد جداً (ultra-low-loss) (مثل Megtron 7، Tachyon 100G) بالإضافة إلى نحاس HVLP/VLP؛ استخدام FR-4 القياسي غير مجدٍ.
سياق 2026: الجزء الشائع (volume part) هو HBM3E (بسرعة 8–9.8 جيجابت/ثانية/للدبوس)، وصادقت JEDEC على HBM4 في أبريل 2025 (ناقل 2,048-بت). التصميم لـ HBM3 اليوم يعني التصميم ضمن خارطة طريق تصبح أعرض، وليس فقط أسرع — خطط لكثافة التوجيه (routing density) وفقاً لذلك.
التحقق (Validation) يتجاوز الاستمرارية: TDR للمعاوقة، VNA لخسارة الإدخال (insertion loss)، IST لموثوقية الـ microvia، ومحاكاة Shadow Moiré / التقوس (warpage) للاستواء (coplanarity).

ما هو HBM3 interposer PCB؟ (وأين يقع في بنية הـ 2.5D)

المصدر الأكبر لأخطاء التسعير في هذه المشاريع هو تسمية أربعة أشياء مختلفة باسم واحد، لذا فإن المصطلحات الدقيقة تأتي أولاً.

في معرّف الذكاء الاصطناعي الحديث (AI accelerator)، تترتب المجموعة (assembly) على النحو التالي، من أعلى إلى أسفل:

القوالب (Dies): قالب المنطق (logic die) للـ GPU/ASIC ومكعبات ذاكرة HBM3، متصلة بواسطة نتوءات دقيقة (microbumps).
الـ Interposer: إما interposer من السيليكون (يحتوي على Through-Silicon Vias) أو interposer عضوي/ذي طبقة إعادة توزيع (RDL) والذي يوجه (routes) آلاف التوصيلات من قالب إلى قالب (die-to-die). هنا توجد فئة الـ 2 ميكرومتر من الخط/الفراغ (line/space). تسيطر تقنية CoWoS من TSMC و EMIB من Intel هنا.
ركيزة الحزمة (Package substrate): ركيزة تراكمية (build-up substrate) ذات عدد طبقات مرتفع (من فئة ABF/BT) تقوم بتوزيع (fans out) إدخال/إخراج الـ interposer إلى مصفوفة شبكة الكرات (BGA). هذا هو الجزء ذو الخطوط الدقيقة الذي يشبه הـ PCB.
PCB النظام (System PCB): اللوحة الأم التي يتم لحام الحزمة عليها.

عندما يقول المشترون "HBM3 interposer PCB"، فهم يقصدون دائماً تقريباً الركيزة التراكمية (build-up substrate) (وتقنيات الـ interposer العضوي/RDL التي تحل محل السيليكون بشكل متزايد) — وليس الـ interposer السيليكوني نفسه، والذي يُصنع في مصنع الرقائق (wafer fab)، وليس في مصنع PCB. يركز هذا الدليل على هذا التصنيع لفئة الركائز (substrate-class) وعلى عمليات "اللوحات المطبوعة الشبيهة بالركيزة" (SLP) التي تربط بين تصنيع الـ PCB التقليدي وتصنيع ركائز الـ IC. وهو لا يغطي التصميم الداخلي لرقاقة الـ DRAM الخاصة بـ HBM3.

HBM3 مقابل HBM3E مقابل HBM4: ما الذي تغير بالنسبة للركيزة (Substrate)

إذا كنت تبدأ تصميماً في عام 2026، فأنت تصمم لهدف متحرك، ويجب أن تتوقع قراراتك المتعلقة بالركيزة (substrate) الجيل القادم.

الجيل	معدل النقل لكل دبوس	عرض الناقل / المكدس	عرض النطاق الترددي لكل مكدس	التأثير على الركيزة
HBM3 (JESD238, 2022)	حتى 6.4 جيجابت/ث	1,024-بت	~819 جيجابايت/ث	ركيزة تراكمية دقيقة (fine-line build-up) + صفيحة منخفضة الفقد.
HBM3E (الجزء الشائع)	~8–9.8 جيجابت/ث	1,024-بت	~1.2 تيرابايت/ث	نفس عرض الناقل؛ ميزانية فقد (loss budget) أضيق، نحاس أكثر نعومة.
HBM4 (JESD270، صُدّق في أبريل 2025)	~6.4–8 جيجابت/ث	2,048-بت	~2 تيرابايت/ث	عرض الناقل يتضاعف. تصبح كثافة التوجيه (Routing density) وتكديس الـ microvia أصعب مادياً؛ ودرجة تباعد (pitch) نتوءات הـ interposer أضيق.

العنوان الرئيسي لمهندسي اللوحات والركائز: يفوز HBM4 بأن يصبح أعرض، وليس أسرع. معدلات النقل لكل دبوس مماثلة لـ HBM3، ولكن مضاعفة عرض الإدخال/الإخراج يمثل تحدياً في التوجيه (routing) والتطابق (registration)، وليس تحدياً في الفقد (loss). إذا كانت منصتك قابلة للانتقال (migrate)، فقم بتصميم الـ fan-out والـ stack-up مع توفير مساحة إضافية للكثافة (density headroom) الآن.

المواصفات التي تهم: خسارة الإدخال (Insertion loss)، المعاوقة، الـ CTE، التقوس (Warpage)

بمجرد أن يصبح النطاق واضحاً، تصبح الجودة قابلة للقياس. يسرد الجدول أدناه المعلمات التي تحدد ما إذا كانت ركيزة HBM3 ستعمل.

المقياس	لماذا هو مهم	النطاق النموذجي أو العوامل المؤثرة	كيفية القياس
خسارة الإدخال (Insertion loss)	الفقد الزائد يؤدي إلى تآكل مخطط العين (eye) ويفسد البيانات.	~0.8–1.5 ديسيبل/بوصة عند Nyquist 3.2 جيجاهرتز (6.4 جيجابت/ثانية)؛ قم بوصف القناة حتى ~16 جيجاهرتز (≈ التوافقية الخامسة) من أجل محتوى الـ edge-rate. يعتمد على הـ Df الخاص بالصفيحة (laminate).	محلل شبكة الاتجاه (VNA).
المعاوقة (Impedance) — لـ DQ (أحادي الطرف)	تضيف الانعكاسات ارتعاشاً (jitter) و ISI على ناقل البيانات.	الأهداف الأحادية الطرف (Single-ended) عادةً ما تكون ~40–50 أوم؛ ناقل הـ DQ هو أحادي الطرف، وليس تفاضلياً.	TDR.
المعاوقة — للساعة/المشعل (تفاضلي)	أزواج الساعة/المشعل (Clock/strobe pairs) تكون تفاضلية.	~80 أوم تفاضلي؛ تحكم بنسبة ±10% (قم بتضييقها إلى ±5–7% حيث يكون الهامش ضعيفاً). ملاحظة: أهداف التفاضل 85/100 أوم تنتمي لروابط SerDes على جانب المضيف (host-side)، وليس لناقل HBM DQ.	TDR.
الـ CTE (محاور X/Y و Z)	عدم التطابق بين السيليكون (~~2.6 ppm/°C) والركيزة العضوية (~~12–17 ppm/°C) يؤدي إلى التقوس (warpage) وفشل المفاصل.	X/Y: 10–14 ppm/°C؛ و Z: < 40 ppm/°C.	TMA (التحليل الحراري الميكانيكي).
الخط/الفراغ (Line/space - L/S)	يحدد كثافة التوجيه لآلاف الشبكات (nets).	15/15 ميكرومتر أو أدق للـ interposers العضوية/RDL؛ ~30/30 ميكرومتر للركائز التراكمية (build-up substrates - mSAP).	AOI + مقطع عرضي (cross-section).
خشونة سطح النحاس	النحاس الخشن يزيد من فقدان تأثير القشرة (skin-effect loss).	Rz < 2.0 ميكرومتر (رقاقة VLP/HVLP).	مقياس السطح (Profilometer) / مجهر إلكتروني (SEM).
تطابق الـ Via	عدم المحاذاة يفتح الاتصالات في حقول BGA الكثيفة.	±10 ميكرومتر إلى ±25 ميكرومتر حسب عدد الطبقات.	أشعة سينية (X-ray).

استخدم حاسبة المعاوقة لتقدير عرض المسار (trace widths) الأولي، ثم تحقق منه مقابل הـ stack-up الخاص بالشركة المصنعة — عوامل الحفر (etch factors) ونمط الزجاج تغير الرقم الحقيقي.

كيف تختار المواد والـ Stack-up حسب التطبيق

تُعطي البرامج المختلفة الأولوية لقيود مختلفة. تعتمد استراتيجية ركيزة HBM3 الصحيحة على ما إذا كنت تسعى وراء ذروة الأداء، أو التكلفة، أو الموثوقية، أو إنتاجية المرور الأول (first-pass yield).

1. مسرعات تدريب الذكاء الاصطناعي (أقصى أداء)

الأولوية: سلامة الإشارة (Signal integrity) والمساحة الحرارية.
المفاضلة: تكلفة أعلى ومهلة زمنية (lead time) أطول.
التوجيه: صفائح منخفضة الفقد جداً (Panasonic Megtron 7، Isola Tachyon 100G) و HDI PCB بـ 4+ طبقات تراكمية (أي طبقة HDI). لا تساوم على جودة المادة لتوفير التكلفة.

2. مسرعات الحافة / الاستدلال (Edge / inference - حساسة للتكلفة)

الأولوية: التكلفة وعامل الشكل (form factor).
المفاضلة: طول مسار (trace length) قابل للاستخدام أقصر.
التوجيه: المواد ذات الفقد المتوسط (mid-loss) يمكن أن تنجح إذا كان توجيه الـ ASIC إلى HBM3 قصيراً جداً. التحكم في المعاوقة يبقى إلزامياً.

3. الفضاء والدفاع (الموثوقية)

الأولوية: الموثوقية على المدى الطويل في دورات حرارية (thermal cycling) قاسية.
المفاضلة: مجموعة مواد مؤهلة ومقيدة.
التوجيه: أعطِ الأولوية لمطابقة الـ CTE ومقاومة الانفصال (delamination)؛ استخدم مواد ذات Tg عالي وجودة بناء الخوادم/مراكز البيانات حسب معيار IPC Class 3.

4. النماذج الأولية / NPI (السرعة والإنتاجية)

الأولوية: بناء أولي سريع ويمكن التنبؤ به.
المفاضلة: كثافة مخففة لحماية الإنتاجية (yield).
التوجيه: بسّط הـ stack-up؛ تجنب الـ L/S "البطولي" (احتفظ بـ ≥ 40 ميكرومتر حيث يسمح التصميم) حتى تنجح الدفعة الأولى من أجل الاختبار الوظيفي.

5. الحزم ذات الحمل الحراري العالي

الأولوية: استخراج الحرارة.
المفاضلة: تجميع ميكانيكي أكثر تعقيداً.
التوجيه: مستويات طاقة/حرارية من النحاس الثقيل (heavy-copper) وتشطيب مسطح (ENEPIG) لملامسة المشتت الحراري (heat-sink).

6. الـ Interposer العضوي/RDL مقابل الـ Interposer السيليكوني

القرار: السيليكون أكثر كثافة ولكنه باهظ الثمن؛ العضوي/RDL أرخص ولكنه يحمل قيوداً في التوجيه.
التوجيه: خط/فراغ (L/S) أقل من ~2 ميكرومتر يعني interposer من السيليكون (مجال مصانع الرقائق). L/S من 10–15 ميكرومتر هي المنطقة التي يكون فيها الـ interposer العضوي/RDL أو الـ SLP قابلاً للتطبيق — وهنا يمكن لـ APTPCB تقديم المشورة بشأن قابلية التصنيع.

قائمة مراجعة (Checklist) تصميم وتصنيع ركيزة HBM3

HBM3 substrate AOI and process verification

هذه القائمة المرجعية هي ما يحول تصميم HBM3 إلى لوحة ناجحة الإنتاج (yields).

تعريف הـ Stack-up — توصية: متماثل، عدد طبقات زوجي. الخطر: الـ stacks غير المتماثلة تتقوس (bow) أثناء הـ reflow وتتسبب في تشقق הـ microbumps. القبول: محاكاة تقوس < 1%.
التحقق من المواد (Material validation) — توصية: Dk < 3.5 و Df < 0.005 عند 10 جيجاهرتز. الخطر: التوهين (attenuation) يحد من معدل البيانات الممكن تحقيقه. القبول: التأكيد مقابل صحائف بيانات Isola/Megtron عند التردد.
تصميم الـ Via والـ Fan-out — توصية: microvias مكدسة (stacked) أو متدرجة (staggered) في حقل BGA، بدون PTHs. الخطر: جذوع (stubs) الـ PTH تقلل من سلامة الإشارة وتهدر المساحة. القبول: نسبة العرض إلى الارتفاع (aspect ratio) للـ DFM تبلغ ~0.8:1 للـ microvias.
سلامة الطاقة (Power integrity) — توصية: مستويات طاقة/أرضي متجاورة للحصول على سعة بين المستويات (interplane capacitance). الخطر: انخفاض الجهد (voltage droop) يسبب أخطاء HBM3 تحت الحمل. القبول: هبوط IR (IR-drop) أقل من 3% من الخط (rail).
مطابقة الطول (Length matching) — توصية: المطابقة داخل مسار بايت (byte lane) واحد (≤ 0.5 مم أو حسب المواصفات). الخطر: انحراف التوقيت (timing skew) يعطل الناقل المتوازي. القبول: تقرير CAD.
تطابق قناع اللحام (Solder-mask registration) — توصية: التصوير المباشر بالليزر (LDI). الخطر: القناع على الوسادات يمنع الجلوس السليم (seating) للمكون. القبول: تسجيل ±10 ميكرومتر.
التشطيب السطحي (Surface finish) — توصية: ENEPIG أو اللحام على الوسادة (solder-on-pad). الخطر: وسادة سوداء (black-pad) مع ENIG؛ HASL غير متساوٍ جداً بالنسبة للتباعد الدقيق (fine pitch). القبول: قياس الاستواء (flatness).
محاكاة التقوس (Warpage simulation) — توصية: محاكاة ملف הـ reflow بالكامل حتى 260 درجة مئوية. الخطر: تقوس "الابتسامة/البكاء" (smile/cry warp) يفتح مفاصل الزوايا. القبول: محاكاة Shadow Moiré.
قسائم اختبار المعاوقة (Impedance test coupons) — توصية: قسائم (coupons) تعكس توجيه الطبقة الداخلية. الخطر: إنتاج يبتعد عن النموذج. القبول: TDR ضمن ±5%.
الاختبار الكهربائي النهائي — توصية: قائمة شبكات (netlist) بنسبة 100% (مسبار طائر أو سرير المسامير). الخطر: الدوائر المفتوحة العميقة في הـ HDI غير قابلة للإصلاح. القبول: اجتياز IPC-9252 Class 3.

الأخطاء الشائعة في HBM3 Interposer PCB (وإصلاحاتها)

هذه هي أنماط الفشل التي توقع بالفرق التي تستخدم הـ 2.5D لأول مرة.

معاملته مثل הـ HDI القياسي. الإصلاح: تحتاج ركائز HBM3 إلى تطابق (registration) أضيق وتباعد أرق (غالباً < 40 ميكرومتر) من الـ HDI السائد؛ خصص ميزانية لذلك.
تجاهل مناطق الحظر (keep-out zones). الإصلاح: تحتاج مكدسات HBM3 والـ ASIC إلى مساحة لتوزيع الـ underfill — قم بتأكيد قواعد التجميع قبل إنهاء التخطيط (layout).
استخدام FR-4 القياسي. الإصلاح: הـ Df والـ CTE الخاصان به غير مؤهلين؛ استخدم صفائح منخفضة الفقد (low-loss) مخصصة لـ تصنيع الـ PCB المتقدم.
عبور مستويات مرجعية مقسمة (Split reference planes). الإصلاح: انقطاع مسار العودة (return-path discontinuity) يولد EMI ويفسد سلامة الإشارة (SI)؛ حافظ على مرجع مستمر تحت كل شبكة (net) عالية السرعة.
التقليل من أهمية عدم تطابق הـ CTE. الإصلاح: السيليكون (~~2.6) مقابل العضوي (~~14) هو المحرك رقم 1 للفشل؛ استخدم underfill، ومقويات (stiffeners)، ومواد ركيزة ذات CTE أقل.
فك ارتباط (Decoupling) قليل جداً. الإصلاح: يقوم HBM3 بتبديل التيار بسرعة؛ ضع مكثفات منخفضة المحاثة (low-inductance caps) كـ via-in-pad على الجانب الخلفي لتقليل محاثة الحلقة (loop inductance).
مواصفات استواء (flatness callouts) فضفاضة. الإصلاح: حتى 50 ميكرومتر من التباين المحلي تؤدي إلى فتح المفاصل ذات التباعد الدقيق؛ حدد قوس/التواء (bow/twist) < 0.5% في الرسم التصنيعي.

التكلفة، المهلة الزمنية، المواد والاختبار: الأسئلة الشائعة حول ركيزة HBM3

1. ما الذي يرفع تكلفة ركيزة HBM3؟ أمران: المواد (صفائح الـ low-loss تبلغ 3-5 أضعاف الـ FR-4) و عدد طبقات הـ HDI. بناء 4+N+4 بـ microvia مكدسة (stacked-microvia build) يكلف أكثر بكثير من متعدد الطبقات (multilayer) القياسي.

2. كيف يختلف اختبار HBM3 عن الـ PCB القياسي؟ بصرف النظر عن المفتوح/القصير (open/short)، يمكنك إضافة اختبار المعاوقة بتسامح أضيق (±5%) وعادةً اختبار إجهاد التوصيل البيني (IST) لإثبات تحمل الـ microvias للدورات الحرارية.

3. ما هي المهل الزمنية (lead times) النموذجية؟ حوالي 4-6 أسابيع للنماذج الأولية و 6-8 أسابيع للإنتاج التجاري، مدفوعة بدورات التصفيح وتوافر المواد الخاصة. التعجيلات محدودة بفيزياء المعالجة (cure).

4. ما هي المواد التي تناسب تصميمات HBM3؟ صفائح الـ Dk/Df المنخفضة — Panasonic Megtron 6/7، Isola Tachyon 100G، وسلسلة Rogers RO4000 على طبقات معينة — تختار حسب التردد والميزانية.

5. ما هو حد قبول التقوس (warpage)؟ عموماً < 0.75% من القطر؛ بالنسبة للحزم الكبيرة، يُشاع وضع حد أقصى للانحراف يبلغ ~100–150 ميكرومتر لضمان حدوث الـ reflow للـ BGA.

6. هل يمكنني استخدام رقائق نحاس قياسية؟ لا — استخدم نحاس HVLP/VLP. الخشونة القياسية تتصرف كمقاومة مضافة عند ترددات HBM3 (تأثير القشرة - skin effect).

7. كيف أتعامل مع الإدارة الحرارية على الركيزة؟ عن طريق vias حرارية أسفل منصات המרכיב (component pads) مرتبطة بالأرضي الداخلي، وللتدفق الحراري الشديد (extreme flux)، استخدم قلب معدني (metal core) أو عملة نحاسية (coin).

8. ما هي درجة التباعد (bump pitch) التي يمكن تحقيقها للركائز العضوية؟ تصل إلى ~130 ميكرومتر للركائز القياسية، و ~40–50 ميكرومتر للوحات الشبيهة بالركيزة (SLP) باستخدام عملية شبه مضافة معدلة (mSAP).

الأدوات والموارد ذات الصلة

حاسبة المعاوقة: تقدير عروض المسارات الأحادية الطرف والتفاضلية — حاسبة المعاوقة.
مكتبة المواد: قارن خصائص Isola، Megtron، و Rogers — المواد.
إرشادات DFM: حدود التصنيع للـ HDI والتباعد الدقيق (fine-pitch) — إرشادات DFM.
قراءة ذات صلة: التحكم الحراري والتقوس أثناء التجميع — التحكم في التقوس أثناء التجميع.

مسرد مصطلحات HBM3 Interposer PCB

المصطلح	التعريف
2.5D packaging	قوالب (Dies) توضع جنباً إلى جنب على interposer، والذي يجلس بدوره على ركيزة/PCB.
Interposer	طبقة التوجيه ذات التباعد الدقيق (سيليكون أو RDL/عضوي) بين القالب والركيزة.
Build-up substrate	الحامل ذو الخطوط الدقيقة والطبقات العديدة (فئة ABF/BT) الذي يوزع إدخال/إخراج الـ interposer إلى BGA.
TSV	Through-Silicon Via — اتصال عمودي عبر قالب/interposer من السيليكون.
Microbump	نتوء لحام (solder bump) صغير جداً يربط القالب بالـ interposer.
CoWoS	تقنية "Chip-on-Wafer-on-Substrate" من TSMC لحزم الـ 2.5D باستخدام interposer من السيليكون.
EMIB	"جسر التوصيل البيني للرقائق المتعددة المدمج" من Intel — جسور سيليكون مدمجة في ركيزة عضوية.
CTE	معامل التمدد الحراري (Coefficient of thermal expansion).
Underfill	مادة إيبوكسي تُحقن أسفل القالب/الـ interposer لتخفيف الإجهاد الميكانيكي.
HDI	توصيل بيني عالي الكثافة (microvias، vías عمياء/مدفونة).
mSAP	عملية شبه مضافة معدلة — تتيح خطوطاً أدق من الحفر الطرحي (subtractive etching).
Insertion loss	فقدان طاقة الإشارة على طول المسار/خط النقل.
تردد Nyquist	نصف معدل البيانات (3.2 جيجاهرتز لـ 6.4 جيجابت/ث)؛ النقطة المرجعية لمواصفات الفقد.
Any-layer HDI	هيكل يسمح بالـ vias بين أي طبقات للحصول على أقصى قدر من حرية التوجيه.

الخلاصة والخطوات التالية

يحتاج نظام HBM3 الناجح إلى أكثر من مجرد رسم تخطيطي (schematic) نظيف؛ إنه يحتاج إلى استراتيجية ركيزة توازن بين الفقد (loss)، الحرارة، الـ CTE، وقابلية التصنيع — مع توفير مساحة إضافية للكثافة لتجاوز الانتقال نحو ناقل HBM4 الأعرض. مع ارتفاع معدلات البيانات وعدد منافذ الإدخال/الإخراج، يختفي هامش الخطأ في الركيزة.

من أجل مراجعة הـ DFM، قم بتجهيز ما يلي:

بيانات Gerber (RS-274X) أو ODB++.
متطلبات הـ Stack-up — أهداف المعاوقة (DQ أحادي الطرف والساعة/المشعل التفاضلي) وقيود عدد الطبقات.
مواصفات المواد (مثل "Megtron 7 أو ما يعادله").
ملفات الحفر (Drill files) التي تميز بين הـ vias النافذة (through)، العمياء (blind)، والمدفونة (buried).
قائمة الشبكات (Netlist) لاختبار IPC-9252.

قم بإشراك APTPCB في وقت مبكر للحد من مخاطر الأجزاء الأكثر صعوبة — اختيار المواد عالية السرعة، تناظر الـ HDI stack-up، وإدارة הـ CTE — حتى تعمل منصة HBM3 الخاصة بك (والجاهزة لـ HBM4) بأقصى سرعة. قم برفع بياناتك للحصول على مراجعة DFM وعرض أسعار.