Визначення, сфера та для кого цей посібник

Термін AI-Native PCB стосується високопродуктивних друкованих плат, спеціально розроблених для підтримки апаратних екосистем штучного інтелекту, включаючи сервери навчання, інференс-акселератори та вузли периферійних обчислень. На відміну від стандартної електроніки, ці плати повинні одночасно обробляти масивну пропускну здатність даних, екстремальні теплові навантаження та наднизьку затримку сигналу. Оскільки інфраструктура AI конвергує з телекомунікаціями, вимоги до цих плат часто перетинаються з високочастотною інфраструктурою, такою як 5G AAU PCB (Active Antenna Unit) та 5G ADC PCB (Analog-to-Digital Converter) модулі, створюючи складний виробничий виклик, що вимагає точності, що виходить за межі стандартів IPC Class 2.

Цей посібник розроблений для апаратних інженерів, NPI-менеджерів та лідерів закупівель, які переходять від стандартної цифрової електроніки до високопродуктивного обчислювального (HPC) апаратного забезпечення. Він прорізає маркетинговий шум, щоб зосередитися на фізичних реаліях виробництва: вибір матеріалів, цілісність стеку та специфічні кроки валідації, необхідні для запобігання польовим відмовам у дорогих AI-кластерах.

У APTPCB (завод PCB APTPCB) ми спостерігали, що основною причиною затримок проектів у цьому секторі є не можливість проектування, а невідповідність між намірами дизайну та виробничою реальністю. Цей посібник слугує рамкою прийняття рішень для подолання цієї прогалини, забезпечуючи, що ваші специфікації перетворюються на надійне апаратне забезпечення.

Коли використовувати AI-Native PCB (і коли стандартний підхід краще)

Розуміння сфери, визначеної вище, дозволяє нам визначити, коли саме вартість та складність AI-Native PCB виправдані, а коли достатньо стандартного високошвидкісного дизайну.

Використовуйте AI-Native підхід, коли:

Швидкості сигналу перевищують 56 Гбіт/с PAM4: Стандартний FR4 не може підтримати цілісність сигналу, необхідну для сучасних AI-з'єднань, без масивного затухання.
Кількість шарів перевищує 18 шарів: AI-акселератори часто потребують щільного трасування та розгорнутих площин живлення, які стандартні ламінаційні преси не можуть точно вирівняти без спеціального оснащення.
Теплова щільність критична: Якщо ваш GPU або TPU генерує тепло, що потребує сумісності з рідким охолодженням або зануреним охолодженням, стандартна паяльна маска та матеріали підкладки можуть деградувати.
Інтеграція з 5G інфраструктурою: Дизайни, що включають технологію 5G AAU PCB для периферійного AI, потребують змішано-сигнальних можливостей (RF + Digital), що вимагають гібридних стеків.

Дотримуйтесь стандартної високошвидкісної PCB, коли:

Периферійні IoT-пристрої: Простий інференс на мікроконтролерах (наприклад, розпізнавання голосу) рідко потребує екзотичних матеріалів; стандартний FR4 з контрольованим імпедансом зазвичай достатній.
Застарілі інтерфейси: Якщо плата в основному обробляє PCIe Gen 3 або нижче, надбавка за AI-клас наднизькозагратні матеріали непотрібна.
Тільки прототипування логіки: Якщо ви валідуєте логіку на низьких швидкостях до масштабування до повної швидкості, стандартні матеріали можуть зекономити значну вартість під час ранніх ревізій.

Специфікації AI-Native PCB (матеріали, стек, допуски)

Після визначення, що ваш проект потребує AI-Native PCB, наступний крок — визначення жорстких специфікацій, що регламентуватимуть виробничий процес.

Базові матеріали (ламінати):
- Вимога: Наднизькозагратні матеріали не підлягають обговоренню.
- Ціль: Df (коефіцієнт дисипації) < 0.002 @ 10 ГГц; Dk (діелектрична стала) < 3.6.
- Приклади: Panasonic Megtron 7/8, Isola Tachyon 100G або Rogers RO3000 series для гібридних RF-секцій.
Шорсткість мідної фольги:
- Вимога: HVLP (Hyper Very Low Profile) або HVLP2 мідь.
- Ціль: Шорсткість поверхні (Rz) < 1.5 мкм для мінімізації втрат скін-ефекту на високих частотах.
Кількість шарів та стек:
- Діапазон: Зазвичай 20 до 40+ шарів для серверних плат.
- Структура: Множинні цикли ламінації (3+); часто потребує «any-layer» HDI (High Density Interconnect) або ELIC (Every Layer Interconnect).
Свердління та віа:
- Зворотне свердління (Backdrilling): Обов'язкове для високошвидкісних сигнальних шарів для видалення stub-віа.
- Допуск: Допуск глибини backdrill повинен контролюватися в межах ±0.05 мм до ±0.10 мм для збереження цілісності сигналу без прорізання внутрішніх шарів.
- Коефіцієнт форми: Можливість металізації з високим коефіцієнтом форми (15:1 до 20:1) потрібна для товстих плат (3.0 мм+).
Контроль імпедансу:
- Допуск: Жорсткий контроль ±5% або ±7% (стандарт ±10%) для single-ended та диференційних пар.
- Тестування: 100% TDR (Time Domain Reflectometry) тестування на купонах та виробничих платах.
Покриття поверхні:
- Переважне: ENIG (Electroless Nickel Immersion Gold) або ENEPIG для підтримки wire bonding.
- Альтернатива: Immersion Silver для нижчих втрат вставлення, хоча термін зберігання коротший.
Теплова надійність:
- Tg (температура склування): > 180°C (High Tg).
- Td (температура розкладання): > 350°C для витримування множинних циклів рефлоу під час збірки великих BGA-компонентів.
Точність реєстрації:
- Ціль: Реєстрація шар-до-шару в межах ±2-3 mil (50-75 мкм) для забезпечення вирівнювання контактних майданчиків з віа у високошарових стеках.
Чистота:
- Іонна контамінація: < 0.65 мкг/см² еквівалента NaCl, критично для запобігання електрохімічній міграції у високовольтних середовищах дата-центрів.

Виробничі ризики AI-Native PCB (корінні причини та запобігання)

За зафіксованих специфікацій фокус зміщується на мітигацію специфічних режимів відмов, пов'язаних з виробництвом високопродуктивних AI-Native PCB дизайнів.

Утворення CAF (Conductive Anodic Filament)
- Корінна причина: Високовольтне зміщення між близько розташованими віа в поєднанні з поглинанням вологи смоляною системою.
- Виявлення: CAF-тестування (1000+ годин при високій температурі/вологості).
- Запобігання: Використання CAF-стійких матеріалів (розгорнуте скло) та максимізація зазору via-to-via де можливо.
Кратерування майданчиків (Pad Cratering)
- Корінна причина: Крихкі ламінатні матеріали (поширені у високошвидкісних матеріалах) руйнуються під механічним стресом теплового розширення великих BGA.
- Виявлення: Акустична мікроскопія або dye-and-pry тестування під час валідації.
- Запобігання: Використання посилених смолою ламінатів та кутове з'єднання/підлив на великих BGA.
Втрата цілісності сигналу через варіацію травлення
- **Корінна причина:**Перетравлення або недотравлення трапецієвидних трас змінює профіль імпедансу.
- Виявлення: Аналіз поперечного перерізу та TDR-тестування.
- Запобігання: Зазначення коефіцієнтів «etch compensation» у CAM-інженерії та використання вакуумного травлення.
Розшарування під час рефлоу
- Корінна причина: Застрягла волога у товстих плитах випаровується при температурах безсвинцевого рефлоу (260°C).
- Виявлення: SAM (Scanning Acoustic Microscopy) після симуляції рефлоу.
- Запобігання: Строгі протоколи випікання (4-8 годин) перед збіркою та упаковка з вологонепроникним бар'єром (MBB).
Залишок stub після backdrill
- Корінна причина: Знос сверла або помилка розрахунку глибини залишає невеликий провідний stub.
- Виявлення: Рентгенівська інспекція або специфічний TDR-аналіз для пошуку аномалій відбиття.
- Запобігання: Автоматизована оптична перевірка сверл та рентгенівська верифікація першого виробу.
Викривлення / bow and twist
- Корінна причина: Асиметричний розподіл міді або незбалансований стек у великоформатних платах.
- Виявлення: Вимірювання Shadow Moiré.
- Запобігання: Строго збалансована мідна заливка на всіх шарах; використання матеріалів з низьким CTE.
Пустоти металізації у віа з високим коефіцієнтом форми
- Корінна причина: Розчин металізації не циркулює ефективно у глибоких, вузьких отворах (наприклад, плата 3 мм з віа 0.2 мм).
- Виявлення: Поперечний переріз та тестування теплового шоку.
- Запобігання: Технологія імпульсної металізації та обмеження коефіцієнта форми (утримувати нижче 15:1 якщо можливо).
Розрив імпедансу на переходах шарів
- Корінна причина: Невирівнювання між майданчиком віа та зазором референсної площини.
- Виявлення: VNA (Vector Network Analyzer) тестування.
- Запобігання: Лазерне пряме зображення (LDI) для внутрішніх шарів для забезпечення точного вирівнювання.

Валідація та приймання AI-Native PCB (тести та критерії проходження)

Для забезпечення управління вищезазначеними ризиками, надійний план валідації повинен бути виконаний до серійного виробництва будь-якої AI-Native PCB.

Тест міжз'єднань на стрес (IST):
- Мета: Верифікація надійності віа під тепловим циклюванням.
- Метод: Циклювання купонів від кімнатної до 150°C (або вище) повторно.
- Приймання: Збільшення опору не > 10% після 500 циклів.
Верифікація цілісності сигналу (S-Parameter):
- Мета: Підтвердження, що втрати вставлення та зворотні втрати відповідають моделям симуляції.
- Метод: VNA-вимірювання до 28 ГГц або 56 ГГц.
- Приймання: Відхилення втрат вставлення < 1 дБ/дюйм від симуляції; Зворотні втрати < -15 дБ.
Hipot (високопотенційне) тестування:
- Мета: Забезпечення ізоляції між високовольтними шинами живлення (поширене у живленні AI-серверів).
- Метод: Подача високої напруги (наприклад, 500 В-1000 В) між мережами.
- Приймання: Струм витоку < 1 мА; без пробою.
Тестування теплового шоку:
- Мета: Тестування міцності з'єднання матеріалу та цілісності металізації віа.
- Метод: -55°C до +125°C перенос рідина-рідина.
- Приймання: Без розшарування, пухиріння або розривних кіл після 100 циклів.
Тест паяльності:
- Мета: Забезпечення, що покриття поверхні належно приймає припій.
- Метод: IPC J-STD-003 (Dip and Look або Wetting Balance).
- Приймання: > 95% покриття; час змочування < 2 секунди.
Тест іонної контамінації (ROSE):
- Мета: Верифікація чистоти плати.
- Метод: IPC-TM-650 2.3.25.
- Приймання: < 1.56 мкг/см² еквівалента NaCl (часто суворіше для AI: < 0.65).
Міцність відриву міді:
- Мета: Верифікація адгезії міді до діелектрика.
- Метод: Механічний тест на відрив.
- Приймання: > 0.8 Н/мм (або за специфікацією матеріалу).
Розмірна стабільність:
- Мета: Забезпечення, що плата вписується в шасі та вирівнюється з сокетами.
- Метод: CMM (Coordinate Measuring Machine).
- Приймання: Допуски в межах ±0.1 мм для контуру; Викривлення < 0.75%.

Чек-лист кваліфікації постачальника AI-Native PCB (RFQ, аудит, трасованість)

При виборі партнера, такого як APTPCB, використовуйте цей чек-лист для забезпечення, що завод дійсно здатний обробляти вимоги AI-Native PCB, а не лише стандартне виробництво.

Група 1: Входи RFQ (що ви повинні надати)

Повні файли Gerber X2 або ODB++ (переважно для складних даних).
IPC-356 нетлист для верифікації електричного тесту.
Детальний креслення стеку із зазначенням типів матеріалів (бренд/серія) та діелектричної товщини.
Таблиця імпедансу з посиланнями на специфічні шари та ширини трас.
Креслення свердління з розрізненням наскрізних отворів, сліпих/похованих віа та backdrill.
Виробниче креслення з нотатками про вимоги Class 3 (якщо застосовно).
Вимоги до панелізації (якщо збірка потребує специфічних рамок/реперів).
Readme-файл із зазначенням критичних мереж (наприклад, «Не змінювати трасування на мережі X»).

Група 2: Доказ можливостей (що постачальник повинен показати)

Перелік обладнання: Лазерні прямі зображувальні (LDI) машини для внутрішніх шарів.
Перелік обладнання: Лінії вакуумного травлення (для дрібних ліній < 3 mil).
Перелік обладнання: Автоматизовані backdrilling-машини з контролем глибини.
Досвід: Кейс-стаді або засліплені зразки плат з 20+ шарами.
Запас матеріалів: Доказ інвентарю або прямого ланцюга постачання для матеріалів Megtron/Rogers.
HDI-можливості: Демонстрація здатності для стекових мікровіа (наприклад, 3+N+3).

Група 3: Система якості та трасованість

Сертифікації: ISO 9001 (загальна), IATF 16949 (якщо автомобільне AI), UL 94V-0.
Трасованість: Чи можуть вони простежити конкретну плату до партії сировини та циклу ламінаційного преса?
IQC (вхідний контроль якості): Процедура верифікації властивостей препрегу та осердя.
AOI (автоматизована оптична інспекція): Чи виконується AOI на кожному внутрішньому шарі?
Поперечний переріз: Частота аналізу мікророзрізів на виробничу партію.

Група 4: Контроль змін та доставка

Політика PCN (Product Change Notification): Зобов'язання повідомляти до зміни матеріалів або субпостачальників.
Процес EQ (Engineering Question): Як вони обробляють DFM-розбіжності (формальний звіт проти email).
Пакування: Вологонепроникні пакети (MBB) з HIC (Humidity Indicator Cards) та десикантом.
Логістика: Досвід відправки важкої міді/важких вантажів міжнародно.

Як обрати AI-Native PCB (компроміси та правила прийняття рішень)

Кожне інженерне рішення включає компроміс. Ось як орієнтуватися в найпоширеніших конфліктах при специфікації архітектур AI-Native PCB.

Вартість матеріалу проти цілісності сигналу
- Правило: Якщо ваша загальна довжина траси коротка (< 5 дюймів) та швидкість < 25 Гбіт/с, ви можете використати «Mid-Loss» матеріал (наприклад, Isola FR408HR).
- Правило: Якщо довжина траси довга або швидкість > 25 Гбіт/с, ви повинні обрати «Ultra-Low Loss» (наприклад, Megtron 7). Вартість затухання сигналу FR4 вимагатиме дорогих re-spin.
HDI проти наскрізних отворів
- Правило: Якщо у вас BGA-компоненти з кроком < 0.65 мм, ви повинні використати HDI (мікровіа).
- Правило: Якщо крок BGA > 0.8 мм, дотримуйтесь наскрізних отворів або простих сліпих віа для зниження вартості плати на 30-50%.
Backdrilling проти сліпих віа
- Правило: Якщо вам потрібно видалити stub на товстій плиті (3 мм+), backdrilling зазвичай економніше за послідовну ламінацію (сліпі віа) для простого видалення stub.
- Правило: Якщо вам потрібен простір для трасування на зовнішніх шарах вище віа, використовуйте сліпі віа.
Покриття поверхні: ENIG проти OSP
- Правило: Якщо надійність та термін зберігання найважливіші (сервер/дата-центр), оберіть ENIG.
- Правило: Якщо цілісність сигналу на надвисокій частоті (> 50 ГГц) є єдиним пріоритетом, OSP (Organic Solderability Preservative) не має нікелевого шару для магнітних втрат, але збірка повинна відбутися негайно.
Товщина плати проти коефіцієнта форми
- Правило: Якщо плата повинна бути товстою (для жорсткості/шарів), ви повинні збільшити діаметр віа для підтримки коефіцієнта форми металізації < 15:1.
- Правило: Якщо розмір віа фіксований (малий), ви повинні зменшити товщину плати або прийняти вищі втрати виходу/вартість.

FAQ з AI-Native PCB (вартість, час виконання, файли DFM, матеріали, тестування)

П: Як вартість AI-Native PCB порівнюється зі стандартними PCB? В: Очікуйте вартість у 3-10 разів вищу за стандартні FR4 плати. Це зумовлено дорогими сировинними матеріалами (Megtron/Rogers можуть бути в 5 разів дорожчі за FR4), низьким виходом процесів (HDI, backdrilling) та розгорнутими вимогами до тестування.

П: Який типовий час виконання прототипів AI-Native PCB? В: Стандартний час виконання — 15-20 робочих днів через послідовні цикли ламінації.

Експедиція: Може бути скорочено до 10-12 днів з преміальними зборами.
Затримка матеріалу: Завжди перевіряйте запаси екзотичних матеріалів; замовлення матеріалів може додати 2-4 тижні, якщо немає в наявності.

П: Які специфічні DFM-файли потрібні для моделювання імпедансу AI-Native PCB? В: Ви повинні надати файл стеку, що явно вказує діелектричну сталу (Dk) та коефіцієнт дисипації (Df) на робочій частоті (наприклад, 10 ГГц), а не лише значення 1 МГц з родових специфікацій.

П: Чи можна змішувати матеріали (гібридний стек) для економії? В: Так, це поширене в дизайнах 5G AAU PCB.

Метод: Використання дорогого високочастотного матеріалу для сигнальних шарів та дешевшого FR4 для шарів живлення/землі/механічних.
Ризик: Невідповідність CTE між матеріалами може спричинити викривлення; потребує ретельної інженерної валідації.

П: Які критерії приймання для глибини backdrilling? В: Галузевий стандарт зазвичай «Не прорізати мідь цільового шару» та «Залишок stub < 10 mil (0.25 мм)». Жорсткіші допуски (наприклад, < 6 mil) збільшують вартість та ризик розривних кіл.

П: Як тестується надійність у секціях 5G ADC PCB? В: Крім стандартного E-test, ми рекомендуємо специфічне тестування рівня шуму та тестування пасивної інтермодуляції (PIM), якщо АЦП інтегрований з RF-лініями передачі.

П: Чому «thieving» або баланс міді критичні для цих плат? В: AI-плати часто великі. Нерівномірний розподіл міді призводить до «bow and twist» під час рефлоу, що спричиняє відмови паяних з'єднань BGA. Автоматизоване мідне thieving додається до порожніх областей для балансування стресу.

П: Чи потрібно зазначати IPC Class 3 для AI-апаратного забезпечення? В: Хоча IPC Class 2 є стандартом, більшість власників AI-інфраструктури зазначають «IPC Class 2 з вимогами металізації Class 3» (тобто товстіша мідь у віа) для забезпечення довгострокової надійності без повного тягаря вартості/інспекції Class 3.

Ресурси для AI-Native PCB (пов'язані сторінки та інструменти)

Виробництво високошвидкісних PCB: Глибоке занурення у специфічні виробничі техніки для цілісності сигналу > 25 Гбіт/с.
Серверна та дата-центр PCB: Розуміння специфічних стандартів надійності для 24/7 робочих середовищ.
Можливості HDI PCB: Дізнайтеся про структури мікровіа та послідовну ламінацію, необхідні для щільних AI-чіпів.
Калькулятор імпедансу: Інструмент для оцінки ширини траси та зазору перед подачею фінального стеку.
Матеріали Panasonic Megtron PCB: Специфікації найпоширенішого низькозагратного матеріалу, використовуваного в AI-акселераторах.
Настанови DFM: Основні правила проектування для забезпечення вироблюваності вашої AI-плати у масштабі.

Запит комерційної пропозиції для AI-Native PCB (DFM-перегляд + ціноутворення)

Готові перейти від дизайну до валідації? У APTPCB ми надаємо вичерпний DFM-перегляд разом з вашою комерційною пропозицією для виявлення потенційних ризиків цілісності сигналу або стеку до початку виробництва.

Для отримання точної пропозиції та DFM, будь ласка, підготуйте:

Файли Gerber/ODB++: Повний набір даних.
Стек та імпеданс: Бажана кількість шарів та цільовий імпеданс.
Специфікація матеріалу: Специфічні вимоги до ламінату (наприклад, «Megtron 7 або еквівалент»).
Об'єм: Кількість прототипів проти цілей серійного виробництва.

Натисніть тут для запиту комерційної пропозиції та DFM-перегляду

Висновок (наступні кроки)

Успішне розгортання AI-Native PCB вимагає зміни мислення від «з'єднання компонентів» до «проектування системи ліній передачі». Строго визначаючи свої специфікації матеріалів, розуміючи ризики багатошарової конструкції та валідуючи можливості вашого постачальника обробляти backdrilling та HDI, ви можете забезпечити апаратну основу, на яку спираються ваші AI-алгоритми. Чи будуєте ви 5G AAU PCB чи масивний навчальний кластер, фізика виробництва залишається остаточним воротарем продуктивності.