Грамотне налаштування правил проєктування (Design Constraint Setup) перетворює схемотехнічний задум, технологічні можливості фабрики, вимоги до монтажу, норми електробезпеки та механічні обмеження на формалізовані правила САПР (EDA). Успішний звіт перевірки DRC не означає автоматично, що програма видала нуль помилок; це означає, що закладена система правил реально відповідає вимогам виробу, узгодженому стек-апу, можливостям виробника та методам монтажу.

Типова помилка під час розведення плат — починати трасування зі стандартними налаштуваннями САПР за замовчуванням і звертатися до вимог технологічності лише після завершення топології. У такому разі плата формально проходить комп'ютерну перевірку DRC, але стикається із зупинкою виробництва на заводі, низьким виходом придатних, дефектами паяння або зривом імпедансу.

Надійна система обмежень пов'язує п'ять рівнів:

Вимоги до готового продукту.
Електричні характеристики та цілісність сигналів.
Технологічні можливості виробництва голої плати.
Особливості монтажу компонентів (SMT/THT).
Виробничу документацію для приймання замовлення.

У чому різниця між правилами DRC та DFM?

DRC (Design Rule Check) перевіряє, чи відповідає проєкт обмеженням, налаштованим усередині вашого середовища САПР (Altium, KiCad, Allegro тощо). Типові перевірки включають зазори між провідниками, ширину доріжок, діаметри свердел, розмір контактного пояска (Annular Ring), відстань до краю та вікна маски.

DFM (Design for Manufacturing) оцінює, чи відповідають ці правила реальним фізичним процесам заводу-виробника. Плата може мати 0 помилок DRC, але вимагати доопрацювання, якщо фабрика не може виготовити обране аспектне співвідношення отворів або змонтувати компоненти з надто вузькими перемичками маски.

Рівень верифікації	Головне питання	Типові перевірки
Електричний DRC	Чи відповідає схема призначенню?	Імпеданс, зазори напруги, вирівнювання довжин, струмова здатність
Технологічний DFM (виробництво)	Чи можна надійно виготовити плату?	Ширина/зазор (Trace/Space), свердління, мідь, мікроотвори, суміщення шарів
Складальний DFM (монтаж)	Чи можна встановити та спаяти деталі?	Зони Courtyard, вікна паяльної пасти, маска, реперні мітки (Fiducials)
Механічний аудит	Чи поміститься плата в корпус?	Контур, кріпильні отвори, вильоти роз'ємів, зони заборони
Тестовий аудит (DFT)	Чи можна перевірити вузол на конвеєрі?	Наявність тестових точок, доступність голок адаптера

Як структурувати систему обмежень у САПР?

Система правил повинна базуватися на першоджерелі вимог, а не спиратися на єдине глобальне мінімальне значення:

Рівень правил	Приклади обмежень	Першоджерело вимог
Безпека виробу	Шляхи витоку (Creepage), зазори (Clearance), ізоляційні пази	Стандарти безпеки (IEC 60664-1, IEC 62368-1)
Електродинаміка	Хвильовий опір, фазовий зсув (Skew), перехресні завади, повернення струму	Розрахунки SI/PI, вимоги до мікросхем
Виробництво плат	Зазори міді, мінімальний отвір, гарантійний поясок, стек-ап	Технічні можливості обраного заводу
Монтаж компонентів	Перемички маски, апертури трафарету, зазори корпусів	Стандарти IPC-7351, рекомендації ліній SMT
Механіка	Відступи від краю плати, висота компонентів, зони кріплень	3D-модель корпусу в STEP
Тестування	Діаметр і крок тестових точок під голки ICT	Технологія внутрішньосхемного контролю

Найсуворіші правила застосовуються локально там, де це дійсно необхідно. Наприклад, зона віялового виходу з-під мікросхеми BGA (Fanout) може вимагати ліній 75 мкм, тоді як на решті плати застосовуються стандартні та дешевші норми 125–150 мкм.

Послідовність визначення правил проєктування

Рекомендований порядок дій:

Зафіксуйте базовий технологічний маршрут виробництва.
Погодьте стек-ап плати та марки матеріалів із заводом.
Сформуйте класи електричних кіл (Net Classes).
Задайте набори правил для виробництва та монтажу.
Призначте правила для конкретних класів кіл, компонентів і геометричних областей (Room/Area Rules).
Запустіть комплексну перевірку DRC та DFM.
Документально зафіксуйте всі погоджені відхилення (Exceptions).

Типові класи електричних кіл (Net Classes):

високовольтні ізольовані ланцюги;
силові шини великого струму;
диференціальні пари з контрольованим імпедансом (USB, PCIe, Ethernet);
швидкісні тактові сигнали;
чутливі аналогові входи;
радіочастотні мікросмужкові лінії (RF 50 Ом);
ключові комутаційні вузли перетворювачів (SW Node).

Вплив структури шарів і технології фабрики на правила

Правила виготовлення повинні базуватися на параметрах процесу конкретного виробника, а не на абстрактних усереднених таблицях:

фактична товщина готової мідної фольги після гальваніки;
кількість шарів і товщина препрегів після пресування;
аспектне співвідношення отворів (Aspect Ratio, зазвичай не більше 1:10 для звичайного свердління);
допуск точності суміщення шарів і зміщення свердла;
технологічний зазор від міді до краю плати (не менше 0,3–0,5 мм для фрезерування).

Ширина провідника не має сенсу у відриві від товщини фольги, діелектричної проникності $ε r$ та товщини діелектрика до опорної землі. Для ліній з імпедансом номінал ширини розраховується лише після погодження стек-апу з фабрикою.

Матриця вибору обмежень: що захищає кожне правило?

Правило обмеження	Головне призначення	Наслідок помилкового налаштування
Ширина доріжки	Струмова навантажуваність та імпеданс	Перегрів провідника, падіння напруги, спотворення фронтів
Зазор між доріжками	Електрична ізоляція та вихід придатних	Мікрозамикання, електроміграція, перехресні шуми
Діаметр отвору та аспект	Надійність гальванічного міднення стінки отвору	Раковини в металізації, обриви під час паяння
Гарантійний поясок (Annular Ring)	Запас на незбіг свердла з контактним майданчиком	Розрив пояска (Breakout), відшарування майданчиків
Відступ міді від контуру	Захист провідників під час контурного фрезерування	Оголення міді на торці, замикання на металеве шасі
Перемичка паяльної маски	Запобігання утворенню перемичок припою	Короткі замикання між сусідніми ніжками мікросхем
Зазор зони Courtyard	Доступність для автоматичного встановлення та ремонту	Колізії корпусів, неможливість монтажу феном або паяльником
Тестові контрольні точки	Доступ для щупів електротесту та адаптерів ICT	Зниження відсотка тестового покриття дефектів

Налаштування правил для високошвидкісних ланцюгів

Високошвидкісні сигнали вимагають значно глибшого налаштування, ніж просто витримка ширини диференціальної пари:

точний розрахунок одинарного та диференціального імпедансу (наприклад, 50 Ом та 90/100 Ом);
правила вирівнювання довжин усередині пари (Phase Matching / Skew) та між шинами даних і такту;
заборона перетину розрізів у площинах заземлення для збереження шляху зворотного струму;
дотримання правила 3W для запобігання перехресним наведенням (Crosstalk);
обмеження кількості міжшарових переходів на лінії.

Правила монтажу (Assembly Constraints)

Правила складання виходять за рамки звичайної мідної геометрії:

мінімальна ширина перемички паяльної маски: зазвичай не менше 0,1 мм (4 mil) для зеленої маски;
зазор від краю контактного майданчика до вікна маски (Solder Mask Expansion): 0,05 мм (2 mil);
відступи важких компонентів від ліній скрайбування (V-Cut) не менше 1,0–1,5 мм для запобігання пошкодженню під час розділення панелей;
розміщення оптичних реперів (Fiducial Marks): мінімум три глобальні репери на кутах плати та локальні репери для BGA/QFN із кроком виводів менше 0,5 мм.

Управління інженерними відхиленнями (Exceptions)

У сучасних платах практично завжди є локальні винятки із загальних правил. Проте кожен такий виняток має бути документований:

точні координати та елемент плати;
яке саме правило порушено (наприклад, звуження зазору в зоні BGA);
інженерне обґрунтування необхідності;
оцінка технологічного ризику;
підпис відповідального розробника та погодження фабрики.

Придушення попереджень у САПР без фіксації причини перетворюється на некерований виробничий брак.

Чек-лист підготовки пакету випуску (Release Package)

Перед передачею документації на завод перевірте:

Формат вихідних файлів (Gerber X2 / ODB++ / IPC-2581)
Погоджене креслення стек-апу з точними діелектриками
Повний звіт перевірки DRC без непідтверджених помилок
Таблицю контрольованого імпедансу із зазначенням шарів
Документовані зони локальних технологічних відхилень
Координати тестових точок для електроконтролю

Детальніше про технологічні норми дивіться у статтях Проєктування стек-апу друкованих плат, Контроль імпедансу плат та Технологічні процеси виробництва плат.

Часті запитання (FAQ)

Чи безпечно використовувати стандартні правила САПР за замовчуванням?

Ні. Стандартні правила САПР не враховують конкретний стек-ап вашої плати, товщину міді, можливості обраного заводу-виробника та вимоги стандартів безпеки кінцевого виробу.

Чи гарантує успішний тест DRC якісне виготовлення?

Ні. Тест DRC лише підтверджує, що топологія не порушує налаштованих у програмі правил. Якщо самі правила були задані некоректно або оптимістично занижені без узгодження з заводом, плата буде забракована на вхідному контролі CAM або матиме низький вихід придатних.

Хто визначає остаточну ширину доріжок із контрольованим імпедансом?

Розробник задає цільовий електричний опір (наприклад, 50 Ом ±10%). Інженер заводу друкованих плат на основі реальних параметрів діелектриків і припусків на бокове травлення розраховує точну виробничу ширину доріжки та повертає її на затвердження конструктору.

Висновок

Правильне налаштування правил проєктування — це міст між ідеєю на схемі та надійним фізичним виробом на конвеєрі. Системний підхід до DRC та DFM виключає затримки на етапі додрукарської підготовки CAM, скорочує час запуску серії та знижує собівартість продукції.

Завод APTPCB надає повну інженерну підтримку стек-апів і DFM-аудит топології. Надішліть ваші файли для перевірки виробничих норм.

Отримати інженерний DFM-аудит та розрахунок вартості плати