- Планування ICT для щільних плат слід розглядати як перегляд тестового доступу та вибору маршруту, а не як бібліотеку універсальних правил майданчиків, кроку або оснастки.
- Найкориснішою межею є відокремлення наміру електричного скринінгу, готовності доступу зонда, альтернативних тестових маршрутів та відповідальності на етапі випуску.
- Плата може бути електрично важливою і все одно бути поганою для ICT, якщо модель доступу нестабільна, топологія все ще змінюється, або програму краще обслуговує літаючий зонд або boundary-scan на цьому етапі.
- Планування тестових точок ICT має пояснювати, що воно забезпечує для ICT та що ICT все ще не замінює в AOI, рентгені, функціональному тесті або перегляді випуску.
Коротка відповідь Проєктування тестових точок ICT на щільній PCB — це головним чином про те, щоб зробити плату доступною для перегляду через шлях електричного скринінгу на основі оснастки, не вимагаючи від цього шляху доводити все. Запитайте, чи підтримує проєкт все ще стабільний доступ ICT, і якщо ні — чи повинна плата залишатися в позиції літаючого зонда або boundary-scan, поки пакет випуску не стане більш зрілим. Планування тестових точок для щільних плат — це, отже, тема DFT та управління випуском, а не лише трюк механічної топології.
Для ширшого погляду на стек якості, що з'єднує AOI, рентген, ICT, літаючий зонд, функціональний тест та етапи випуску, почніть з Посібника з тестування та якості збірки PCBA. Якщо плата все ще між скринінгом на основі оснастки та без оснастки, найшвидший паралельний планувальний чит — ICT проти літаючого зонда в PCBA.
Зміст
- Що інженерам слід переглянути першим?
- Що насправді означає проєктування тестових точок ICT тут?
- Де щільні плати зазвичай втрачають готовність ICT?
- Як ICT, літаючий зонд та boundary-scan відрізняються на щільних платах?
- Що слід зафіксувати до того, як доступ ICT стане шляхом випуску?
- Наступні кроки з APTPCB
- FAQ
- Публічні посилання
- Інформація про автора та перегляд
Що інженерам слід переглянути першим?
Почніть з наміру тесту, моделі доступу, стабільності проєкту та відповідальності за подальшу перевірку.
Цей порядок важливий, оскільки як проєктувати тестові точки для ICT на щільних PCB часто подається як таблиця правил геометрії. Сильніше інженерне питання інше:
Чи готова плата фактично до смуги електричного скринінгу на основі оснастки, чи проєкт все ще краще обробляти через гнучкіший шлях перевірки?
Перші питання перегляду мають бути:
- Чи головна мета — електричний скринінг зібраної плати на основі оснастки?
- Чи підтримує поточна топологія все ще навмисний доступ до вузлів, чи щільність витиснула плату в менш стабільну позицію ICT?
- Чи пакет випуску достатньо стабільний, щоб наміри тестових точок не дрейфували до того, як плата досягне повторюваних збірок?
- Який пізніший шар все ще володіє видимим переглядом збірки, переглядом прихованих з'єднань, поведінкою під живленням або випуском відправлення?
| Межа перегляду | Що відповідає | Чого не доводить |
|---|---|---|
| Намір тесту | Чи ICT просять розв'язати правильну проблему | Що ICT слід завжди використовувати на щільній платі |
| Модель доступу | Чи має сенс доступ на основі оснастки | Що кожен критичний ризик вже покритий |
| Стабільність проєкту | Чи можна планування тестових точок зафіксувати без турбулентності | Фінальну кваліфікацію продукту |
| Подальші шлюзи | Який пізніший шар все ще володіє більшими доказами | Що ICT сам закриває випуск |
Що насправді означає проєктування тестових точок ICT тут?
Тут проєктування тестових точок для ICT означає DFM-перегляд, що готує щільну зібрану плату для електричного скринінгу на основі оснастки.
На практиці цей перегляд починається до випуску будь-якої оснастки. Фронт-енд рішення полягає в тому, чи плата відкриває потрібні вузли, чи збірка може безпечно підтримати зондування, та чи ICT все ще є правильною смугою електричного тесту для поточного етапу програми замість маршруту без оснастки.
Це включає:
- вирішення, чи повинна плата взагалі підтримувати модель доступу стилю bed-of-nails
- ідентифікацію, які мережі або електричні шляхи заслуговують навмисного доступу скринінгу
- збереження доступу для перегляду на основі оснастки, де програма очікує ICT пізніше
- визнання, коли щільна маршрутизація, приховані структури або обмеження корпусів роблять повний доступ ICT нереалістичним
- утримання планування ICT окремо від подальшої функціональної валідації та затвердження випуску
Це не означає:
- одного універсального набору номерів майданчиків або зазорів для кожної щільної PCB
- доказу, що ICT на основі оснастки завжди є правильною відповіддю
- доказу, що вся електрична або системна поведінка вже валідована
- дозволу робити обіцянки щодо вартості, покриття, пропускної здатності або часу виконання
Ця межа важлива, оскільки старі статті ICT зазвичай згортають кілька рішень в одне. Безпечніше правило:
проєктування тестових точок — це не лише «додавання майданчиків». Це рішення, чи може плата увійти в контрольовану смугу ICT без створення хибної впевненості щодо того, що ця смуга доводить.
Де щільні плати зазвичай втрачають готовність ICT?
Щільні плати зазвичай втрачають готовність ICT там, де електричний намір, фізичний доступ та час випуску перестають узгоджуватись.
1. Доступ руйнується навколо щільних сусідств компонентів
Щільна топологія може залишити занадто мало стабільного доступу для передбаченої позиції ICT плати, навіть коли проєкт інакше виробничоздатний.
Інженерна проблема не лише у фізичному скупченні. Це чи обрана смуга електричного скринінгу має надійну стратегію доступу, як тільки враховано реальний стан збірки.
Типове утримання випуску виглядає так: плата несе дрібнокрокові BGA з одного боку, QFN з нижнього боку з іншого, а пізнє механічне або екранувальне обмеження вже поглинуло ті кілька відкритих зон зондів, що існували під час ранньої топології. Схема та тестові примітки все ще припускають скринінг на основі оснастки на ключових шинах, скиданнях та інтерфейсних мережах, але випущене розміщення більше не залишає чистого шляху bed-of-nails до цих вузлів.
Що суворіший фізичний шаблон відмов з'являється, коли єдині точки ICT, що залишились, змушені прямо поруч із 0201 або 01005 MLCC, або вздовж краю щільної зони ескейпу BGA. На високощільній PCBA це може зберегти електричну досяжність на папері, але оснастка bed-of-nails все одно прибуває з сотнями або тисячами пружинних зондів. Коли оснастка закривається, ця концентрована нагрузка зондів може зігнути PCB саме там, де найменші керамічні деталі та найбільш чутливі до напруження зони паяних з'єднань вже мають дуже малий механічний запас.
Ось чому планування ICT для щільних плат — це не лише проблема доступу безперервності. Публічне керівництво Murata з монтажу явно попереджає, що зусилля тиску тестового зонда може зігнути PCB та спричинити тріщини чіпів або обриви паяних з'єднань, а їхня застереження щодо малих MLCC зазначає, що зменшення 0402 та 0201 збільшує ризик тріщин від згину плати, якщо навколишню геометрію не перероблено з урахуванням меншого корпусу. Публічне керівництво TDK з флекс-тріщин MLCC підсилює попередження: згин плати під час виробництва або збірки може створити тріщини елементів, що пізніше стають обривами або короткими замиканнями. На практиці, якщо ці точки зондів розташовані занадто близько до крихких MLCC і оснастка не має близької підтримки або розвантаження напружень, плата може пройти ICT електрично в перший день, тоді як мікротріщинний конденсатор або напружена зона паяних з'єднань BGA відмовить пізніше під тепловим розширенням або легкою вібрацією у клієнта. Це проблема DFM/DFT про механічний зазор та розподіл зусилля зонда, а не лише електричну з'єднуваність.
Навіть до того, як цей латентний польовий ризик з'явиться, більш поширеним безпосереднім наслідком програми є зупинка перегляду до випуску збірки. DFT просить виділені точки доступу, топологія відкидає, оскільки маршрутизація та заборони вже заморожені, а виробництво не може взяти на себе зобов'язання стабільної концепції оснастки без ризику хибних обривів або часткового доступу. У цій точці плату часто доводиться перекласифікувати у змішану тестову позицію замість чистої смуги ICT, яку пакет спочатку мав на увазі.
На практиці:
- щільні сусідства можуть обмежити доступ на основі оснастки
- конфлікти доступу слід переглянути до того, як ICT розглядатиметься як формальний виробничий шлюз
- щільна плата може все ще бути дійсною, але її шлях електричного скринінгу може потребувати зсуву
2. Корпуси з прихованими з'єднаннями змінюють те, що ICT може розв'язати
Коли плата покладається на типи корпусів, що вводять ризик прихованих з'єднань, ICT не слід описувати як єдиний значущий шар перевірки.
ICT належить до електричного скринінгу. Відповідальність за приховані з'єднання все ще залишається за стеком контролю, що може бачити те, що електричне зондування самостійно не може підтвердити. Щільні плати часто поєднують як тиск доступу, так і тиск прихованих з'єднань, що саме тому межі методів мають значення.
3. Зміни топології тримають план доступу нестабільним
Щільні проєкти часто змінюються пізно, оскільки вибори корпусів, пріоритети маршрутизації, рішення щодо роз'ємів або обмеження збірки все ще рухаються.
Якщо ревізія плати все ще змінюється, правильна відповідь — не форсувати сильні заяви ICT занадто рано. Краща відповідь — тримати маршрут електричного тесту чесним:
- підтримуйте робочий план доступу
- уникайте надмірних зобов'язань у історії випуску
- використовуйте методи без оснастки або альтернативні, де вони підходять краще, поки топологія не стабілізується
Інший поширений шаблон затримки з'являється, коли boundary-scan згадується занадто вільно як резервний план. Щільна цифрова плата може відкрити JTAG на головному процесорі, але не на допоміжних пристроях, ланцюгу моніторингу потужності або кожній мережі, яку оригінальна концепція ICT очікувала скринити. Якщо пакет лише каже JTAG available, команда перегляду все ще не може сказати, чи boundary-scan — вузька допомога відладки, реальний внесок у тест з'єднань, чи просто мітка, що приховує залишковий розрив доступу.
Ця неоднозначність створює додатковий тягар перегляду, оскільки стек електричного тесту доведеться знову розділити. Команда має вирішити, які відмови залишаються з літаючим зондом, які мережі справді належать ICT пізніше, які ризики прихованих з'єднань залишаються з рентгеном, та які перевірки під живленням переходять до функціонального тесту. Плата може все ще бути придатною до побудови, але пакет випуску більше не підтримує єдину, стабільну історію скринінгу.
4. Команди плутають доступ безперервності з повним доказом продукту
Шлях може бути електрично досяжним і все ж не відповідати на ширші питання випуску.
Навіть на щільній платі з навмисним доступом ICT, плата може все ще потребувати:
- AOI для видимого перегляду збірки
- рентген для перегляду прихованих з'єднань
- функціонального тесту для поведінки під живленням
- підтвердження етапу випуску для доказів першої збірки та відправлення
| Зона ризику | Чому це важливо | Чого все ще не доводить |
|---|---|---|
| Конфлікт щільного доступу | Може зробити скринінг на основі оснастки нестабільним або частковим | Що плата неперевірювана в кожній іншій смузі |
| Корпуси з прихованими з'єднаннями | Витісняють частину перевірки у методи контролю | Що електричного зондування достатньо |
| Турбулентність ревізій | Роблять планування доступу ICT важким для фіксації | Що плата ніколи не повинна використовувати ICT пізніше |
| Перебільшений скринінг | Створює хибну впевненість у готовності випуску | Кваліфікацію або затвердження відправлення |
Як ICT, літаючий зонд та boundary-scan відрізняються на щільних платах?
Найчистіше порівняння за позицією доступу та межею управління.
| Метод | Що головним чином відповідає | Найкраща позиція | Чого не замінює |
|---|---|---|---|
| ICT | Електричний скринінг на основі оснастки на зібраній платі | Програми, що можуть підтримати стабільний доступ до вузлів та взятий на себе шлях оснастки | AOI, рентген або функціональний тест |
| Літаючий зонд | Електричний скринінг без оснастки на зібраній платі | Змінювані збірки, робота меншого обсягу або щільні плати, не готові до зобов'язань оснастки | AOI, рентген або функціональний тест |
| Boundary-scan / JTAG | Перегляд ланцюга пристроїв та контрольованого цифрового доступу, де існують підтримувані пристрої та планування ланцюга | Плати з відповідною підтримкою пристроїв, де фізичне зондування не є всією стратегією | Оптичний контроль, перегляд прихованих з'єднань або доказ кінцевого використання |
Це ключова позиція:
- ICT — смуга на основі оснастки
- літаючий зонд — смуга без оснастки
- boundary-scan — смуга цифрового доступу, залежного від підтримки пристроїв
Щільні плати не слід змушувати до ICT лише тому, що ICT звучить повніше. Іноді чесніша відповідь:
- тримайте плату в літаючому зонді, поки план доступу все ще змінюється
- використовуйте boundary-scan, де ланцюг пристроїв підтримує це
- резервуйте ICT для моменту, коли доступ на основі оснастки справді достатньо стабільний для управління виробничим скринінгом
Якщо boundary-scan є частиною маршруту, перегляд має назвати фактичну позицію ланцюга замість просто сказати JTAG available. На практиці це означає підтвердження порядку пристроїв від TDI до TDO, обробку спільних TCK та TMS, та чи присутні припущення доступу скидання або навмисно пропущені.
Корисні супутні сторінки:
- ICT проти літаючого зонда в PCBA
- Внутрішньосхемний тест (ICT)
- Тестування літаючим зондом
- Тестування та якість
- Контрольний список тесту безперервності
Що слід зафіксувати до того, як доступ ICT стане шляхом випуску?
До того, як щільна плата розглядатиметься як готова до планування випуску на основі ICT, зафіксуйте:
- ревізію плати та передбачувану ціль електричного скринінгу
- позицію доступу, включаючи, чи дійсно плата підтримує шлях на основі оснастки
- межу між ICT, літаючим зондом та будь-яким внеском boundary-scan, включаючи передбачувану позицію перегляду ланцюга, де існують пристрої з підтримкою JTAG
- подальшу відповідальність за контроль прихованих з'єднань, поведінку під живленням та докази випуску
- узгодження між станом топології, наміром збірки та плануванням тесту
Якщо ці елементи все ще рухаються, плату все ще можна переглядати та скринити, але історія ICT має залишатися робочою позицією замість фінальної виробничої заяви.
Наступні кроки з APTPCB
Якщо ваша високощільна PCBA вже бореться з покриттям тесту ICT, літаючий зонд виглядає занадто повільним для запланованого обсягу, або команда хвилюється, що напруження оснастки може пошкодити малі MLCC або зони прихованих з'єднань, не чекайте, поки інструмент оснастки вже замовлено.
Надішліть Gerber або ODB++, нетлист, BOM, структуру шарів та очікування тесту на [email protected] або почніть через сторінку запиту ціни. APTPCB може переглянути конфлікти зондів, компроміси шляхів доступу, занепокоєння підтримки зворотного боку та найбезпечнішу змішану тестову стратегію до того, як ви візьмете на себе зобов'язання з інструментом оснастки ICT, з DFM-зворотним зв'язком протягом 24 годин.
Якщо спочатку потрібен ширший планувальний погляд, перегляньте:
FAQ
Чи кожна щільна PCB потребує тестових точок ICT?
Ні. Щільна PCB може все ще краще обслуговуватись літаючим зондом, boundary-scan або поетапною сумішшю методів, якщо доступ на основі оснастки ще недостатньо стабільний.
Чи дає ця стаття мінімальні правила майданчиків або зазорів?
Ні. Ця стаття навмисно про позицію доступу та планування межі ICT, а не непідтримані універсальні номери геометрії. Якщо плата вже занадто щільна для чистого шляху оснастки, наступне рішення зазвичай — розділити тестовий план між літаючим зондом, обмеженим внеском boundary-scan, де існує підтримка пристроїв, та подальшою функціональною валідацією, а не форсувати фальшиве універсальне правило майданчика.
Чи може ICT замінити літаючий зонд на кожній щільній платі?
Ні. ICT та літаючий зонд розв'язують різні проблеми доступу. ICT припускає смугу на основі оснастки, тоді як літаючий зонд залишається корисним, коли плата все ще змінюється або не готова до зобов'язань оснастки.
Чи може boundary-scan замінити все планування фізичних тестових точок?
Ні. Boundary-scan залежить від підтримуваних пристроїв та планування ланцюга і не замінює потребу в ширшому контролі, перегляді збірки або валідації під живленням.
Чи доводить планування доступу ICT готовність фінального випуску?
Ні. Воно робить внесок у докази електричного скринінгу, але випуск все ще залежить від ширшого стеку контролю, валідації та управління випуском.
Публічні посилання
Посібник з тестування та якості збірки PCBA Підтримує шарувате обрамлення, що відокремлює електричний скринінг, контроль та етапи випуску.
APTPCB Внутрішньосхемний тест (ICT) Підтримує ICT як смугу електричної перевірки на основі оснастки на зібраних платах.
APTPCB Тестування літаючим зондом Підтримує літаючий зонд як смугу електричної перевірки без оснастки.
APTPCB Тестування та якість Підтримує ширший потік управління, в якому ICT залишається одним шаром, а не повною історією випуску.
ICT проти літаючого зонда в PCBA Підтримує обрамлення межі методу навколо електричного скринінгу на основі оснастки проти без оснастки.
Murata: На що слід звернути увагу при монтажі чіп-конденсаторів для контролю? Підтримує попередження, що зусилля тиску тестового зонда може зігнути PCB та спричинити тріщини чіпів або обриви паяних з'єднань, якщо підтримка не спланована близько до точки зонда.
Murata: Пункти зменшення розміру чіпа конденсаторів Підтримує застереження, що зменшення 0402 та 0201 збільшує ризик тріщин від згину плати, коли навколишній підхід до майданчиків та проводки не переглянуто.
TDK: Чому виникають флекс-тріщини в керамічних конденсаторах? Підтримує попередження про механізм відмов, що згин плати під час виробництва або збірки може тріснути елементи MLCC і пізніше проявитись як обриви або короткі замикання.
Інформація про автора та перегляд
- Автор: Команда контенту з планування електричного тестування APTPCB
- Технічний перегляд: Команда перегляду ICT, DFT та якості збірки PCBA
- Востаннє оновлено: 2026-05-14