Корпус CoWoS (Chip-on-Wafer-on-Substrate) об'єднує передову логіку та пам'ять із високою пропускною здатністю (HBM) через проміжний кремнієвий інтерпозер, після чого переходить через органічну підкладку носія на системну материнську плату PCB. Кожен із цих рівнів вирішує специфічні інженерні завдання та вимагає абсолютно різних виробничих технологій.
Кремнієвий інтерпозер, шари перерозподілу сигналів (RDL), органічна підкладка мікросхеми та материнська плата прискорювача належать до різних інженерних сфер. Успіх побудови обчислювальної системи ШІ або HPC безпосередньо залежить від контролю стику між ними: геометрії корпусу, інтерфейсу BGA, системи доставки живлення (PDN), високошвидкісного трасування, теплових бар'єрів, механічних навантажень та валідаційних протоколів.
У чому різниця між підкладкою корпусу CoWoS та системною друкованою платою?
Підкладка носія CoWoS є невіддільною частиною самого напівпровідникового корпусу мікросхеми. Вона забезпечує тонкоплівкове перерозподілення зв'язків між мікроконтактами інтерпозера та зовнішньою кульковою матрицею BGA.
Системна друкована плата (Motherboard) — це рівень системного шасі, який підключає процесорний вузол до стабілізаторів живлення, високошвидкісних мереж, накопичувачів, рознімів та інших компонентів платформи.
| Рівень виробу | Типовий виконавець | Інженерна інформація, що передається |
|---|---|---|
| Кристали логіки/HBM та мікроконтакти | Розробник чіпа, фабрика (Foundry) та OSAT | Топологія кристалів, вимоги до тепловідведення, мікроінтерконекти |
| Кремнієвий інтерпозер або шари RDL | Постачальник послуг передового пакування | Субмікронне трасування, матриця стовпчиків припою, технологічні межі |
| Органічна підкладка носія | Заводи напівпровідникових підкладок | Технології Build-up, розпіновка BGA, дані динамічного короблення |
| Системна плата прискорювача | OEM-виробник обладнання та завод друкованих плат | Стек-ап, віялове трасування BGA, силові площини, сертифікація плати |
| Система охолодження та механічне кріплення | Механічні та системні інженери | Радіатори, рідинні холодні пластини, притискні рамки, зусилля притиску |
Звичайне виробниче креслення друкованої плати не може замінити конструкторські дані підкладки корпусу. Виробник системної друкованої плати повинен отримати затверджену специфікацію інтерфейсу чіпа до остаточної фіксації архітектури плати.
Які дані щодо корпусу CoWoS необхідні проектувальнику PCB?
До початку розведення друкованої плати системні інженери повинні отримати повний пакет даних:
| Категорія вхідних даних | Необхідна технічна інформація |
|---|---|
| Механічний інтерфейс | Габарити корпусу, висота, маса, зони заборони компонентів, контур кріплення |
| Інтерфейс BGA | Карта розташування кульок (Ball Map), крок, рекомендовані площадки, зони трасування |
| Цілісність сигналів (SI) | Моделі каналів передачі, обмеження для швидкісних портів, вимоги до тактових частот |
| Доставка живлення (PI) | Карта доменів живлення, перехідні струми (di/dt), цільовий імпеданс PDN |
| Тепловий розрахунок | Карта розподілу потужності по кристалах, теплові моделі, межі нагріву |
| Технологія монтажу | Термопрофіль оплавлення, вимоги до андерфілу (Underfill), очищення та ремонту |
| Надійність | Допустиме короблення, компланарність виводів, умови зберігання та простежуваність |
Без офіційних даних корпусу розрахунок кількості шарів системної плати, типу переходів, цільових імпедансів та параметрів живлення залишається виключно приблизним.
Як розподіляти відповідальність при проектуванні інтерфейсу CoWoS?
Чітке розмежування зон відповідальності запобігає системним помилкам:
- Команда розробки мікросхем та корпусування повністю контролює кремнієвий інтерпозер, мікроконтакти та кваліфікацію зібраного чіпа.
- Виробники напівпровідникових підкладок відповідають за виробництво органічних підкладок носія, субмікронні провідники та якість BGA-інтерфейсу чіпа.
- Завод із виготовлення друкованих плат відповідає за виробництво самої материнської плати, технології HDI, рівномірність міді, цілісність ліній на рівні плати та заводське тестування.
Правильний обсяг замовлення визначається фізичною суттю виробу, що виробляється.
Як корпуси CoWoS впливають на трасування вихідних шин та цілісність сигналів?
Масивні прискорювачі ШІ мають матриці BGA з тисячами виводів надзвичайно високої щільності. Трасування материнської плати повинно розвести ці виводи у багатошарову структуру плати зі збереженням найвищої якості високочастотних сигналів.
Ключові інженерні правила:
- Забезпечте пріоритетний доступ для площин живлення та землі перед оптимізацією щільності сигнальних доріжок.
- Підтримуйте нерозривні опорні площини повернення струмів для швидкісних інтерфейсів PCIe Gen 5/6 та пам'яті.
- Обов'язково створюйте 3D EM-моделі контактних площадок BGA, антипадів та переходів через отвори.
- Контролюйте та усувайте шлейфи перехідних отворів (Via Stubs) за допомогою зворотного висвердлювання або мікроотворів HDI.
- Враховуйте спільний внесок втрат у корпусі чіпа, платі, рознімах та кабелях у сумарний бюджет каналу.
- Замовляйте спеціалізовані купони контролю TDR та VNA, що точно відтворюють реальну структуру робочого стек-апу.
Використовуйте технології виготовлення високошвидкісних плат та можливості HDI PCB для оцінки самої системної материнської плати, а не для виробництва напівпровідникових підкладок.
Оцінка підсистеми живлення (PDN) та теплового менеджменту CoWoS
Обчислювальні процесори ШІ та суперкомп'ютерів споживають сотні ампер струму з екстремально швидкими перехідними процесами та точковим тепловиділенням. Розрахунок цілісності живлення та механіки охолодження має виконуватися спільно.
Вихідні дані розрахунку включають:
- Симетричний розподіл шин живлення та заземлення крізь шари плати до кульок чіпа;
- Мінімізацію паразитної індуктивності перехідних отворів між полігонами плати та BGA;
- Розміщення блокувальних конденсаторів на основі частотного імпедансу та паразитної індуктивності виводів;
- Цільовий імпеданс від модулів живлення (VRM) до виводів процесора;
- Товщину силової міді та її локальний омічний перегрів;
- Механічне навантаження від притиску рідинного охолодження або радіатора;
- Встановлення ребер жорсткості (Stiffeners) для запобігання прогину плати під вагою кулера.
Ризики інтерфейсу CoWoS та методи їхньої валідації
| Дефект інтерфейсу | Першопричина на стику плата/корпус | Необхідне документальне підтвердження |
|---|---|---|
| Незмочуваність або обрив кульки BGA | Динамічне короблення плати/чіпа, невідповідний термопрофіль, помилка площадки | Вимірювання короблення при нагріві, рентген-контроль (AXI), мікрошліфи |
| Кратерування площадок або розрив міді | Механічні перекоси притискного оснащення, надмірне зусилля радіатора | Вимірювання механічних напружень тензодатчиками, розрахунок деформацій |
| Просідання напруги та високочастотний шум | Висока індуктивність виведення, брак конденсаторів, слабкий відгук VRM | Моделювання PDN, вимірювання імпедансу аналізатором, перехідні тести |
| Зростання бітових помилок (BER) | Неоднорідності в отворах, надмірні втрати діелектрика, перехресні завади | Моделювання каналу, TDR/VNA тестування ліній, апаратні тести BER |
| Тепловий троттлінг кристалів | Високий опір термоінтерфейсу (TIM), недостатній потік охолоджувача | Теплові моделі та пряме апаратне вимірювання температури датчиками |
| Втома паяних з'єднань кульок | Невідповідність CTE матеріалів, теплове циклування, надмірна жорсткість плати | Випробування на термоциклування та металографічний аналіз зрізів |
Виробничий контроль системної друкованої плати під CoWoS
Технологічний процес виробництва материнської плати повинен жорстко фіксувати всі критичні параметри інтерфейсу:
- Вибір ламінату з ультранизькими втратами та затверджений перелік аналогів;
- Контроль шорсткості мідної фольги (HVLP) та товщини шарів;
- Прецизійні структури HDI та технологія зворотного висвердлювання (Back-drilling);
- Точність суміщення площадок BGA та геометрія антипадів;
- Заповнення та планаризація отворів у площадках (Via-in-Pad за IPC-4761 Type VII);
- Контроль загального короблення та локальної компланарності під великими корпусами;
- Оптимальне фінішне покриття (ENIG або ENEPIG);
- Комплексна інспекція SPI, AOI, рентген AXI та комп'ютерна томографія швів;
- Тестування периферійного сканування (Boundary Scan), перевірка шин живлення та випробування ліній передачі даних.
Як обирати виробника системних плат для процесорів CoWoS?
| Критерій оцінки | Ключове запитання до постачальника |
|---|---|
| Сфера компетенцій | Завод пропонує виготовлення системної материнської плати, тестового стенда чи корпусної підкладки? |
| Можливості технології HDI | Чи здатне обладнання виготовляти мікропереходи з необхідними допусками суміщення? |
| Високошвидкісні шини | Чи підтверджує лабораторія заводу параметри імпедансу та внесені втрати на робочих частотах? |
| Потужні мережі живлення | Чи є досвід виготовлення плат із поєднанням товстої міді у внутрішніх шарах та дрібних ліній на зовнішніх? |
| Експертиза в монтажі | Чи розуміють інженери заводу специфіку паяння масивних BGA з великою теплоємністю? |
| Доказова база якості | Чи надаються протоколи вимірювань геометрії, наскрізна простежуваність та дані тестів надійності? |
Кваліфікований виробник системних друкованих плат повинен підтверджувати свої реальні можливості для виготовлення друкованої плати, не змішуючи їх із виробництвом напівпровідникових корпусних підкладок.
Що повинен містити пакет RFQ для системної плати CoWoS?
Повний запит на виготовлення материнської плати під прискорювачі CoWoS повинен містити:
- Виробника чіпа, точний номер моделі та ревізію корпусу;
- Креслення контуру корпусу та детальну топологію площадок BGA;
- Електричні, теплові та механічні моделі (за потреби під NDA);
- Вимоги до структури шарів друкованої плати (стек-ап);
- Специфікацію діелектриків, тип мідної фольги та цільові опори ліній;
- Вимоги до вихідного трасування, структур мікроотворів та зворотного свердління;
- Карту споживання струму, норми імпедансу PDN та точки підключення стабілізаторів VRM;
- Обмеження за зусиллям притиску кулера та механічними деформаціями;
- Складальні креслення, специфікацію BOM та вимоги до контрольних точок;
- Регламент виготовлення зразків першої партії (FAI) та правила нотифікації змін.
Надсилайте вимоги до виготовлення системних плат через сторінку запиту вартості PCB.
Застосовні стандарти
- Серія JEDEC JESD235 — Пам'ять високої пропускної здатності (High Bandwidth Memory, HBM)
- Серія JEDEC JESD22 — Методи випробувань напівпровідникових приладів на надійність
- IPC-6012 — Кваліфікація та технічні умови на жорсткі друковані плати
- IPC-9701 — Методи випробувань на надійність поверхневого монтажу компонентів
- IEEE 1149.1 — Стандарт периферійного сканування (Boundary-Scan)
Часті запитання (FAQ) щодо інтерфейсу CoWoS
Чи є підкладка носія CoWoS тим самим, що й багатошарова друкована плата?
Ні. Органічна підкладка носія є частиною конструкції напівпровідникового мікропроцесорного корпусу. Вона виготовляється за технологіями виробництва мікросхем із субмікронною точністю провідників, що виходить далеко за рамки виготовлення класичних друкованих плат.
Чи виготовляють заводи друкованих плат кремнієві інтерпозери CoWoS?
Ні, як стандартне замовлення PCB це неможливо. Виготовлення кремнієвих пластин інтерпозерів та їхнє корпусування здійснюється виключно спеціалізованими напівпровідниковими заводами (Foundries/OSAT).
Що саме виготовляє виробник друкованих плат?
Завод друкованих плат виготовляє системні плати прискорювачів, оціночні плати (Evaluation Boards), серверні модулі та інше апаратне забезпечення системного рівня, на яке потім монтується готовий процесорний модуль CoWoS.
Чому короблення (Warpage) є таким критичним для CoWoS?
Через великі лінійні розміри корпусу мікросхеми та різницю температурних коефіцієнтів розширення (CTE) викривлення плати або чіпа при паянні призводить до масового відриву або замикання кульок BGA.
Які вхідні дані є обов'язковими перед початком трасування плати?
Мінімально необхідний пакет включає габаритні креслення чіпа, повну карту виводів BGA, моделі посадкових місць, топологію шин живлення, теплові моделі та допустимі межі термопрофілю монтажу.