Прототип об'єднувальної друкованої плати (Backplane PCB) PCIe 6.0 — це передсерійний зразок міжз'єднань, створений для експериментального підтвердження того, що повний тракт передачі зі швидкістю 64 GT/s PAM4 відповідає електричним, механічним і виробничим нормам до запуску масового виробництва.

Стандарт PCIe 6.0 суттєво підвищує вимоги до фізичного рівня (PHY) через перехід на багаторівневу амплітудну модуляцію PAM4, блоковий режим FLIT та алгоритми прямої корекції помилок (FEC). Ці протокольні удосконалення підвищують стійкість системи, проте вони не здатні усунути діелектричні втрати в каналі друкованої плати, неоднорідності в рознімах, паразитні резонанси перехідних отворів, фазовий зсув (skew) або технологічний розкид параметрів під час виготовлення.

Найбільш передбачувані програми розробки прототипів із самого початку тісно поєднують тривимірне електромагнітне моделювання, суворий виробничий контроль, вимірювальні структури на купонах та системну валідацію в залізі.

Що саме повинен довести прототип об'єднувальної плати PCIe 6.0?

Корисний прототип відповідає на конкретні інженерні запитання, а не просто демонструє здатність фабрики спресувати багатошарову панель.

Мета створення прототипу	Необхідні технічні докази
Здійсненність структури шарів та вибору матеріалів	Виготовлені купони, мікрошліфи, перевірка параметрів Dk/Df, виміряні S-параметри
Характеристики переходів на розніми та отвори	Кореляція з 3D-моделями EM, рефлектометрія TDR, діаграми введених втрат
Запас працездатності повного каналу	Наскрізне моделювання та виміряна імпульсна характеристика каналу
Вибір архітектури ретаймерів (Retimers)	Оцінка тренування каналу (Link training) та спектра бітових помилок для різних топологій
Серійна повторюваність технології	Виготовлення кількох виробничих панелей, карти технологічних параметрів, звіти FAI
Механічна сумісність у шасі	Складання рознімів запресовуванням (Press-Fit), зусилля монтажу, сумісність із кошиком

Якщо дослідний зразок зміг підняти лінк на стенді — це ще не привід для схвалення серійного випуску. Прототип повинен наочно показати, які саме проектні припущення підтвердилися, а які вимагають додаткового запасу за рахунок компонентів системи.

Що змінюється в проектуванні крос-плат для PCIe 6.0?

Інтерфейс PCIe 6.0 працює на швидкості 64 GT/s на лінію, використовуючи модуляцію PAM4 з кодуванням FLIT та апаратною корекцією FEC. Цей перехід подвоює пропускну здатність, але кардинально звужує допустиме «око» сигналу та посилює вимоги до якості каналу передачі.

Повний тракт PCIe повинен забезпечувати необхідний рівень сигналу через такий ланцюг вузлів:

корпус передавача (TX) та розведення виводів під BGA-чипом;
доріжки на материнській платі (Host PCB);
швидкісні траси крос-плати (Backplane);
запресовані розніми типу Press-Fit;
плати розширення (Add-in Card) або модулі кінцевих пристроїв (Endpoint);
проміжні мікросхеми ретаймерів або комутаторів (у разі їх використання).

Загальний бюджет втрат наскрізного каналу (Channel Budget) є набагато важливішим за будь-який окремий ізольований елемент плати.

Як вибирати матеріали для об'єднувальних плат PCIe 6.0?

Вибір матеріалів ламінату повинен базуватися на точному моделюванні повного каналу втрат, а не лише на наявності склотекстоліту на складі.

Необхідно всебічно оцінити:

діелектричну проникність (Dk) та тангенс кута втрат (Df) на частоті Найквіста (16 ГГц для PCIe 6.0);
модель шорсткості мідної фольги (профілі HVLP або VLP);
фінішну товщину міді на внутрішніх шарах;
фактичну товщину діелектрика після гарячого пресування;
коливання вмісту смоли в препрегах;
технологічні можливості пресування за великої кількості шарів (24–36+ шарів).

Для довгих каналів крос-плат або трактів із кількома рознімами обов'язковими є матеріали з ультранизькими втратами (Ultra-Low Loss, такі як серії Panasonic Megtron чи аналоги Isola), тоді як для компактних коротких з'єднань припустиме застосування ширшого спектра діелектриків.

Диференціальні пари обов'язково повинні проходити над нерозривними площинами заземлення. Модель має враховувати виробничі реалії: вплив паяльної маски, фінішного покриття, трапецієподібний профіль травлення міді та переходи між шарами.

Матриця вибору матеріалів та структури шарів для PCIe 6.0

Умови експлуатації каналу	Головний фактор ризику	Метод валідації
Довгий канал об'єднувальної плати	Накопичення введених діелектричних втрат	Моделювання каналу та зняття матриці S-параметрів
Кілька рознімів у тракті	Зворотні втрати та паразитні відбиття	Кореляція з точними моделями рознімів
Щільні зони переходу між шарами	Перехресні завади та перетворення диф-моди в синфазну	Повнохвильовий 3D EM аналіз
Жорсткі обмеження за товщиною плати	Коливання хвильового опору ліній	TDR-вимірювання на тестових купонах
Велика товщина та кількість шарів	Розбіжність шарів та точність свердління отворів	CAM-аудит стека та рентгенівський контроль

Як розніми та перехідні отвори впливають на роботу крос-плати PCIe 6.0?

Розніми об'єднувальної плати та матриці перехідних отворів утворюють складні тривимірні електромагнітні неоднорідності.

Критичні вузли каналу:

диференціальні пари перехідних отворів;
отвори та полігони зворотного струму (GND stitching vias);
піни рознімів у платі;
геометрія ізоляційних вирізів у землі (antipads);
металізовані отвори під запресовування (Press-Fit);
залишкові шлейфи перехідних отворів після свердління (vias stubs);
переходи сигналів між шарами плати.

Кожен такий перехід повинен розраховуватися як повноцінна частина швидкісного каналу.

Елемент топології	Електричний ризик	Інструмент верифікації
Диференціальний перехідний отвір	Стрибок імпедансу та перетворення мод	3D EM симуляція + TDR / VNA
Зворотні перехідні отвори «землі»	Розрив шляху повернення ВЧ-струму	Аналіз розподілу поверхневих струмів
Геометрія антипада (Antipad)	Паразитна ємність та міжканальні завади	Параметрична оптимізація форми вирізу
Залишковий шлейф отвору (Via stub)	Паразитний чвертьхвильовий резонанс і завал частоти	Контроль глибини backdrill та TDR
Отвір під запресовування Press-Fit	Термомеханічні напруження та деформація контактів	Контроль допусків отвору та металографічні шліфи
Зона розходження пари біля пінів	Фазовий розбіг сигналів (Intra-pair skew)	Екстракція топології та симуляція затримок

Як формулювати вимоги до зворотного висвердлювання (Backdrilling)?

Глибина зворотного висвердлювання повинна базуватися на реальній структурі шарів та результатах симуляції гранично допустимої довжини залишкового шлейфа (stub).

Специфікація для виробництва повинна містити:

цільову довжину залишкового шлейфа (зазвичай < 0,15–0,20 мм);
допуск на глибину свердління за віссю Z;
базу відліку глибини (верхня чи нижня сторона панелі);
вимоги до видалення залишків металізації та плазмового очищення;
методику контролю глибини;
обов'язкове виготовлення поперечних мікрошліфів з кожної виробничої партії.

Занадто глибоке свердління створює ризик підрізання потрібного внутрішнього контактного майданчика. Залишення занадто довгого шлейфа провокує паразитний резонанс саме в робочій смузі частот PAM4, що викликає катастрофічні завали АЧХ.

Грамотна специфікація backdrilling знаходить баланс між електричними характеристиками та технологічними допусками свердлильного обладнання.

Які випробування необхідні для валідації прототипу крос-плати PCIe 6.0?

Комплексний процес валідації поєднує заводський метрологічний контроль, вимірювання SI та тестування на рівні всієї обчислювальної системи.

Послідовність валідації прототипу:

Затвердження виробничої структури шарів та 3D-моделей високошвидкісних рознімів.
Виготовлення панелі з купонами контролю імпедансу та тестовими каналами зв'язку.
Вимірювання фактичної товщини діелектриків, геометрії провідників та залишкових шлейфів backdrill.
Порівняння результатів рефлектометрії (TDR) та виміряних S-параметрів (VNA) із теоретичними моделями.
Запресовування серійних рознімів Press-Fit на автоматизованому пресі з контролем зусилля.
Верифікація процедури встановлення з'єднання (Link training) з еталонними процесорними платами та прискорювачами.
Випробування на повній ширині ліній (x16), перевірка різних топологій за екстремальних температур.
Повторення вимірювань на кількох виробничих партіях для оцінки статистичного технологічного розкиду.

Робота каналу за рахунок апаратної корекції помилок FEC не означає наявності нескінченного запасу надійності. Необхідно одночасно фіксувати фізичний розтин очей PAM4 та частоту коригованих і некоригованих бітових помилок.

Таблиця аналізу відмов прототипів плат PCIe 6.0

Вид відмови	Типова першопричина	Метод локалізації	Коригувальна інженерна дія
Надмірне затухання сигналу (Insertion Loss)	Високий тангенс втрат діелектрика, шорстка мідь, довгі лінії	Вимірювання S21 на векторному аналізаторі	Перехід на матеріал класу Ultra-Low Loss, оптимізація довжин
Провал зворотних втрат (Return Loss)	Стрибок імпедансу на рознімі або в перехідному отворі	Аналіз рефлектограм TDR та 3D EM моделі	Оптимізація антипадів і форми переходів
Помилки через перехресні завади (Crosstalk)	Надто мала відстань між парами або розрив екранів	Моделювання полів та вимірювання NEXT/FEXT	Збільшення зазорів та додавання екранувальних переходів
Нестабільність з'єднання (Link drop)	Недостатній фізичний запас розкриття «ока» PAM4	Системний моніторинг помилок контролера	Перерозподіл бюджету втрат між платами
Розкид параметрів від плати до плати	Технологічні коливання пресування або травлення	Порівняльний аналіз звітів купонів різних партій	Посилення вимог до стабільності техпроцесу фабрики
Порушення фазової синхронізації (Skew)	Неоднакова довжина ліній у парі або ефект плетіння склотканини	Екстракція топології та вимірювання затримок	Кутове трасування та застосування тканини Spread Glass

Що необхідно надати в запиті RFQ на виготовлення крос-плати PCIe 6.0?

Виробник повинен отримати вичерпні вихідні дані для точного відтворення швидкісного електромагнітного середовища.

Чек-лист для постачальника друкованих плат PCIe 6.0:

Ревізія PCIe, конфігурація ліній (x4, x8, x16) та загальна топологія системи.
Довжини ділянок каналу та розрахунковий бюджет втрат (dB).
Точні артикули високошвидкісних рознімів та файли контактних посадкових місць.
Архітектура розташування ретаймерів або комутаторів.
Пошарова структура, точні марки склотекстоліту та вимоги до шорсткості фольги.
Таблиця контрольованих імпедансів диференціальних ліній 85 або 100 Ом.
Повна карта відповідності диференціальних пар на шарах.
Специфікація перехідних отворів та глибини зворотного висвердлювання (backdrill).
Вимоги до вирізів у площинах (antipad) та зворотних перехідних отворів заземлення.
Вимоги до конфігурації тестових купонів на технологічних полях.
Вимоги до заводських вимірювань TDR та зняття S-параметрів (VNA).
Методика виключення впливу вимірювальних кабелів (De-embedding).
Критерії механічного приймання отворів під запресовування Press-Fit.
План вибіркового контролю партій та надання протоколів випробувань.
Регламент контролю змін у технологічному процесі (Change Control).

Повноцінний комплект документації усуває необхідність повторних переробок, оскільки інженери заводу можуть перевірити електричні допуски до запуску виробництва.

Ознайомтеся з розділами об'єднувальні друковані плати (Backplane PCB), високошвидкісні друковані плати та діелектрики Megtron, після чого надішліть проект через сторінку запиту вартості PCB.

Часті запитання щодо прототипів об'єднувальних плат PCIe 6.0

Яка швидкість передачі даних у стандарті PCIe 6.0?

Інтерфейс PCIe 6.0 забезпечує швидкість передачі даних 64 GT/s на одну лінію, використовуючи дворівневу модуляцію PAM4, логіку пакетів FLIT та механізм апаратної прямої корекції помилок (FEC), затверджені консорціумом PCI-SIG.

Чи потрібні ретаймери для кожної крос-плати PCIe 6.0?

Не завжди. Необхідність використання ретаймерів залежить від сумарного затухання в повному тракті, кількості рознімів та фізичної довжини провідників. Канал повинен бути попередньо розрахований та промодельований до остаточного вибору топології системи.

Чи достатньо лише вибору матеріалу Ultra-Low Loss для успішної роботи PCIe 6.0?

Ні. На швидкості 64 GT/s основний внесок у деградацію сигналу вносять розніми, паразитні резонанси перехідних отворів, шлейфи, фазовий зсув у парі, перехресні завади та BGA-переходи.

Як правильно оформити вимоги до backdrilling у документації?

Необхідно вказати номінальну цільову довжину залишкового шлейфа (stub), технологічний допуск свердління за віссю Z, опорну площину відліку та методику контролю шліфів на основі 3D-моделювання.

Яким критеріям серійності повинен відповідати прототип PCIe 6.0?

Прототип повинен виготовлятися строго з тих самих марок матеріалів, мати серійну структуру шарів, ту саму фольгу, технологію backdrill, розніми та геометрію купонів, які будуть застосовуватися в повномасштабній серії.

Нормативна документація та стандарти

PCI Express Base Specification Revision 6.x — PCI-SIG
Специфікація PCI Express Card Electromechanical (CEM) — PCI-SIG
IPC-6012 — Кваліфікація та технічні характеристики жорстких друкованих плат
IPC-2221 — Загальний стандарт проектування друкованих плат
IPC-2141 — Проектування швидкісних плат із контрольованим імпедансом
IPC-TM-650 — Керівництво з методів електричних та механічних випробувань друкованих плат