Високошвидкісна PCB не проходить знак цілісності сигналу тому, що файл моделювання виглядає чистим. Вона проходить, коли повний канал — від корпусу передавача через маршрутизацію PCB, переходи, роз'єми та вхід приймача — має верифікований електричний запас та може вироблятись узгоджено.

Практичний контрольний список SI-знаку з'єднує три інженерні рішення:

Рішення проєктування: Чи відповідає канал вимогам протоколу?
Виробниче рішення: Чи може фабрика PCB будувати потрібні структури повторно?
Рішення валідації: Чи відповідають результати моделювання фізичним вимірюванням?

Цей контрольний список застосовується до інтерфейсів, включаючи DDR, PCIe, Ethernet, USB, SerDes-зв'язки, RF-змішано-сигнальні плати, HDI-проєкти та багатоплатні системи.

Що верифікує контрольний список SI-знаку?

Контрольний список SI-знаку — це шлюз випуску, що підтверджує якість сигналу до виготовлення. Він охоплює планування до топології, маршрутизацію PCB, моделювання, виробничі допуски та лабораторну кореляцію.

Повний SI-знак включає:

Визначення структури шарів та планування імпедансу.
Вибір матеріалу на основі вимог до втрат.
Верифікацію контрольованого імпедансу.
Аналіз перехресних перешкод.
Оцінку втрат внесення та зворотних втрат.
Аналіз діаграми ока та джитеру.
Power-aware SI-аналіз.
Перегляд виробничого допуску.
Кореляцію вимірювань TDR/VNA.

Перевірка правил проєктування (DRC) підтверджує, що PCB слідує правилам топології, але не доводить, що високошвидкісний канал працюватиме коректно. Поведінка сигналу залежить від ефектів лінії передачі, включаючи діелектричні втрати, шорсткість міді, розриви переходів та безперервність зворотного шляху.

Які ключові метрики SI-знаку?

Наступні метрики визначають, чи має високошвидкісний канал PCB достатній електричний запас.

Метрика	Чому це важливо	Типові міркування	Метод валідації
Характеристичний імпеданс ( $Z 0$ )	Контролює відбиття, спричинені розривами імпедансу.	50 Ом несиметричний, 85 Ом або 100 Ом диференціальний цілі поширені. Допуск часто ±10% або жорсткіший залежно від вимог інтерфейсу.	Розв'язувач поля, TDR-моделювання, тестування купонів
Втрати внесення (IL)	Вимірює затухання сигналу через канал.	Залежить від довжини провідника, частоти, діелектричних втрат, шорсткості міді та вибору матеріалу.	S-параметри ( $S 21$ ), VNA, моделювання
Зворотні втрати (RL)	Показує відбиту енергію від розривів.	Покращується контролем переходів, роз'ємів, переходів та змін імпедансу.	S-параметри ( $S 11$ )
Перехресні перешкоди (NEXT/FEXT)	Вимірює зв'язування між сусідніми сигналами.	Впливає зазор, геометрія шарів, опорні площини та довжина паралельної маршрутизації.	3D-моделювання поля
Висота/ширина діаграми ока	Показує напругу та таймінговий запас приймача.	Має задовольняти специфічну для інтерфейсу маску.	IBIS-AMI або перехідне моделювання
Джитер	Вимірює невизначеність таймінгу.	Включає випадкові та детерміновані компоненти.	Аналіз ока та тестування відповідності
Імпеданс PDN	Показує якість подачі потужності під час комутаційних подій.	Важливий для запобігання шуму живлення, що зменшує запас сигналу.	Power-aware SI/PI-аналіз

Які рішення SI-знаку найважливіші за інтерфейсом?

Різні інтерфейси споживають SI-запас різними способами. Використовуйте вимогу каналу для визначення, де інженерні зусилля мають концентруватись.

Тип інтерфейсу	Первинний фокус знаку	Рішення проєктування
DDR4/DDR5	Перекіс таймінгу, топологія, шум потужності	Пріоритезуйте закриття таймінгу, валідацію fly-by-маршрутизації та power-aware-аналіз
PCIe, Ethernet, USB, SerDes	Бюджет втрат, відбиття, переходи переходів	Розподіліть втрати каналу через провідники, переходи, роз'єми та матеріали
HDI PCB	Перехресні перешкоди, зворотні шляхи, поведінка мікропереходів	Валідуйте щільні структури маршрутизації та безперервність опорних площин з використанням технології HDI PCB
Аналог/RF змішаний сигнал	Ізоляція та шумова підлога	Валідуйте шляхи зв'язування між цифровими та чутливими аналоговими секціями
Гнучкі та жорстко-гнучкі	Стабільність імпедансу під час вигину	Враховуйте змінну геометрію у структурах шарів жорстко-гнучкої PCB
Багатоплатні системи	Ефекти роз'ємів та кабелів	Виконайте `багатоплатну si-кореляцію` через повний канал

Як обрати матеріали PCB для SI-продуктивності?

Вибір матеріалу стає рішенням знаку, коли втрати каналу наближаються до межі інтерфейсу.

Вкажіть точні матеріали, товщину та електричні властивості під час планування структури шарів. Важливі параметри включають:

Діелектричну сталу (Dk).
Коефіцієнт дисипації (Df).
Шорсткість міді.
Вміст смоли.
Готову товщину діелектрика.

Для помірно-швидкісних проєктів стандартний FR-4 може забезпечити достатній запас. Вищошвидкісні SerDes-канали можуть потребувати нижчовтратних матеріалів, як-от ламінати класу Megtron або матеріали Rogers.

Використовуйте вибір матеріалів PCB разом з очікуваним бюджетом si-каналу, оскільки кожен сегмент провідника та перехід споживає частину доступного запасу втрат.

Що слід включити в контрольний список постачальника SI-знаку?

Перегляд виробника PCB має підтвердити, що фабрика може відтворити електричні структури, використані у моделюванні.

Пункт перегляду постачальника	Потрібне рішення
Затвердження структури шарів	Підтвердьте структуру шарів, товщину діелектрика, вагу міді та клас матеріалу
Здатність контрольованого імпедансу	Підтвердьте цільові значення імпедансу та виробничий допуск
Доступність матеріалу	Підтвердьте затверджене джерело ламінату та електричні специфікації
Здатність переходів	Підтвердьте вимоги до монтажних отворів, сліпих, прихованих переходів або зворотного свердління
Вимоги до тестування	Визначте TDR-купони, звіти імпедансу та вимоги контролю
Кореляція моделювання	Надайте виміряні дані для порівняння з припущеннями проєктування

Цей ранній процес спільного проєктування структури шарів та si запобігає пізнім змінам структури шарів, що інвалідують обмеження маршрутизації.

Які головні контрольні точки SI-знаку до виготовлення?

SI-планування до топології

Визначте:

Специфікації інтерфейсу.
Максимальну довжину каналу.
Бюджет втрат.
Цілі імпедансу.
Стратегію шарів.
Вибір матеріалу.

Використовуйте Калькулятор імпедансу під час раннього планування для оцінки геометрії провідника, потім фіналізуйте значення з даними структури шарів виробника PCB.

SI-верифікація топології

Перегляньте:

Безперервні опорні площини.
Зазор диференціальних пар.
Вимоги до узгодження довжин.
Переходи переходів.
Безперервність зворотного шляху.
Запуски роз'ємів.

Для високошвидкісних каналів мінімізуйте непотрібні переходи та видаляйте проблемні шлейфи переходів зворотним свердлінням за потреби.

Пост-топологічне моделювання

Верифікуйте:

Витягнуті моделі каналу.
S-параметри.
Результати моделювання IBIS/IBIS-AMI.
Діаграми ока.
Джитер.
Найгірші виробничі кути.

3D-екстракція особливо цінна для складних переходів, роз'ємів та щільних зон маршрутизації.

Які SI-відмови часто з'являються після виготовлення?

Режим відмови	Першопричина	Покращення знаку
Надмірні відбиття	Розрив імпедансу або погані переходи	Валідуйте профіль імпедансу з TDR та моделюванням
Закриття ока	Надмірні втрати, джитер або шум потужності	Виконайте моделювання каналу та power-aware SI-аналіз
Неочікувані перехресні перешкоди	Щільна маршрутизація або недостатній зазор	Включіть аналіз агресор/жертва
Невідповідність моделювання	Неточні моделі матеріалу або відсутні ефекти роз'ємів	Корелюйте моделювання з виміряними S-параметрами
Нестабільність зв'язку через плати	Відсутні моделі роз'ємів або кабелів	Виконайте `багатоплатну si-кореляцію`

Як power-aware SI-аналіз впливає на знак?

Сучасні інтерфейси не можуть верифікуватись лише переглядом сигнальних провідників. Комутаційні струми створюють коливання напруги у мережі розподілу потужності, і ці коливання можуть зменшити відкриття ока.

Power-aware si-аналіз поєднує поведінку сигналу з реалістичними умовами подачі потужності. Він оцінює, чи впливають одночасний комутаційний шум (SSN), імпеданс PDN та стратегія розв'язки на запас приймача.

Це особливо важливо для:

Шин пам'яті DDR.
Високошвидкісних процесорів.
FPGA-систем.
Великих паралельних інтерфейсів.

Яку інформацію слід надати для SI-перегляду?

Повний пакет SI-перегляду має включати:

Виробничі файли Gerber або ODB++.
Визначення структури шарів PCB.
Специфікації матеріалу.
Вимоги до контрольованого імпедансу.
Список критичних мереж.
Моделі моделювання.
Моделі роз'ємів та кабелів, коли застосовно.
Вимоги до вимірювань, як-от TDR або VNA-тестування.

Для проєктів високошвидкісної PCB ці документи створюють прямий зв'язок між припущеннями моделювання та виробничою реальністю.

FAQ SI-знаку

На якій швидкості SI-знак стає необхідним?

SI-ефекти залежать від швидкості фронту, а не лише від частоти годинника. Коли час наростання сигналу стає достатньо коротким, що поведінка лінії передачі має значення, потрібен формальний SI-аналіз. Сучасні проєкти DDR, PCIe, Ethernet та SerDes зазвичай вимагають структурованого знаку.

Чому моделювання не відповідає вимірюванню?

Поширені причини включають неточні властивості матеріалу, відсутні моделі роз'ємів, виробничу варіацію, різниці профілю міді та неповну екстракцію каналу.

Чи всі мережі потребують повнохвильового моделювання?

Ні. Пріоритезуйте критичні мережі з високими швидкостями даних, довгими маршрутами, складними структурами переходів, роз'ємами або вузькими запасами таймінгу.

Як зворотне свердління допомагає SI?

Зворотне свердління видаляє невикористані циліндри переходів, що поводяться як шлейфи. Це зменшує відбиття та резонансні ефекти на високошвидкісних каналах.

Висновок: Що досягає успішний SI-знак?

Успішний SI-знак доводить, що проєктування PCB, виробничий процес та план валідації узгоджені.

Мета не просто проходження моделювання. Мета — результат першого виробництва з вимірюваним електричним запасом.

До випуску підтвердьте:

Структура шарів відповідає моделі моделювання.
Канал відповідає вимогам імпедансу та втрат.
Критичні мережі мають верифікований запас ока.
Виробничі допуски включені.
Фізичні вимірювання можуть валідувати проєкт.

Структурований контрольний список SI-знаку зменшує відмови прототипів та допомагає інженерним командам переводити високошвидкісні проєкти у виробництво з впевненістю.