PCB сервера Xeon — це багатошарова материнська плата, спроєктована навколо визначення платформи Intel, топології пам'яті, тканини PCI Express, мережі живлення, інтерфейсів керування, роз'ємів та теплової системи шасі. Виробничий виклик не в назві процесора; він у збереженні багатьох інтерфейсів, критичних за втратами, таймінгами, живленням та механікою, через визначення структури шарів, топологію, виготовлення, збірку та системну валідацію.
Ключові висновки
- Починайте з ліцензованих керівництв з проєктування платформи, вимог до процесора/роз'єму, топології пам'яті, специфікацій роз'ємів та бюджетів каналів. Загальний набір правил для серверних плат не може їх замінити.
- PCIe 5.0 працює на 32 GT/s. PCIe 6.0 працює на 64 GT/s та додає сигнальну передачу PAM4 з режимом FLIT та FEC, роблячи дисципліну щодо розривів, втрат та валідації більш вимогливою.
- Вибирайте ламінат та профіль міді з модельованих втрат каналу, перекосу, склотканини, тепла, доступності та виробничих можливостей — а не лише за назвою бренду.
- Зворотне свердління, HDI-структури та велика кількість шарів допомагають лише тоді, коли канал та ескейп-проєктування виправдовують доданий допуск та навантаження контролем.
- Пакети запитів та кваліфікації мають визначати купони, докази імпедансу/втрат, межі залишкових шлейфів зворотного свердління, суміщення, пресові інтерфейси, плоскість та контроль змін.
Що має бути зафіксовано до детальної маршрутизації?
Структура шарів плати та механічна архітектура є частиною електричного проєктування. Зафіксуйте такі вхідні дані разом:
- ревізія процесора/роз'єму та платформи;
- кількість DIMM, топологія, розміщення та швидкість даних пам'яті;
- покоління PCIe, карта ліній, роз'єми або кінцеві пристрої, ретаймери та бюджет каналу;
- високошвидкісні мережеві, накопичувальні, тактові, керуючі та діагностичні інтерфейси;
- контур плати, шасі, повітряний потік, радіатори, зони заборон, підсилювачі та розташування роз'ємів;
- струм шин живлення, перехідні процеси, послідовність, телеметрія та вимоги до розв'язки; та
- виробнича панель, діапазон кількості шарів, структури переходів, доступ зворотного свердління та стратегія тестування.
Постачальник може запропонувати виробничоздатну структуру шарів, але власник платформи має затвердити її за моделями цілісності сигналу та живлення.
Проєктування каналу PCIe та виробничий контроль
На 32 GT/s та 64 GT/s повний канал включає корпус, провідники PCB, переходи, роз'єми, додаткові плати або кабелі та будь-які ретаймери. Імпеданс PCB — лише частина цього бюджету.
| Характеристика каналу | Ризик | Доказ проєктування або виробництва |
|---|---|---|
| Довга довжина провідника | Втрати внесення та закриття діаграми ока | Модельовані втрати з обраним ламінатом/міддю та виміряні дані купонів |
| Перехід між шарами | Ємність переходу та невикористаний шлейф стінки | 3D/модельний перегляд, рішення зворотного свердління або HDI, купон/поперечний переріз |
| Запуск роз'єму | Локальний розрив імпедансу | Базовий посадковий майданчик виробника плюс валідація польовим розв'язувачем/моделлю |
| Зміна опори | Розрив зворотного шляху та перетворення синфазного сигналу | Найближча структура зшивання та перегляд переходу опори |
| Асиметрія пари | Внутрішньопарний перекіс та перетворення мод | Геометрія, стратегія склотканини та виміряний перекіс за потреби |
| Варіація виробництва | Дрейф імпедансу та втрат | Контрольована структура шарів, геометрія провідників, дані діелектрика/міді, купони |
Зворотне свердління видаляє невикористану металізовану стінку нижче або вище активного з'єднання. Визначте бік свердління, цільовий шар, кінцевий залишковий шлейф, допуск суміщення та метод контролю. «Зворотне свердління всіх високошвидкісних переходів» — не повна виробнича інструкція.
Для пов'язаних меж можливостей див. високошвидкісна PCB, PCB з великою кількістю шарів та об'єднувальна PCB.
Маршрутизація DDR5 залежить від топології
Топологія DDR5 має слідувати обраному процесору та реалізації пам'яті. Команди/адреса/керування, такти, строби даних, біти даних, сигнал/скидання тривоги, опорні напруги та шини живлення не поділяють одне універсальне правило довжини.
Команда проєктування має надати:
- затверджену топологію та розміщення DIMM/пристроїв;
- цілі імпедансу та припущення допусків;
- обмеження таймінгу/перекосу в межах групи та між групами;
- моделі корпусу, роз'єму та пам'яті, використані для моделювання;
- правила переходів та зміни опори;
- припущення термінатора, ODT та цілісності живлення; та
- потрібні результати моделювання та лабораторної валідації.
Не затягуйте кожен допуск маршрутизації «для безпеки». Зайві обмеження збільшують кількість шарів, зв'язування серпантинів, перевантаження маршрутизації та виробничі витрати. Застосовуйте межі платформи до шляхів, які фактично їх потребують.
Вибір низьковтратного матеріалу та міді
Вибір матеріалу має базуватися на частотно-залежній діелектричній поведінці, дисипації, шорсткості міді, склотканині, тепловій продуктивності, доступності товщин та кваліфікованому процесі виробника.
| Рішення | Питання покупця |
|---|---|
| Сімейство ламінатів | Чи відповідає виміряна втрата каналу бюджету за виробничої варіації? |
| Профіль міді | Чи включена шорсткість у модель та контрольована у закупівлі? |
| Товщина діелектрика | Чи може постачальник витримати геометрію, потрібну для імпедансу та щільності маршрутизації? |
| Тип скла | Чи прийнятний ризик перекосу для найдовших та найчутливіших пар? |
| Гібридна структура шарів | Чи зрозумілі ризики з'єднання, тепла, суміщення та доступності матеріалів? |
| Альтернативний матеріал | Чи визначена еквівалентність виміряними властивостями та повторним моделюванням, а не маркетинговою категорією? |
Використовуйте заміну матеріалу лише через контрольований інженерний перегляд. Номінального Dk або мітки «низькі втрати» недостатньо для серверної платформи.
Цілісність живлення та теплово-механічне проєктування
Серверні материнські плати розподіляють високий струм між процесором, пам'яттю, акселераторами, накопичувачами, вентиляторами та керуючими схемами. Мережа живлення має відповідати цілям падіння постійного струму та перехідного імпедансу, вписуючись у розщеплення площин, переходи, роз'єми та щільну високошвидкісну ескейп-маршрутизацію.
Моделюйте шлях VRM-до-навантаження, індуктивність монтажу конденсаторів, розповсюдження площин, інтерфейс роз'єму та взаємодію шин. Розмістіть телеметрію та сенсорні з'єднання на передбаченому опорі навантаження. Перевірте нарощування шин, послідовність, пульсації, перехідну реакцію, розподіл струму та обробку відмов на апаратурі.
Механічно великі роз'єми, банки DIMM, радіатори, пресові роз'єми та кріплення шасі можуть вигинати PCB. Визначте товщину, плоскість, зони заборон, підсилювачі, підтримку вставляння, послідовність моменту та стиснення теплового інтерфейсу. Лише виробнича плоскість не прогнозує повністю форму зібраної плати.
Виробничі докази та NPI
| Етап | Докази для запиту |
|---|---|
| Вхідний матеріал | Ідентифікація ламінату/міді та контрольовані дані партії, як зазначено |
| Внутрішні шари та ламінування | Суміщення, конструкція діелектрика/міді, план купонів імпедансу |
| Свердління та металізація | Геометрія переходів, коефіцієнт форми, мідь, вирівнювання зворотного свердління та залишковий шлейф |
| Готова гола плата | Електричний тест, імпеданс, купон втрат/перекосу за зазначенням, розміри та плоскість |
| Збірка | SPI, AOI, рентген для прихованих з'єднань, пресовий процес, контроль роз'єму/сокета |
| Налагодження | Послідовність шин, такти, керуючий контролер, прошивка, граничне сканування та діагностика |
| Високошвидкісна валідація | Докази відповідності/налагодження PCIe та тести пам'яті за визначеними конфігураціями |
| Теплова/системна валідація | Навантаження, повітряний потік, умови впуску, карта датчиків, результати тротлінгу та відмов |
План тестування має розрізняти виробничі докази плати та відповідність платформи. Купон імпедансу, що пройшов, не доводить повний канал PCIe або підсистему DDR5.
Поширені причини затримки NPI
- зміни структури шарів після маршрутизації, оскільки доступність матеріалу не була перевірена рано;
- запуски роз'ємів, скопійовані без обраної шаруватої конструкції;
- інструкції зворотного свердління, що опускають бік, ціль, залишковий шлейф або допуск;
- неповні критерії альтернативних матеріалів;
- відсутнє визначення підтримки сокета, пресового з'єднання або радіатора;
- тестові точки, заблоковані DIMM, радіаторами або апаратурою шасі;
- ревізії прошивки, CPLD, BMC або конфігурації, не пов'язані з ревізією PCBA; та
- лабораторні відмови без каналу, форми хвилі, купона або теплових доказів, потрібних для ізоляції механізму.
Контрольний список RFQ для PCB сервера Xeon
Надайте:
- Gerber або ODB++, дані свердління/зворотного свердління, нетлист IPC-356, структуру шарів, креслення імпедансу та виробництва;
- контур плати, 3D-модель, вимоги до сокета/роз'єму/пресового з'єднання, товщину, плоскість та механічну підтримку;
- вимоги до матеріалу та міді плюс схвалений метод альтернатив/еквівалентності;
- карту високошвидкісних шарів, класи каналів, структури переходів, визначення зворотного свердління та вимоги до купонів;
- BOM, центроїд, креслення збірки, теплову апаратуру, прошивку/програмування та критерії контролю;
- електричну, гранично-сканувальну, функціональну, пам'яті, PCIe та теплову відповідальність за тестування; та
- кількість прототипів, виробничий прогноз, відстежуваність, звітність та контроль інженерних змін.
APTPCB може перевірити, чи запропонований пакет виготовлення та збірки є внутрішньо виробничоздатним. Електричне проєктування платформи та відповідність залишаються за відповідальною командою розробки сервера.
Довідкові стандарти та документи
- Специфікації PCI-SIG PCI Express 5.0 та PCI Express 6.0
- Стандарти JEDEC DDR5 SDRAM та модулів
- Керівництва з проєктування платформи Intel, еталонні схеми та документація процесора/роз'єму для обраної платформи
- Моделі та примітки із застосування роз'ємів, ретаймерів, тактів, пам'яті та ламінатів від постачальників
- IPC-2221, IPC-6012, IPC-2141 та відповідні методи випробувань IPC-TM-650
FAQ
Чи кожна PCB сервера Xeon потребує однакової кількості шарів?
Ні. Кількість шарів залежить від ескейпу сокета, топології DIMM, кількості ліній, площин живлення, розміру плати, розміщення роз'ємів, стратегії переходів та затвердженої структури шарів.
Чи є PCIe 6.0 просто швидшою версією PCIe 5.0?
Вона подвоює швидкість передачі з 32 GT/s до 64 GT/s та вводить сигнальну передачу PAM4, режим FLIT та FEC. Ці зміни впливають на стратегію каналу та валідації.
Чи гарантує зворотне свердління проходження каналу PCIe?
Ні. Воно може зменшити резонанс шлейфів переходів, але втрати провідників, запуски, роз'єми, переходи опори, перехідні перешкоди, шляхи корпусу/плат та еквалайзер все ще мають значення.
Чи повинен виробник обирати правила узгодження довжин DDR5?
Ні. Команда проєктування платформи встановлює топологію та обмеження таймінгу з вимог процесора/пам'яті та моделювання. Виробник перевіряє, чи отримана геометрія є виробничоздатною.
Чи потрібен автоматично IPC Class 3 для плат дата-центрів?
Не автоматично. Покупець має визначити застосовний клас продуктивності та будь-які додаткові серверно-специфічні вимоги до прийняття та надійності.
Кваліфікуйте канал, живлення та механіку разом
Серверна материнська плата досягає виробництва швидше, коли обмеження платформи, структура шарів, моделі каналів, конструкція переходів, живлення, механічна підтримка та докази тестування залишаються під однією ревізією. Надішліть цей повний пакет для високошвидкісної перевірки виготовлення та PCBA.