محتویات
- نکات برجسته
- PCB اترنت 100G: تعریف و محدوده کاربرد
- قوانین و مشخصات PCB اترنت 100G
- مراحل پیاده‌سازی PCB اترنت 100G
- عیب‌یابی PCB اترنت 100G
- چک‌لیست ارزیابی تأمین‌کننده: چگونه سازنده PCB را بررسی کنیم
- واژه‌نامه
- ۶ قانون ضروری برای PCB اترنت 100G (برگه خلاصه)
- پرسش‌های متداول
- درخواست قیمت / بررسی DFM برای PCB اترنت 100G
- جمع‌بندی
در دنیای شبکه‌های پرسرعت، یک PCB اترنت 100G فقط یک برد مدار با تلرانس‌های سخت‌گیرانه‌تر نیست؛ بلکه یک قطعه مهندسی‌شده دقیق است که در آن هر میکرون از مس و هر بافت از الیاف شیشه روی یکپارچگی سیگنال تأثیر می‌گذارد. این بردها به‌طور خاص برای پشتیبانی از نرخ انتقال داده 100 گیگابیت بر ثانیه (Gbps) طراحی شده‌اند که معمولاً با چهار مسیر 25 Gbps (NRZ) یا دو مسیر 50 Gbps (PAM4) به دست می‌آید. در این فرکانس‌ها، ترک PCB دیگر مانند یک سیم ساده عمل نمی‌کند، بلکه مانند یک خط انتقال رفتار می‌کند؛ جایی که تلفات دی‌الکتریک، اثر پوستی و استاب‌های ویا می‌توانند نمودار چشم سیگنال را پیش از رسیدن به گیرنده کاملاً تخریب کنند.
به‌عنوان مهندس ارشد CAM در APTPCB، هر سال صدها طراحی پرسرعت را بررسی می‌کنم. تفاوت بین یک نمونه اولیه 100G موفق و یک برد ناموفق، اغلب به انتخاب متریال (عبور از FR4 استاندارد) و مدیریت فیزیکی تغییر مسیرهای سیگنال (ویاها) برمی‌گردد. این راهنما قوانین حیاتی تولید و طراحی موردنیاز برای دستیابی به موفقیت در اولین تولید را پوشش می‌دهد.
پاسخ سریع
برای داشتن یک PCB اترنت 100G قابل‌اعتماد، باید تلفات درج و تلفات بازگشتی را در سراسر فرکانس نایکویست (معمولاً 12.89 GHz برای 25G NRZ) به‌صورت دقیق کنترل کنید.
- قانون متریال: از FR4 استاندارد (Tg170) استفاده نکنید. باید از لمینیت‌های "Low Loss" یا "Ultra Low Loss" (مانند Panasonic Megtron 6/7، Isola Tachyan یا سری Rogers RO4000) با ضریب اتلاف (Df) کمتر از 0.005 استفاده کنید.
- مشکل حیاتی: استاب‌های ویا. هر بخش بلااستفاده از ویا سوراخ‌کاری‌شده مانند یک آنتن عمل می‌کند و باعث ایجاد تشدید می‌شود که سیگنال‌ها را از بین می‌برد. باید از بک‌دریل یا ویاهای کور/مدفون استفاده کنید تا طول استاب‌ها به کمتر از 10 mils (0.25mm) کاهش یابد.
- تأیید عملکرد: کنترل امپدانس به‌تنهایی کافی نیست. برای بررسی کیفیت خط انتقال، باید تست تلفات درج با استفاده از VNA (آنالایزر شبکه برداری) انجام شود، نه فقط اندازه‌گیری امپدانس مشخصه.
- پروفایل مس: برای کاهش تلفات ناشی از اثر پوستی، فویل مسی VLP (Very Low Profile) یا HVLP (Hyper Very Low Profile) را مشخص کنید.
- استکاپ: همیشه از استکاپ متقارن با زوج‌های دیفرانسیلی کوپل‌شده نزدیک و مرجع‌گیری‌شده نسبت به صفحات زمین یکپارچه استفاده کنید.
نکات برجسته
- متریال اهمیت دارد: تغییر از FR4 استاندارد به Megtron 6 می‌تواند تلفات درج را در 12 GHz بیش از 50٪ کاهش دهد.
- بک‌دریل ضروری است: برای کانکتورهای Through-Hole در بک‌پلین‌های ضخیم، بک‌دریل اقتصادی‌ترین روش حذف استاب‌هایی است که باعث از بین رفتن سیگنال می‌شوند.
- اثر بافت الیاف شیشه: در سرعت‌های 25Gbps+ برای هر مسیر، الگوی بافت شیشه اهمیت دارد. از "شیشه پخش‌شده" (مانند 1067، 1078) استفاده کنید یا ترک‌ها را با زاویه کمی (10°) مسیریابی کنید تا اسکیو کاهش یابد.
- فینیش سطحی: ENIG یا نقره غوطه‌وری به دلیل سطح صاف ترجیح داده می‌شوند؛ از HASL به دلیل ناهمواری که روی امپدانس تأثیر می‌گذارد، اجتناب کنید.
- تلرانس‌ها: طراحی‌های 100G به کنترل امپدانس ±5٪ یا بهتر نیاز دارند که سخت‌گیرانه‌تر از استاندارد معمول ±10٪ است.
PCB اترنت 100G: تعریف و محدوده کاربرد
یک PCB اترنت 100G بر اساس توانایی پشتیبانی از استانداردهای IEEE 802.3bj (100GBASE-KR4) یا 802.3bm تعریف می‌شود. در حالی که "100G" به ظرفیت انتقال کلی اشاره دارد، چالش مهندسی در سرعت هر مسیر قرار دارد. بیشتر پیاده‌سازی‌های 100G از ۴ مسیر 25 Gbps (سیگنالینگ NRZ) استفاده می‌کنند. پیاده‌سازی‌های جدیدتر ممکن است از ۲ مسیر 50 Gbps (سیگنالینگ PAM4) استفاده کنند.
فیزیک سیگنال‌های 25+ Gbps به این معناست که خود متریال برد انرژی سیگنال را جذب می‌کند (تلفات دی‌الکتریک) و زبری ترک‌های مسی مقاومت را در فرکانس‌های بالا افزایش می‌دهد (اثر پوستی). علاوه بر این، حاشیه خطای زمانی (اسکیو) به چند پیکوثانیه کاهش می‌یابد. اگر مسیر مثبت و منفی یک زوج دیفرانسیلی از نظر طول کاملاً تطبیق نداشته باشند—یا اگر یکی از مسیرها روی دسته‌ای از الیاف شیشه و دیگری روی رزین حرکت کند—سیگنال‌ها با اختلاف فاز به مقصد می‌رسند، "چشم" سیگنال بسته می‌شود و خطاهای داده ایجاد می‌شوند.
در APTPCB، ما بردهای 100G را در دسته "فوق پرسرعت" قرار می‌دهیم که برای اطمینان از تطابق برد فیزیکی با داده‌های شبیه‌سازی، به سیکل‌های لمینیشن و پروتکل‌های سوراخ‌کاری ویژه نیاز دارند.
اهرم تصمیم‌گیری فنی → تأثیر عملی
| پارامتر تصمیم‌گیری / مشخصه | تأثیر عملی (بازده/هزینه/قابلیت اطمینان) |
|---|---|
| Df لمینیت (ضریب اتلاف) | مستقیماً حداکثر طول ترک را تعیین می‌کند. Df کمتر (<0.004) اجازه ترک‌های طولانی‌تر می‌دهد اما هزینه متریال را نسبت به FR4 حدود ۲ تا ۳ برابر افزایش می‌دهد. |
| زبری فویل مسی (VLP/HVLP) | مس صاف‌تر تلفات درج را در فرکانس‌های بالا کاهش می‌دهد (اثر پوستی). برای مسیرهای بیش از 10 اینچ در 25GHz ضروری است. |
| بک‌دریل (حذف استاب) | استاب‌های تشدیدکننده را حذف می‌کند. برای یکپارچگی سیگنال ضروری است اما یک مرحله تولید سوراخ‌کاری اضافه ایجاد می‌کند و به فاصله‌های طراحی مشخص نیاز دارد. |
| نوع بافت شیشه (1067/1078) | استفاده از "شیشه پخش‌شده" اثر بافت الیاف شیشه (اسکیو) را کاهش می‌دهد و بدون نیاز به مسیریابی زیگزاگ پیچیده، از جیتر دوره‌ای جلوگیری می‌کند. |
قوانین و مشخصات PCB اترنت 100G
طراحی برای 100G نیازمند رعایت قوانین سخت‌گیرانه‌ای است که هندسه ترک‌ها و متریال‌های مورد استفاده را کنترل می‌کنند. در ادامه مشخصات استانداردی که برای تولید در APTPCB توصیه می‌کنیم آورده شده است.
| قانون / پارامتر | مقدار پیشنهادی | دلیل اهمیت | روش تأیید |
|---|---|---|---|
| امپدانس دیفرانسیلی | 85Ω یا 100Ω ±5% | عدم تطابق باعث بازتاب سیگنال (Return Loss) شده و توان سیگنال در گیرنده کاهش می‌یابد. | تست TDR روی کوپن‌ها. |
| عرض / فاصله ترک | حداقل 4mil / 5mil | کوپلینگ نزدیک‌تر کراس‌تاک را کاهش می‌دهد؛ عرض روی تلفات اثر پوستی تأثیر دارد. | AOI و بررسی مقطع عرضی. |
| طول استاب ویا | < 10 mils (0.25mm) | استاب‌های طولانی مانند فیلترهای ناچ عمل کرده و فرکانس‌های مشخص را حذف می‌کنند. | بازرسی X-Ray و گزارش کنترل عمق بک‌دریل. |
| اسکیو داخل زوج | < 5 mils (حدود 0.7ps) | عدم تطابق فاز باعث بسته‌شدن نمودار چشم سیگنال می‌شود. | بررسی نرم‌افزار طراحی و اندازه‌گیری VNA. |
| Dk / Df متریال | Dk حدود 3.0-3.6 / Df < 0.004 | Dk پایین تأخیر انتشار را کاهش می‌دهد؛ Df پایین تضعیف سیگنال را کاهش می‌دهد. | گواهی دیتاشیت متریال (IPC-4101). |
| صفحه مرجع | مس یکپارچه (GND) | شکاف در صفحه مرجع حلقه‌های القایی بزرگ و EMI ایجاد می‌کند. | بررسی بصری فایل‌های Gerber. |
برای استکاپ‌های پیچیده، استفاده زودهنگام از خدمات استکاپ PCB در مرحله طراحی می‌تواند کمک کند تا قابل دستیابی بودن اهداف امپدانس با ضخامت‌های استاندارد دی‌الکتریک بررسی شود.
PCB اترنت 100G: مراحل پیاده‌سازی
پیاده‌سازی طراحی 100G یک فرآیند خطی است که حذف هر مرحله معمولاً باعث نیاز به بازطراحی برد می‌شود.
فرآیند پیاده‌سازی
راهنمای اجرای مرحله‌به‌مرحله
یک لمینیت کم‌تلفات (مانند Megtron 6) انتخاب کنید. تعداد لایه‌ها را طوری تعیین کنید که هر لایه سیگنال پرسرعت دارای مرجع زمین یکپارچه مجاور باشد. عرض ترک موردنیاز برای امپدانس 100Ω را محاسبه کنید.
زوج‌های دیفرانسیلی 100G را در اولویت مسیریابی قرار دهید. تعداد ویاها را کاهش دهید. روی پدها از "Teardrop" استفاده کنید. اطمینان حاصل کنید ناحیه‌های Breakout مربوط به BGA امپدانس و مرجع زمین را حفظ می‌کنند. از خم‌های 90 درجه پرهیز کنید و از زاویه 45 درجه یا قوس استفاده کنید.
شبیه‌سازی پس از Layout را اجرا کنید. کراس‌تاک (NEXT/FEXT) و تلفات بازگشتی را بررسی کنید. ویاهایی که بیش از 10 mil استاب دارند را شناسایی کرده و در یادداشت‌های ساخت برای بک‌دریل مشخص کنید.
فایل‌های Gerber را همراه با چارت سوراخ‌کاری مخصوص بک‌دریل ارسال کنید. گزارش‌های TDR و در صورت امکان تست SET2DIL یا SPP را برای بررسی تلفات درج روی کوپن‌های تست درخواست کنید.
عیب‌یابی PCB اترنت 100G
حتی با وجود طراحی مناسب، هنگام تست ممکن است مشکلاتی ایجاد شوند. در ادامه حالت‌های رایج خرابی لینک‌های 100G و روش رفع آن‌ها آمده است.
1. نرخ بالای خطای بیت (BER)
اگر لینک برقرار می‌شود اما بسته‌ها از دست می‌روند، مشکل اغلب جیتر یا کراس‌تاک است.
- علت: ترک‌ها بیش از حد نزدیک به سیگنال‌های مزاحم قوی (مانند مبدل‌های DC-DC یا کلاک‌های پرسرعت دیگر) مسیریابی شده‌اند.
- راه‌حل: فاصله بین زوج‌های دیفرانسیلی را افزایش دهید (قانون 3W اغلب کافی نیست؛ هدف را 4W یا 5W قرار دهید). شکاف‌های صفحه مرجع (قطع مسیر برگشت جریان) را بررسی کنید.
2. تضعیف سیگنال (خطای تلفات درج)
سیگنال در گیرنده بیش از حد ضعیف است.
- علت: طول ترک برای متریال انتخاب‌شده بیش از حد زیاد است یا مس بیش از حد زبر است.
- راه‌حل: اگر نمی‌توانید طول ترک را کاهش دهید، به متریال با Df کمتر ارتقا دهید (برای مثال از Megtron 4 به Megtron 7 بروید). فویل مسی HVLP را مشخص کنید.
3. تشدید / فیلتر ناچ
سیگنال در فرکانس‌های پایین خوب دیده می‌شود اما در یک فرکانس بالا (برای مثال 12 GHz) از بین می‌رود.
- علت: استاب‌های ویا. بخش بلااستفاده ویا در یک‌چهارم طول موج فرکانس سیگنال تشدید می‌کند.
- راه‌حل: برای حذف استاب از بک‌دریل استفاده کنید. اطمینان حاصل کنید تلرانس عمق بک‌دریل دقیق باشد (معمولاً ±0.05mm).
چک‌لیست ارزیابی تأمین‌کننده: چگونه سازنده PCB را بررسی کنیم
هر سازنده PCB قادر به پاسخ‌گویی به نیازهای 100G نیست. پیش از ثبت سفارش، از این چک‌لیست برای ارزیابی تأمین‌کننده خود (مانند APTPCB) استفاده کنید.
- آیا کارخانه قابلیت تست VNA داخلی دارد؟ (برای بررسی تلفات درج، نه فقط امپدانس، ضروری است).
- تلرانس استاندارد عمق بک‌دریل چقدر است؟ (باید ±0.1mm یا بهتر باشد؛ ایده‌آل ±0.05mm است).
- آیا لمینیت‌های پرسرعت را موجود دارد؟ (به‌طور مشخص Megtron 6/7، Rogers 4350 یا معادل آن را بپرسید. اگر مجبور به سفارش باشد، زمان تحویل افزایش می‌یابد).
- آیا توانایی کنترل تلرانس عرض ترک +2/-2 mil را دارد؟ (استاندارد ±20٪ است؛ در طراحی پرسرعت معمولاً ±10٪ یا ±0.5mil نیاز است).
- آیا برای هر بچ تولید، تحلیل مقطع عرضی انجام می‌دهد؟ (برای تأیید ضخامت آبکاری و یکنواختی لایه دی‌الکتریک).
- آیا برای تأیید بک‌دریل از بازرسی X-Ray استفاده می‌شود؟ (برای اطمینان از اینکه مته بیش از حد عمیق نشده یا استاب زیادی باقی نمانده است).
واژه‌نامه
- تلفات درج (Insertion Loss): کاهش توان سیگنال هنگام حرکت در طول ترک که با دسی‌بل (dB) اندازه‌گیری می‌شود. فرکانس‌های بالاتر تلفات بیشتری دارند.
- تلفات بازگشتی (Return Loss): مقدار سیگنالی که به دلیل عدم تطابق امپدانس به منبع بازتاب می‌شود. تلفات بازگشتی بالا نشان‌دهنده یکپارچگی سیگنال ضعیف است.
- بک‌دریل (Backdrilling): فرآیند تولیدی که در آن مته‌ای کمی بزرگ‌تر از سوراخ ویا برای حذف بخش بلااستفاده بشکه آبکاری‌شده (استاب) در ویاهای Through-Hole استفاده می‌شود تا بازتاب سیگنال کاهش یابد.
- PAM4 (Pulse Amplitude Modulation 4-level): روش مدولاسیونی که دو بیت را در هر سمبل منتقل می‌کند و در مقایسه با NRZ (Non-Return-to-Zero) در همان پهنای باند، نرخ داده را تقریباً دو برابر می‌کند، اما به نسبت سیگنال به نویز بهتر نیاز دارد.
- اسکیو (Skew): اختلاف زمانی رسیدن سیگنال مثبت و منفی در یک زوج دیفرانسیلی. اسکیوی زیاد باعث تبدیل سیگنال دیفرانسیلی به نویز مد مشترک می‌شود.
6 قانون ضروری برای PCB اترنت 100G (برگه خلاصه)
| قانون / دستورالعمل | دلیل اهمیت (فیزیک/هزینه) | مقدار هدف / اقدام |
|---|---|---|
| حذف استاب‌های ویا | استاب‌ها مانند آنتن عمل کرده و باعث تشدید شدید و افت سیگنال در 25GHz+ می‌شوند. | بک‌دریل تا کمتر از 10 mil باقی‌مانده. |
| استفاده از متریال کم‌تلفات | FR4 استاندارد در فرکانس‌های بالا انرژی سیگنال زیادی جذب می‌کند. | Df < 0.005 (مانند Megtron 6). |
| صفحه مرجع پیوسته | جریان مسیر برگشت باید مستقیماً زیر سیگنال حرکت کند. شکاف‌ها باعث جهش اندوکتانس می‌شوند. | مس یکپارچه (بدون شکاف زیر ترک‌ها). |
| ویاهای زمین نزدیک ویاهای سیگنال | هنگام تغییر لایه سیگنال (محور Z)، مسیر برگشت جریان را فراهم می‌کند. | قرار دادن ویا GND در فاصله کمتر از 30 mils از ویا سیگنال. |
| کنترل دقیق امپدانس | عدم تطابق باعث بازتاب می‌شود. 100G نسبت به 10G تحمل کمتری دارد. | تلرانس ±5% (در برابر استاندارد ±10%). |
| کاهش اثر بافت الیاف شیشه | دسته‌های دوره‌ای شیشه باعث اسکیو می‌شوند اگر یک ترک روی شیشه و دیگری روی رزین قرار گیرد. | استفاده از شیشه پخش‌شده یا مسیریابی زیگزاگ. |
پرسش‌های متداول
س: آیا می‌توانم از FR4 استاندارد برای PCB اترنت 100G استفاده کنم؟
پ: به‌طور کلی خیر. اگرچه ممکن است برای ترک‌های بسیار کوتاه (< 1 اینچ) کار کند، FR4 استاندارد دارای ضریب اتلاف (Df) بسیار بالا (حدود 0.02) است که باعث تلفات بیش از حد سیگنال در 12-14 GHz می‌شود. باید از متریال‌های میان‌تلفات یا کم‌تلفات مانند Isola FR408HR یا Panasonic Megtron 6 استفاده کنید.
س: تفاوت هزینه بین FR4 استاندارد و متریال‌های پرسرعت چقدر است؟
پ: لمینیت‌های پرسرعت مانند Megtron 6 می‌توانند ۲ تا ۳ برابر بیشتر از FR4 استاندارد هزینه داشته باشند. با این حال، هزینه متریال معمولاً تنها بخشی از ارزش کل برد است و هزینه یک نمونه اولیه ناموفق به دلیل مشکلات یکپارچگی سیگنال بسیار بیشتر خواهد بود.
س: آیا برای 100G به ویاهای کور و مدفون نیاز دارم؟
پ: الزاماً نه. اگرچه ویاهای کور/مدفون برای کاهش استاب عالی هستند، اما تعداد سیکل‌های لمینیشن و هزینه را افزایش می‌دهند. بک‌دریل یک جایگزین ارزان‌تر برای ویاهای Through-Hole است که در کاربردهای 100G یکپارچگی سیگنال مشابهی ایجاد می‌کند.
س: چگونه امپدانس صحیح برای 100G را محاسبه کنم؟
پ: می‌توانید از محاسبه‌گر امپدانس استفاده کنید، اما برای 100G توصیه می‌کنیم با سازنده PCB مشورت کنید. ما از نرم‌افزارهای حل‌کننده میدان (مانند Polar SI9000) استفاده می‌کنیم که درصد رزین، زبری مس و etchback را در نظر می‌گیرد تا عرض دقیق ترک موردنیاز را تعیین کند.
س: بهترین فینیش سطحی برای PCBهای 100G چیست؟
پ: ENIG (طلای غوطه‌وری نیکل بدون جریان برق) یا نقره غوطه‌وری توصیه می‌شوند. این روش‌ها سطح بسیار صافی برای نصب قطعات فراهم می‌کنند و مانند HASL (ترازکننده لحیم با هوای گرم) ضخامت نامنظم به ترک‌ها اضافه نمی‌کنند که می‌تواند امپدانس را مختل کند.
س: حداکثر طول ترک برای 100G روی PCB چقدر است؟
پ: به متریال بستگی دارد. روی FR4 استاندارد ممکن است به 2-3 اینچ محدود شوید. روی Megtron 6 اغلب می‌توان 10-15 اینچ یا بیشتر به دست آورد که به قابلیت‌های رتایمر/درایور بستگی دارد. برای تعیین برد دقیق، شبیه‌سازی لازم است.
درخواست قیمت / بررسی DFM برای PCB اترنت 100G
آماده انتقال طراحی پرسرعت خود به مرحله تولید هستید؟ در APTPCB، ما در زمینه تولید پیشرفته PCB برای کاربردهای دیتاسنتر و شبکه تخصص داریم.
برای دریافت قیمت دقیق و DFM، لطفاً موارد زیر را ارسال کنید:
- فایل‌های Gerber (ترجیحاً در فرمت RS-274X).
- نقشه ساخت شامل چارت سوراخ‌کاری و لایه‌های بک‌دریل.
- جزئیات استکاپ (تعداد لایه‌ها، متریال موردنظر و نیازمندی‌های امپدانس).
- Netlist (IPC-356) برای تأیید تست الکتریکی.
جمع‌بندی
طراحی یک PCB اترنت 100G نیازمند تغییر دیدگاه از "اتصال نقاط" به "مدیریت خطوط انتقال" است. با انتخاب متریال‌های کم‌تلفات مناسب، کنترل دقیق استاب‌های ویا از طریق بک‌دریل و رعایت تلرانس‌های سخت‌گیرانه امپدانس، می‌توانید اطمینان حاصل کنید که برد شما با اطمینان در سرعت 25 Gbps برای هر مسیر و بالاتر کار می‌کند.
اجازه ندهید یکپارچگی سیگنال به موضوعی پس از طراحی تبدیل شود. از همان مراحل اولیه با سازنده خود همکاری کنید تا استکاپ و قوانین طراحی را اعتبارسنجی کنید.
امضا، تیم مهندسی APTPCB