مادربرد سرور
ریسک اصلی: خروجی BGA، زمان‌بندی حافظه و PCIe، PDN و مکانیک متراکم. شواهد RFQ: استک‌آپ، جدول کلاس رابط، راهبرد ویا، ورودی‌های توان و نقشه‌های کانکتور.
سخت‌افزار سرور آمادهٔ آزادسازی
تولید PCB سرور و دیتاسنتر
PCB سرور یا دیتاسنتر بردی برای سخت‌افزار محاسبات، ذخیره‌سازی، شبکه، توان یا مدیریت است که استک‌آپ، کانال‌های پرسرعت، تأمین توان، رابط‌های حرارتی و پوشش آزمون آن باید به‌عنوان یک سامانهٔ تولیدی واحد آزاد شود. این صفحه به تیم‌های سخت‌افزار کمک می‌کند شواهد لازم برای RFQ عملی، ساخت آزمایشی و انتقال به تولید را آماده کنند.
دریافت قیمت فوری
مواردی که سازندهٔ PCB سرور باید پیش از تولید حل کند
سخت‌افزار سرور و دیتاسنتر یک دستهٔ واحد از بردها نیست. مادربرد رک، بک‌پلین NVMe، برد سوئیچ شبکه، شتاب‌دهندهٔ AI و برد توزیع توان، هرکدام الزامات متفاوتی برای مواد، ویاها، مس، کانکتورها و آزمون دارند. بستهٔ تولید باید پیش از صدور قیمت قابل‌اتکا، خانوادهٔ برد و ریسک اصلی آزادسازی آن را مشخص کند.
APTPCB داده‌های PCB یا PCBA سرور و دیتاسنتر را به‌صورت یک مجموعهٔ مرتبط بررسی می‌کند: ساختار چندلایه، کلاس‌های رابط مسیریابی‌شده، محدودیت‌های توان و حرارت، تعاریف سوراخ‌کاری و ویا، بستهٔ مونتاژ و شواهد بازرسی یا آزمون. قابلیت، تلرانس‌ها و زمان تحویل پس از این بازبینی تأیید می‌شوند.
از معماری شروع کنید، نه از ادعای کلی تعداد لایه‌ها
نخستین تصمیم این است که آیا طراحی با ساختار چندلایهٔ متداولِ سوراخ‌عبوری قابل تولید است یا به ساختارهای HDI، ویاهای کور یا مدفون، ویا-این-پد، لمینیشن ترتیبی یا بک‌دریل با عمق کنترل‌شده نیاز دارد. پاسخ به خروجی BGA، رابط‌های مسیریابی‌شده، تغییرات لایه، محدودیت استاب، نواحی کانکتورها و ضخامت نهایی برد بستگی دارد.
انتخاب مواد از کانال مسیریابی‌شده و ساختار برد پیروی می‌کند. خانوادهٔ لمینیت هدف یا تأییدشده، محدودیت‌های دی‌الکتریک، فرض‌های پروفایل مس، جدول امپدانس و هرگونه حد تلفات درج را ارائه کنید. برچسب کم‌تلفات بدون استک‌آپ و الزام کانال، مسیر تولید را تعریف نمی‌کند.
قابلیت اطمینان یک انضباط در آزادسازی است: حالت‌های خرابی و شواهد
عمر کاری طولانی با نوشتن «24/7» در مشخصات اثبات نمی‌شود؛ بلکه از پیوند دادن هر حالت خرابی به یک ورودی کنترل‌شده، نقطهٔ بازرسی و سابقهٔ پذیرش حاصل می‌شود.
حالت‌های معمول خرابی و شواهد:
- آموزش لینک یا کاهش حاشیه: استک‌آپ، امپدانس، پیوستگی صفحهٔ مرجع، گذارهای ویا و استاب‌های باقی‌مانده را کنترل کنید و در صورت نیاز دربارهٔ شواهد کوپن یا اندازه‌گیری توافق کنید.
- ناپایداری توان یا حرارت: مسیرهای جریان، توزیع مس، میدان‌های ویا حرارتی، رابط‌های قطعات و محدودیت‌های خنک‌کاری مکانیکی را بررسی کنید؛ اعتبارسنجی نهایی دما و گذرا در سطح سامانهٔ مشتری باقی می‌ماند.
- عیوب پنهان مونتاژ: خمیر، جایگذاری و پوشش بازرسی نواحی BGA، LGA، QFN و اتصال فشاری را تعریف کنید؛ هرجا بسته و برنامهٔ DFT لازم بداند از پرتو ایکس (پرتو ایکس) یا آزمون الکتریکی استفاده کنید.
- ناسازگاری کانکتور یا شاسی: طرح مبنا، الزامات سوراخ نهایی، شکل برد، نواحی ممنوعه و نقشه‌های اتصال را پیش از آزادسازی نمونهٔ آزمایشی نهایی کنید.
- انحراف بازنگری: داده‌های ساخت، BOM، AVL، نقشهٔ مونتاژ، میان‌افزار و رویهٔ آزمون را زیر یک بازنگری تأییدشده هم‌راستا کنید.
مادربردهای سرور: حافظه، PCIe، خروجی BGA و PDN را هم‌زمان آزاد کنید
مادربرد سرور، فن‌اوت پردازنده و حافظه، فابریک‌های PCIe، رابط‌های مدیریت، نواحی کانکتور و تأمین توان چندریل را در یک برد ترکیب می‌کند. برای قیمت‌گذاری، فایل‌های Gerber کافی نیستند: هدف استک‌آپ، کلاس‌های امپدانس، قواعد طول و اسکيو، ساختار ویا، وزن مس، الزامات توان و محدودیت‌های مکانیکی باید یک بازنگری واحد را توصیف کنند.
PCIe Gen4، Gen5 یا Gen6، DDR4 یا DDR5، SerDes اترنت، کلاک‌ها و لینک‌های اختصاصی شتاب‌دهنده را بر اساس کلاس مشخص کنید. APTPCB محدودیت‌های کانال را از نام نت‌ها استنباط نمی‌کند؛ امپدانس هدف، تلرانس، لایهٔ مرجع، حد تلفات مرتبط و هر الزام بک‌دریل یا استاب ویا را ارائه کنید.
بک‌پلین و میدپلین ذخیره‌سازی: کانکتورها و سوراخ‌کاری با عمق کنترل‌شده ریسک را تعیین می‌کنند
بردهای ذخیره‌سازی، کانال‌های SAS، SATA یا NVMe/U.2/U.3 را با نواحی تکرارشوندهٔ کانکتور، توزیع توان و نقاط مبنای فشردهٔ شاسی ترکیب می‌کنند. بستهٔ آزادسازی باید کانکتور جفت‌شونده، الزامات سوراخ نهایی و اتصال فشاری، سمت ورود، نگاشت لایه و هندسهٔ مجاز استاب یا بک‌دریل را مشخص کند.
در بازبینی سوراخ‌کاری، ویاهای PTH، NPTH، اتصال فشاری، کور یا مدفون و گروه‌های بک‌دریل را جدا کنید. به‌جای صرفاً کد ابزار، ابعاد و تلرانس‌های نهایی را ارائه دهید و مشخص کنید عمق، رجیستریشن یا استاب باقی‌مانده چگونه پذیرفته خواهد شد.
بردهای شبکه و سوئیچ: کل بودجهٔ کانال را حفظ کنید
بردهای سوئیچ، روتر، لاین‌کارت و فابریک، طراحی کانال پرسرعت را در کنار قفسه‌های متراکم کانکتور، کلاک‌ها، منطق مدیریت و تبدیل توان قرار می‌دهند. RFQ باید هر خانوادهٔ SerDes، فرض‌های مواد و مس، گذارهای صفحهٔ مرجع، مدل کانکتور، محدودیت‌های مسیریابی و سهم اختصاص‌یافته به PCB از بودجهٔ تلفات را مشخص کند.
بازبینی تولید می‌تواند بررسی کند که استک‌آپ پیشنهادی، هندسهٔ ترک، تغییرات لایه، بک‌دریل و تلرانس‌های ساخت با یکدیگر سازگار هستند یا نه. انطباق، حاشیهٔ چشم، EMC و عملکرد انتهابه‌انتهای کانال، همچنان موارد اعتبارسنجی در سطح سامانهٔ مشتری هستند.
بردهای شتاب‌دهندهٔ AI و GPU: سیگنال، توان، حرارت و مکانیک در یک محدودهٔ مشترک
بردهای محاسباتی AI و GPU می‌توانند بسته‌های متراکم شتاب‌دهنده یا FPGA، حافظه، لینک‌های PCIe یا اختصاصی، توان چندفازه و تجهیزات سنگین خنک‌کاری را ترکیب کنند. خروجی BGA و تراکم مسیریابی ممکن است استفاده از HDI را ضروری کند، اما معماری ویا باید فضای کافی برای مسیرهای برگشت جریان، انتقال حرارت و بازرسی مونتاژ نیز باقی بگذارد.
نقشه‌های بستهٔ قطعه، داده‌های جایگذاری، فرض‌های جریان و گذرا، نقاط مبنای هیت‌سینک یا صفحهٔ سرد، نواحی ممنوعه، نقاط تکیه‌گاه برد و راهبرد دسترسی آزمون را ارائه کنید. یکپارچگی نهایی توان، عملکرد حرارتی و کارکرد شتاب‌دهنده باید در سامانهٔ مونتاژشدهٔ مشتری اعتبارسنجی شود.
بردهای توان و توزیع: مسیرهای جریان و مرزهای ایمنی را تعریف کنید
بردهای توان، توزیع و کنترل سرور به ولتاژ کاری مشخص، جریان هر ریل، هدف وزن مس، ریتینگ کانکتورها، رابط‌های حرارتی، مرزهای ایزولاسیون و معماری حفاظت نیاز دارند. عرض ترک یا وزن مس را نمی‌توان فقط بر اساس توان کل سامانه انتخاب کرد.
الزامات محصول و ایمنی قابل‌اعمال، محدودیت‌های فاصلهٔ خزشی یا هوایی، حدود آزمون های‌پات یا عملکردی و شرایط خنک‌کاری مکانیکی را مشخص کنید. شواهد تولید PCB و PCBA از صلاحیت‌سنجی مشتری پشتیبانی می‌کند، اما ایمنی الکتریکی نهایی و انطباق سامانه بر عهدهٔ مشتری باقی می‌ماند.
آزادسازی یکپارچگی سیگنال: پنج ورودی باید هم‌خوان باشند
این پنج مجموعهٔ ورودی را هم‌زمان آزاد کنید:
- کلاس رابط: پروتکل یا لینک اختصاصی، کلاس نرخ داده، توپولوژی و فرض‌های گیرنده یا فرستنده.
- استک‌آپ: ساختار دی‌الکتریک، پروفایل مس، ضخامت نهایی و لایه‌های مرجع.
- هندسه: امپدانس هدف و تلرانس، هدف عرض و فاصله، قاعدهٔ طول یا اسکيو و محدودیت‌های خروجی.
- گذارها: لایه‌های ویا، هدف پد و آنتی‌پد، ورودی بک‌دریل و هدف استاب باقی‌مانده در صورت استفاده.
- شواهد: کوپن، TDR، تلفات درج یا روش پذیرش دیگری که مشخصات مشتری لازم بداند.
تغییر یک ورودی پس از مسیریابی ممکن است ورودی‌های دیگر را بی‌اعتبار کند. انحراف‌های تأییدشده را ثبت کنید و نقشهٔ ساخت، استک‌آپ، جدول امپدانس و داده‌های طراحی را زیر همان بازنگری به‌روزرسانی کنید.
نردبان آزمون را از برد خام تا پذیرش عملکردی بسازید
برنامهٔ بازرسی باید از ریسک‌های خانوادهٔ برد پیروی کند. آزمون الکتریکی برد خام، کوپن‌های امپدانس، بازرسی ابعادی یا میکروبرش را می‌توان برای ساخت مشخص کرد. پوشش مونتاژ نیز در صورت کاربرد می‌تواند SPI، AOI، پرتو ایکس (پرتو ایکس)، ICT، پروب پرنده یا آزمون عملکردی را اضافه کند.
ICT و FCT گزینه‌های صوری و عمومی نیستند. مشتری باید دسترسی DFT، فیکسچر یا مسئولیت ساخت فیکسچر، میان‌افزار، توالی روشن‌شدن، بارها، تنظیم رابط، خروجی‌های مورد انتظار و حدود عینی قبولی یا رد را ارائه کند. پیش از نهایی شدن جریان آزمون تولید، شواهد نمونهٔ آزمایشی باید بررسی شود.
ماتریس تصمیم خانوادهٔ برد: ریسک اصلی و شواهد RFQ
بک‌پلین یا میدپلین ذخیره‌سازی
ریسک اصلی: کانال‌های پرسرعت تکرارشونده، هندسهٔ اتصال فشاری و استاب‌های باقی‌مانده. شواهد RFQ: مشخصات کانکتور، جدول سوراخ‌کاری، نگاشت لایه، تعریف بک‌دریل و نقاط مبنای شاسی.
برد شبکه یا سوئیچ
ریسک اصلی: تلفات کانال، کراس‌تاک، گذارهای مرجع و هم‌راستایی قفسه. شواهد RFQ: تخصیص تلفات، جدول امپدانس، فرض‌های مواد، گذارهای ویا و مدل‌های کانکتور.
شتاب‌دهندهٔ AI یا GPU
ریسک اصلی: فن‌اوت متراکم، جریان گذرا، جریان حرارت و تجهیزات سنگین خنک‌کاری. شواهد RFQ: دادهٔ بسته، ساختار HDI، جریان ریل‌ها، نقاط مبنای حرارتی و مکانیکی و برنامهٔ DFT.
برد توان یا توزیع
ریسک اصلی: چگالی جریان، افزایش دما، ایزولاسیون و گرم‌شدن کانکتور. شواهد RFQ: ولتاژ و جریان هر ریل، هدف مس، مرزهای ایمنی، شرایط خنک‌کاری و حدود آزمون.
برد مدیریت، رایزر یا کنترل
ریسک اصلی: رابط‌های سیگنال مختلط، هندسهٔ اتصال، انحراف بازنگری و پوشش عملکردی ناقص. شواهد RFQ: فهرست رابط‌ها، نقشه‌های اتصال، BOM/AVL، میان‌افزار و رویهٔ پذیرش.
دروازه‌های RFQ، نمونهٔ آزمایشی و آزادسازی تولید PCB سرور
دروازهٔ RFQ:
- داده‌های ساخت، فایل‌های سوراخ‌کاری، نقشه، استک‌آپ و الزامات امپدانس یا تلفات باید یک بازنگری واحد داشته باشند.
- خانوادهٔ برد، هدف تعداد لایه، مواد، مس، ساختارهای ویا و بک‌دریل، محدودیت‌های کانکتور و تیراژ باید مشخص شوند.
- برای PCBA، BOM/AVL، داده‌های جایگذاری و نقشه‌های مونتاژ، الزامات آزمون و تیراژ پیش‌بینی‌شده باید گنجانده شوند.
آزادسازی نمونهٔ آزمایشی:
- پرسش‌های DFM و انحراف‌های تأییدشده باید به‌صورت مکتوب بسته شوند.
- شواهد کوپن، ابعادی، میکروبرش، پرتو ایکس (پرتو ایکس)، الکتریکی و عملکردی باید به ریسک مربوط اختصاص یابد.
- فیکسچرها، میان‌افزار، بارها و حدود قبولی/رد برای آزمون‌های لازم روی واحدهای آزمایشی باید آماده باشند.
آزادسازی تولید:
- شواهد نمونهٔ اول پذیرفته و بازنگری‌های ساخت، BOM، AVL، مونتاژ و آزمون نهایی شوند.
- کنترل تغییر، ردیابی بچ، سوابق بازرسی و الزامات بسته‌بندی مورد توافق قرار گیرند.
- پیش از زمان‌بندی، فرض‌های تیراژ، پنل یا مونتاژ و موجودی مواد دوباره بررسی شوند.
معیارهای توقف آزادسازی: نگاشت حل‌نشدهٔ لایه، دادهٔ مبهم سوراخ نهایی یا ویا، الزامات ناموجود کانال، تعارض کانکتور یا شاسی، جایگزینی‌های تأییدنشده و نبود حدود آزمون همچنان مانع هستند. قابلیت، تلرانس، زمان تحویل و شواهد فقط پس از رفع این موارد تأیید می‌شوند.
خریداران باید از بازبینی فنی APTPCB چه دریافت کنند؟
یک بازبینی مفید تولید، بستهٔ طراحی را به تصمیم‌های روشن تبدیل می‌کند: ساختار پیشنهادی، فرض‌های باز، تعارض‌های DFM، ورودی‌های لازم از مشتری، شواهد بازرسی یا آزمون و مواردی که باید پیش از آزادسازی نمونه یا تولید بسته شوند.
APTPCB داده‌های ارائه‌شدهٔ PCB و PCBA را در برابر خانوادهٔ برد و مرحلهٔ ساخت درخواستی بررسی می‌کند. سپس پاسخ می‌تواند موارد تأییدشده، موارد مشروط به دادهٔ مشتری و موارد باقی‌مانده به‌عنوان مانع آزادسازی را از هم جدا کند و مبنای روشن‌تری برای مقایسه و کنترل تغییر در اختیار مهندسی و تدارکات بگذارد.
درخواست بازبینی تولید PCB سرور یا دیتاسنتر
بازنگری فعلی طراحی، استک‌آپ، جدول رابط و امپدانس، یادداشت‌های سوراخ‌کاری یا ویا، BOM و الزامات آزمون را ارسال کنید. APTPCB می‌تواند پیش از تأیید مسیر تولید، برنامهٔ شواهد و قیمت، بسته را بررسی کند.
Frequently Asked Questions
چه چیزی PCB سرور یا دیتاسنتر را از PCB صنعتی استاندارد متمایز می‌کند؟
PCB سرور یا دیتاسنتر اغلب مسیریابی خروجی متراکم BGA، چند کلاس رابط پرسرعت، تأمین توان با جریان بالا، محدودهٔ مکانیکی فشرده و بار آزمون بیشتری را یک‌جا ترکیب می‌کند. قابلیت ساخت به استک‌آپ کامل، راهبرد ویا، اهداف امپدانس و تلفات، الزامات کانکتور، محدودیت‌های حرارتی و برنامهٔ شواهد وابسته است، نه فقط تعداد لایه‌ها.
کدام خانواده‌های برد سرور و دیتاسنتر برای بازبینی تولید قابل بررسی هستند؟
این بازبینی می‌تواند مادربردهای سرور، بک‌پلین و میدپلین ذخیره‌سازی، بردهای شبکه و سوئیچ، بردهای شتاب‌دهندهٔ AI یا GPU، بردهای توان و توزیع و بردهای مدیریت، رایزر یا کنترل را پوشش دهد. مسیر تولید فقط پس از بررسی بستهٔ واقعی طراحی و الزامات توسط APTPCB تأیید می‌شود.
چه داده‌هایی باید در RFQ مربوط به PCB سرور گنجانده شود؟
داده‌های ODB++ یا Gerber، فایل‌های سوراخ‌کاری، نقشهٔ ساخت، استک‌آپ نهایی یا هدف، الزامات امپدانس و تلفات، یادداشت‌های ویا و بک‌دریل، ابعاد برد و تلرانس‌های کانکتور، BOM با منابع تأییدشده، داده‌های جایگذاری، نقشهٔ مونتاژ، مشخصات آزمون، تیراژ پیش‌بینی‌شده و وضعیت بازنگری را ارائه کنید.
مواد PCB سرور یا محاسباتی AI چگونه باید انتخاب شوند؟
انتخاب مواد باید از بودجهٔ تلفات کانال، ضخامت دی‌الکتریک، پروفایل مس، الزامات حرارتی، ساختار لمینیشن و محدودیت‌های تأمین آغاز شود. نام یک محصول کم‌تلفات به‌تنهایی معیار آزادسازی نیست؛ ساختار پیشنهادی باید در برابر رابط‌های مسیریابی‌شده و استک‌آپ تولید بررسی شود.
چه زمانی به HDI، ویاهای کور یا مدفون، VIPPO یا بک‌دریل نیاز است؟
این ساختارها زمانی مطرح می‌شوند که خروجی BGA، تراکم مسیریابی، هندسهٔ کانکتور یا محدودیت‌های استاب ویا با ویاهای عبوری معمولی قابل دستیابی نباشد. لایه‌های متصل، هندسهٔ نهایی، نیاز به پرکردن یا کپ، هدف استاب باقی‌مانده و روش بازرسی را مشخص کنید تا مسیر ویا قابل بازبینی باشد.
برای PCBA سرور چه آزمون‌هایی باید تعریف شود؟
برنامهٔ آزمون می‌تواند آزمون الکتریکی برد خام، کوپن‌های امپدانس در صورت مشخص شدن، SPI، AOI، پرتو ایکس (پرتو ایکس) برای اتصالات پنهان، ICT یا پروب پرنده و آزمون عملکردی را ترکیب کند. ICT و FCT به دسترسی مناسب DFT، فیکسچر، میان‌افزار، رویه‌ها و حدود عینی قبولی یا رد از سوی مشتری نیاز دارند.
قابلیت، تلرانس، زمان تحویل و شواهد تولید چه زمانی تأیید می‌شوند؟
قابلیت، تلرانس‌های ساخت، زمان تحویل و بستهٔ شواهد پس از بازبینی فنی فایل‌های کامل، ساختار مواد، راهبرد ویا، ریسک‌های مونتاژ، ورودی‌های آزمون، تیراژ و کنترل‌های بازنگری تأیید می‌شوند. فرض‌های حل‌نشده به‌عنوان مانع آزادسازی باقی می‌مانند و به وعده‌های قطعی تبدیل نمی‌شوند.