فناوری اتصال با چگالی بالا (HDI) صنعت الکترونیک را متحول کرده است، اما پیچیدگی قابلتوجهی را نیز به فرآیند تولید اضافه میکند. در مرکز این پیچیدگی، برنامهریزی ویاهای کور و مدفون قرار دارد؛ یک مرحله حیاتی در طراحی که تعیین میکند آیا یک برد چندلایه میتواند بهصورت قابل اعتماد و با هزینه مناسب تولید شود یا خیر. برای مهندسان و تیمهای تأمین در APTPCB (کارخانه تولید PCB شرکت APTPCB)، درک محدودیتهای فیزیکی و منطقی این اتصالات برای کاهش چرخههای اصلاح طراحی ضروری است.
این راهنما بهعنوان یک مرجع جامع برای برنامهریزی ویاهای کور و مدفون عمل میکند و از تعاریف پایه تا معیارهای پیشرفته اعتبارسنجی را پوشش میدهد.
نکات کلیدی
- تعریف: ویاهای کور لایههای خارجی را بدون عبور از کل برد به لایههای داخلی متصل میکنند؛ ویاهای مدفون فقط لایههای داخلی را به یکدیگر متصل میکنند.
- معیار حیاتی: نسبت طول به قطر (Aspect Ratio) مهمترین محدودیت برای اطمینان از آبکاری صحیح است.
- عامل هزینه: چرخههای لمینیشن متوالی موردنیاز برای این ویاها، زمان تولید و هزینه ساخت را بهطور قابلتوجهی افزایش میدهد.
- یکپارچگی سیگنال: برنامهریزی صحیح باعث کاهش استابهای سیگنال شده و در مقایسه با سوراخهای عبوری استاندارد، عملکرد فرکانس بالا را بهبود میدهد.
- اعتبارسنجی: بازرسی اشعه ایکس و تحلیل مقطع عرضی برای بررسی رجیستریشن داخلی ضروری هستند.
- برداشت اشتباه: همه تولیدکنندگان توانایی ساخت میکروویاهای استکشده را ندارند؛ طراحیهای استگرشده اغلب برای بازده تولید ایمنتر هستند.
- نکته: همیشه لایههای «شروع» و «توقف» را در فایلهای Gerber بهطور واضح مشخص کنید تا از توقف تولید جلوگیری شود.
منظور واقعی از برنامهریزی ویاهای کور و مدفون چیست (دامنه و محدودیتها)
برای درک کامل الزامات فنی، ابتدا باید محدوده چیزی را که یک برنامهریزی مؤثر برای اتصالات غیرعبوری تشکیل میدهد مشخص کنیم.
برنامهریزی ویاهای کور و مدفون فرآیند مهندسی تعریف ساختار اتصال عمودی در PCB است که برای بهینهسازی چگالی، یکپارچگی سیگنال و قابلیت تولید انجام میشود. برخلاف ویاهای عبوری استاندارد که پس از لمینیشن نهایی سوراخکاری میشوند، ویاهای کور و مدفون نیازمند سوراخکاری و آبکاری در مراحل مشخصی از طراحی استکاپ PCB هستند.
- ویاهای کور: از یک لایه خارجی (بالا یا پایین) شروع شده و به یک لایه داخلی ختم میشوند. این ویاها فقط از یک سمت برد قابل مشاهده هستند.
- ویاهای مدفون: دو یا چند لایه داخلی را به یکدیگر متصل میکنند و به سطوح خارجی برد نمیرسند. در برد نهایی کاملاً نامرئی هستند.
برنامهریزی مؤثر شامل نگاشت این اتصالات در برابر چرخههای لمینیشن است. برای مثال، یک استکاپ 1+N+1 نشاندهنده یک لایه میکروویا (کور) در هر طرف یک هسته مرکزی است. اگر هسته شامل ویاهای مدفون باشد، برنامهریزی باید پر کردن و همسطحسازی آن ویاهای مدفون را پیش از فشردهسازی لایههای خارجی در نظر بگیرد. این فرآیند مستقیماً بر پایداری مکانیکی و عملکرد الکتریکی محصول نهایی تأثیر میگذارد.
معیارهای مهم در برنامهریزی ویاهای کور و مدفون (نحوه ارزیابی کیفیت)
پس از تعریف محدوده اتصالات، مهندسان باید معیارهای مشخصی را ارزیابی کنند تا اطمینان حاصل شود طراحی برای تولید انبوه به اندازه کافی مقاوم است.
جدول زیر پارامترهای حیاتی را که APTPCB در مرحله بررسی مهندسی (EQ) ارزیابی میکند، نشان میدهد.
| معیار | چرا اهمیت دارد | محدوده معمول / عوامل مؤثر | روش اندازهگیری |
|---|---|---|---|
| نسبت طول به قطر | توانایی نفوذ مواد شیمیایی آبکاری به داخل سوراخ را تعیین میکند. نسبتهای بالا باعث ایجاد حفره میشوند. | کور: 0.75:1 تا 1:1 مدفون: 8:1 تا 10:1 |
تحلیل مقطع عرضی (Microsection). |
| دقت رجیستریشن | عدم همترازی باعث شکست پد میشود؛ یعنی مته به جای پد، به دیالکتریک برخورد میکند. | +/- 3 mil (مکانیکی) +/- 0.5 mil (لیزر) |
بازرسی اشعه ایکس یا AOI روی لایههای داخلی. |
| ضخامت آبکاری | پیوستگی الکتریکی را تضمین کرده و در برابر انبساط حرارتی (محور Z) مقاومت میکند. | کلاس 2: میانگین >20µm کلاس 3: میانگین >25µm |
CMI (گیج ضخامت مس) یا مقطع عرضی. |
| ضخامت دیالکتریک | بر نسبت طول به قطر و کنترل امپدانس تأثیر میگذارد. | وابسته به پریپرگ (برای مثال استایلهای شیشهای 106، 1080). | بررسی میکرومتر روی مواد یا مقطع عرضی. |
| رینگ حلقوی | ناحیه مسی باقیمانده در اطراف سوراخ ایجادشده. | حداقل 4-6 mil (مکانیکی) حداقل 3-4 mil (لیزر) |
AOI (بازرسی نوری خودکار). |
نحوه انتخاب برنامهریزی ویاهای کور و مدفون: راهنمای انتخاب بر اساس سناریو (ملاحظات مصالحهای)
معیارها دادههای لازم را فراهم میکنند، اما شرایط کاربرد مشخص میکند کدام استراتژی ویا بهترین بازده سرمایهگذاری را خواهد داشت.
انتخاب ساختار مناسب ویا، مصالحهای میان چگالی، عملکرد سیگنال و هزینه تولید است.
سناریو 1: خروجیگیری BGA با تعداد پایه بالا
چالش: یک BGA با فاصله پایه 0.4mm یا 0.5mm فضای کافی برای فناوت دندانهای سوراخ عبوری ندارد.
انتخاب: استفاده از میکروویاهای کور (سوراخکاری لیزری).
مصالحه: هزینه بالاتر به دلیل فرآیند لیزر، اما برای مسیردهی سیگنالها از ناحیه BGA ضروری است.
سناریو 2: یکپارچگی سیگنال با سرعت بالا (>10 Gbps)
چالش: ویاهای عبوری باعث ایجاد «استاب» میشوند که سیگنالها را بازتاب داده و تضعیف ایجاد میکنند.
انتخاب: استفاده از ویاهای کور یا استکاپ آماده بکدریل.
مصالحه: ویاهای کور استاب را بهطور کامل حذف میکنند. بکدریل بخش بلااستفاده سوراخ عبوری را حذف میکند اما به کنترل دقیق عمق نیاز دارد. ویاهای کور عملکرد الکتریکی بهتری ارائه میدهند، اما پیچیدگی ساخت بیشتری دارند.
سناریو 3: تجهیزات الکترونیکی قابلحمل مصرفی (گوشیهای هوشمند/گجتهای پوشیدنی)
چالش: محدودیت شدید فضا که نیازمند قرارگیری قطعات در هر دو طرف و مسیردهی با چگالی بالا است.
انتخاب: میکروویاهای استکشده (ELIC - اتصال بین تمام لایهها).
مصالحه: بیشترین چگالی ممکن را فراهم میکند. با این حال، میکروویاهای استکشده در مقایسه با میکروویاهای استگرشده در چرخههای حرارتی مستعد مشکلات اطمینانپذیری بیشتری هستند.
سناریو 4: کاربردهای RF و مایکروویو
چالش: نیازمند کنترل دقیق امپدانس و شیلدینگ زمین است.
انتخاب: ویاهای مدفون برای اتصال زمین در ترکیب با استک موجبر همصفحه.
مصالحه: ویاهای مدفون امکان قرارگیری صفحات زمین جامد نزدیکتر به سیگنال را فراهم کرده و شیلدینگ را بهبود میدهند. هزینه به دلیل چرخه لمینیشن اضافی موردنیاز برای هسته افزایش مییابد.
سناریو 5: کنترل صنعتی حساس به هزینه
چالش: چگالی متوسط موردنیاز است، اما بودجه محدود است.
انتخاب: استفاده از ویاهای کور/مدفون را به حداقل برسانید. در صورت امکان از ویاهای عبوری استفاده کنید.
مصالحه: اگر محدودیت چگالی استفاده از این فناوری را اجبار کند، از ساختار ساده 1-N-1 (یک لمینیشن اضافه به همراه یک لایه ساخت افزوده) استفاده کنید. برای حفظ بازده بالا و هزینه پایین، از ساختارهای پیچیده 2-N-2 یا 3-N-3 اجتناب کنید.
سناریو 6: کاربردهای خودرویی با اطمینانپذیری بالا
چالش: برد باید در برابر لرزش شدید و شوک حرارتی مقاومت کند.
انتخاب: ویاهای کور استگرشده به جای استکشده.
مصالحه: ویاهای استگرشده تنش را بهتر از ویاهای استکشده توزیع میکنند. اگرچه فضای بیشتری در محور XY مصرف میکنند، افزایش اطمینانپذیری برای سیستمهای ایمنیمحور ضروری است.
نقاط کنترل اجرای برنامهریزی ویاهای کور و مدفون (از طراحی تا تولید)

پس از انتخاب استراتژی مناسب برای سناریوی موردنظر، تمرکز به اجرای دقیق دادههای طراحی منتقل میشود.
از این چکلیست استفاده کنید تا اطمینان حاصل شود برنامهریزی ویاهای کور و مدفون از نرمافزار CAD به خط تولید کارخانه APTPCB بهدرستی منتقل میشود.
- تعریف استکاپ: نوع ماده (هسته یا پریپرگ) و ضخامت هر لایه را بهطور دقیق مشخص کنید. اطمینان حاصل کنید ضخامت دیالکتریک از نسبت طول به قطر هدف پشتیبانی میکند.
- تفکیک فایلهای سوراخکاری: برای هر بازه ویا (مانند L1-L2، L2-L3، L1-L4) فایل NC Drill جداگانه ایجاد کنید. هرگز آنها را در یک فایل واحد ادغام نکنید.
- استاندارد نامگذاری: از نامگذاری واضح فایلها (مانند
Drill_L1-L2_Blind.drl) استفاده کنید تا خطاهای مهندسی CAM جلوگیری شود. - اعتبارسنجی نسبت طول به قطر: یک بررسی DFM انجام دهید تا اطمینان حاصل شود هیچ ویا کور از توانایی تولیدکننده (معمولاً 0.8:1 یا 1:1 برای تولید انبوه) فراتر نمیرود.
- تعریف پد: اطمینان حاصل کنید ویاها در هر دو لایه شروع و توقف دارای پد هستند. به تعریف ویاهای بدون پد تکیه نکنید.
- پر کردن رزین: اگر از Via-in-Pad استفاده میکنید، استاندارد IPC-4761 Type VII (پرشده و کپشده) را مشخص کنید تا سطحی صاف برای لحیمکاری قطعات ایجاد شود.
- تطبیق امپدانس: امپدانس مسیرهایی که از لایههای مختلف عبور میکنند را دوباره محاسبه کنید، زیرا صفحات مرجع تغییر خواهند کرد.
- چرخههای لمینیشن: بررسی کنید تعداد چرخههای لمینیشن با ساختار ویا مطابقت داشته باشد. (برای مثال: ویاهای مدفون در هسته = 1 چرخه؛ اضافه کردن لایههای کور = 2+ چرخه).
- حداقل اندازه مته: تأیید کنید اندازه مته با فناوری مورد استفاده هماهنگ است (متههای مکانیکی بهندرت بهصورت قابل اعتماد کمتر از 0.15mm هستند؛ برای ابعاد کوچکتر به لیزر نیاز است).
- پایداری مواد: برای چندین چرخه لمینیشن، مواد با Tg بالا انتخاب کنید تا از جداشدگی لایهها در پرسهای متوالی جلوگیری شود.
اشتباهات رایج در برنامهریزی ویاهای کور و مدفون (و روش صحیح)
حتی با وجود یک برنامه و چکلیست کامل، خطاهای طراحی خاصی میتوانند فرآیند تولید را مختل کنند.
جلوگیری از این مشکلات رایج، روزها پرسش مهندسی و احتمال ضایعات را کاهش میدهد.
- اشتباه 1: استکاپهای نامتعادل. طراحی استکاپی که در سمت بالا ویاهای کور دارد اما در پایین ندارد (یا توزیع مس نامتوازن است).
- اصلاح: تقارن استکاپ را حفظ کنید تا از تاببرداشتن (Bow و Twist) در چرخههای لمینیشن با حرارت بالا جلوگیری شود.
- اشتباه 2: نادیده گرفتن نسبت طول به قطر. طراحی ویا کور 0.1mm که باید از 0.2mm دیالکتریک عبور کند (نسبت 2:1).
- اصلاح: ضخامت دیالکتریک را به اندازه کافی کم یا قطر سوراخ را به اندازه کافی بزرگ نگه دارید تا نسبت 0.8:1 یا 1:1 برای ویاهای کور حفظ شود.
- اشتباه 3: بازههای سوراخکاری مبهم. ارسال فایل سوراخکاری که مشخص نمیکند کدام لایهها را به هم متصل میکند.
- اصلاح: یک جدول سوراخکاری در نقشه ساخت قرار دهید که هر کد ابزار را به یک بازه لایه مشخص مرتبط کند.
- اشتباه 4: قرار دادن ویاها بیش از حد نزدیک به پدهای SMD. بدون استفاده از فناوری Via-in-Pad، قرار دادن ویاهای باز نزدیک پدها باعث کشیدهشدن لحیم میشود.
- اصلاح: از سدهای ماسک لحیم استفاده کنید یا در صورت نیاز به چیدمان فشرده، ویاهای پرشده و کپشده (Via-in-Pad) را مشخص کنید.
- اشتباه 5: نادیده گرفتن تنش حرارتی. استک کردن چندین میکروویا (برای مثال L1-L2، L2-L3، L3-L4) دقیقاً روی یکدیگر.
- اصلاح: در صورت امکان از روش استگرشده («پلکانی») استفاده کنید تا خطر شکست ناشی از تنش حرارتی در محور Z کاهش یابد.
- اشتباه 6: فرض کردن تلرانسهای استاندارد. اعمال تلرانسهای استاندارد سوراخ عبوری برای قابلیتهای PCB HDI.
- اصلاح: HDI به کنترل دقیقتر رجیستریشن و رینگ حلقوی نیاز دارد. در مراحل اولیه با ماتریس قابلیتهای کارخانه مشورت کنید.
پرسشهای متداول برنامهریزی ویاهای کور و مدفون (هزینه، زمان تحویل، مواد، تست و معیارهای پذیرش)
برای رفع ابهامهای باقیمانده، در ادامه به پرتکرارترین پرسشها درباره برنامهریزی پیشرفته ویا پاسخ داده شده است.
س: برنامهریزی ویاهای کور و مدفون چگونه بر هزینه کلی PCB تأثیر میگذارد؟
پ: این فناوری هزینه را بهطور قابلتوجهی افزایش میدهد؛ معمولاً 30% تا 50% بیشتر از بردهای استاندارد. عوامل اصلی هزینه شامل چرخههای لمینیشن اضافی، زمان ماشین لیزر و فرآیندهای آبکاری اضافی موردنیاز برای هر جفت لایه هستند.
س: تأثیر زمانی معمول ویاهای کور/مدفون بر زمان تحویل بردها چیست؟
پ: برای هر چرخه لمینیشن متوالی، انتظار 2 تا 4 روز زمان اضافی نسبت به زمان استاندارد داشته باشید. یک برد HDI استاندارد 1+N+1 نسبت به برد سوراخ عبوری زمان بیشتری نیاز دارد، زیرا هسته داخلی باید پیش از اضافه شدن لایههای خارجی ساخته، سوراخکاری و آبکاری شود.
س: چه موادی برای برنامهریزی ویاهای کور و مدفون مناسبتر هستند؟
پ: مواد FR4 با Tg بالا (دمای انتقال شیشهای) برای تحمل چرخههای متعدد پرس حرارتی توصیه میشوند. برای کاربردهای پرسرعت، مواد کماتلاف مانند Megtron 6 یا Rogers استفاده میشوند، اما ممکن است به پارامترهای خاص سوراخکاری لیزری نیاز داشته باشند.
س: چه روشهای تستی برای بررسی اتصال ویاهای کور استفاده میشود؟
پ: تست الکتریکی (Flying Probe) مدار باز/اتصال کوتاه را بررسی میکند. با این حال، اطمینانپذیری با استفاده از تست تنش اتصال (IST) یا ایجاد مقاطع عرضی برای بررسی چشمی کیفیت آبکاری و سلامت اتصال تأیید میشود.
س: معیارهای پذیرش ویاهای کور طبق استانداردهای IPC چیست؟
پ: طبق IPC-6012 (کلاس 2 یا 3)، معیارها شامل حداقل ضخامت آبکاری (معمولاً میانگین 20-25µm)، الزامات آبکاری پوششی (برای ویاهای پرشده) و محدودیتهای مربوط به حفرهها است. عمق «فرورفتگی» برای ویاهای پرشده نیز بهطور دقیق کنترل میشود تا همسطحی قطعات تضمین شود.
س: آیا میتوانم برای ویاهای کور از مته مکانیکی استفاده کنم؟
پ: بله، «سوراخکاری با عمق کنترلشده» برای ویاهای کور بزرگتر امکانپذیر است. با این حال، دقت آن کمتر از سوراخکاری لیزری است و برای جلوگیری از نفوذ به لایه بعدی، به تلرانس بزرگتر در لایه توقف نیاز دارد.
س: تفاوت بین میکروویا و ویا کور استاندارد چیست؟
پ: طبق تعریف IPC، میکروویا دارای قطری حدود 0.15mm (6 mil) یا کمتر و نسبت طول به قطر 1:1 است و معمولاً با لیزر ساخته میشود. ویا کور استاندارد میتواند بزرگتر باشد و با مته مکانیکی سوراخکاری شود.
س: چگونه یک استکاپ آماده بکدریل را در برنامهریزی مشخص کنم؟
پ: باید نتهای پرسرعت نیازمند بکدریل را شناسایی کرده و لایهای را که «نباید بریده شود» محاسبه کنید. تولیدکننده سوراخ عبوری را ایجاد و آبکاری میکند، سپس با متهای کمی بزرگتر، بخش بشکه مسی بدون استفاده را از سمت بلااستفاده حذف میکند و طول استاب مشخصی (معمولاً <10 mil) باقی میگذارد.
منابع برنامهریزی ویاهای کور و مدفون (صفحات و ابزارهای مرتبط)
- قابلیتهای PCB HDI: مشخصات دقیق سوراخکاری لیزری و محدودیتهای میکروویا.
- طراحی استکاپ PCB: نحوه چیدمان لایهها برای لمینیشن متوالی.
- راهنمای DFM: قوانین طراحی برای اطمینان از قابلیت تولید ساختارهای ویا.
واژهنامه برنامهریزی ویاهای کور و مدفون (اصطلاحات کلیدی)
بحثهای فنی به اصطلاحات دقیق نیاز دارند تا از خطاهای تولید جلوگیری شود.
| اصطلاح | تعریف |
|---|---|
| ویا کور | سوراخ رسانایی که یک لایه خارجی را به یک یا چند لایه داخلی متصل میکند و از کل برد عبور نمیکند. |
| ویا مدفون | سوراخ رسانایی که فقط لایههای داخلی را متصل میکند و از بیرون قابل مشاهده نیست. |
| نسبت طول به قطر | نسبت عمق سوراخ به قطر سوراخ. این نسبت برای آبکاری حیاتی است. |
| لمینیشن متوالی | فرآیند لمینیت کردن برد در چند مرحله برای ایجاد اتصالات داخلی. |
| میکروویا | ویا کوچک (معمولاً <0.15mm) که معمولاً با فرسایش لیزری ایجاد میشود. |
| پد گیرنده | پدی روی لایهای که مته از آن شروع میشود. |
| پد هدف | پدی روی لایهای که مته در آن متوقف میشود. |
| Desmear | فرآیند شیمیایی برای حذف لکه رزین از دیواره سوراخ پیش از آبکاری. |
| مس بدون جریان | لایه اولیه نازک مس که بهصورت شیمیایی رسوب داده میشود تا سوراخ رسانا شود. |
| Via-in-Pad | قرار دادن ویا مستقیماً زیر پد لحیم قطعه که نیازمند پر کردن و کپگذاری است. |
| رینگ حلقوی | حلقه مسی اطراف سوراخ آبکاریشده. |
| بازرسی اشعه ایکس | آزمون غیرمخرب برای مشاهده همترازی داخلی ویاهای مدفون. |
نتیجهگیری (گامهای بعدی)
تسلط بر اصطلاحات و معیارها، چارچوب نظری را کامل میکند، اما اجرای موفق به ارتباط شفاف با شریک تولیدی وابسته است. برنامهریزی ویاهای کور و مدفون فقط قرار دادن سوراخها در CAD نیست؛ بلکه طراحی یک ساختار سهبعدی است که بتوان آن را لایهبهلایه ساخت.
چه در حال طراحی یک استک موجبر همصفحه پیچیده برای کاربردهای RF باشید و چه یک دستگاه مصرفی با چگالی بالا، کلید موفقیت، همکاری زودهنگام با تولیدکننده است.
آماده انتقال به تولید هستید؟
هنگام ارسال دادههای خود به APTPCB برای دریافت قیمت یا بررسی DFM، لطفاً موارد زیر را ارائه دهید:
- فایلهای Gerber (RS-274X) همراه با فایلهای سوراخکاری جداگانه برای هر بازه ویا.
- نمودار استکاپ که ترتیب لایهها، نوع مواد و تعاریف ویاهای کور/مدفون را مشخص کند.
- نقشه ساخت که کلاس IPC (2 یا 3) و الزامات پر کردن ویا (برای مثال IPC-4761 Type VII) را مشخص کند.
- نتلیست (IPC-356) برای بررسی منطق اتصال در برابر دادههای گرافیکی.
با ارائه دادههای کامل، اطمینان حاصل میکنید که برنامهریزی ویاهای کور و مدفون شما به یک PCB قابل اعتماد و با عملکرد بالا تبدیل میشود.
