در مسیریابی زوج تفاضلی، دو مسیر برای سیگنال‌های مکمل طراحی می‌شود. فاصله بین ترک‌ها مهم است، اما امپدانس، تأخیر، پیوستگی مرجع و گذارهای طول کانال نیز به‌اندازه محدودیت‌های ساخت اهمیت دارند.
از الزامات قطعات و رابط واقعی شروع کنید. اسکیو درون‌زوجی اختلاف زمان بین دو عضو یک زوج است. هم‌ترازی زمانی بین‌زوجی به زمان‌بندی بین زوج‌های مجزا یا سیگنال‌های دیگر مربوط می‌شود، آن هم زمانی که رابط چنین الزامی داشته باشد. این دو محدودیت متفاوت‌اند و هیچ‌کدام مقدار هدف جهان‌شمولی ندارند.
طول فیزیکی ترک نیز با تأخیر انتشار یکسان نیست. لایه، محیط دی‌الکتریک و هندسه مسیر بر تأخیر اثر می‌گذارند؛ بنابراین طول‌های برابر الزاماً به معنای رسیدن هم‌زمان سیگنال‌ها نیستند. بررسی طول در CAD مفید است، اما عملکرد کانال را اثبات نمی‌کند.
برای بررسی گسترده‌تر برد، به طراحی PCB پرسرعت مراجعه کنید.
1. پیش از مسیریابی، کانال را تعریف کنید
فرستنده و گیرنده، مشخصات رابطِ قابل‌اعمال و راهنمای مرتبط با چیدمان قطعات را شناسایی کنید. بررسی کنید کدام الزامات به مسیر روی برد مربوط‌اند و کدام بخش‌های بیشتری از کانال، مانند اثرات پکیج یا کانکتورها، را پوشش می‌دهند. همه رابط‌های پرسرعت تفاضلی نیستند و نباید الزامات یک رابط را به رابطی دیگر تعمیم داد.
موارد زیر را برای پروژه گردآوری کنید:
- مقدار هدف امپدانس تفاضلی و تلرانس مجاز آن، در صورت مشخص بودن.
- بودجه تأخیر یا اسکیو درون‌زوجی، از جمله مرزهای اندازه‌گیری آن.
- الزامات زمانی بین‌زوجی، در صورت وجود در مشخصات رابط.
- محدودیت‌های کانال برای تلفات، بازتاب‌ها یا سایر معیارهای یکپارچگی سیگنال، در صورت کاربرد.
- الزامات کانکتور، مسیرهای خروج از پد و گذارهای بین لایه‌ها.
- روش راستی‌آزمایی و مسئولیت پذیرش.
مرزهای بودجه را به‌روشنی مشخص کنید. ممکن است مسیری با قاعده طول مربوط به برد به‌تنهایی مطابقت داشته باشد، اما در بخش‌های دیگر پکیج یا کانکتور حاشیه زمانی را مصرف کند. اگر مستندات قطعه بودجه تأخیر ارائه می‌دهند، اما قواعد CAD بر اساس طول هستند، مشخص کنید پروژه چگونه اختلاف‌های انتشار را لحاظ می‌کند؛ به‌جای آنکه این مقادیر را قابل‌جایگزینی فرض کنید.
راهنمای High-Speed Layout Guidelines از Texas Instruments، با شماره SLLA414A، امپدانس، اسکیو، مسیرهای بازگشت و گذارهای دارای ویاهای جفت‌شده را بررسی می‌کند. توصیه‌های آن باید در چارچوب قطعات و رابط‌های تحت پوشش تفسیر شوند، نه اینکه به‌عنوان مقادیر جهان‌شمول به کار روند.
2. درباره ساختار لایه‌ها و هندسه امپدانس توافق کنید
پیش از قطعی‌کردن مسیرهایی با محدودیت‌های سخت‌گیرانه، ساختار لایه‌ها و هندسه امپدانس کنترل‌شده موردنظر را با سازنده هماهنگ کنید. هندسه مرتبط شامل عرض و فاصله ترک‌ها است، اما به جایگاه لایه‌ها، ویژگی‌های دی‌الکتریک، مس و ساختارهای مرجع مجاور نیز بستگی دارد.
مستند کنید کدام ساختارهای لایه‌ای برای زوج در نظر گرفته شده‌اند و چه هندسه‌ای در هرکدام کاربرد دارد. اگر مسیر تغییر لایه می‌دهد، فرض نکنید تکرار همان عرض و فاصله، امپدانس یکسانی ایجاد می‌کند. بپرسید هندسه پیشنهادی چگونه با ساختار لایه‌ها و فرایند ساخت انتخاب‌شده سازگار می‌شود و موارد استثنا را پیش از انتشار طرح برای ساخت حل‌وفصل کنید.
مقدار هدف امپدانس تفاضلی باعث نمی‌شود همه بخش‌های مسیر از نظر الکتریکی معادل باشند. مسیرهای خروج از پد، پدها، ویاها و کانکتورها حتی زمانی که بخش‌های مستقیم از هندسه موردنظر استفاده می‌کنند، می‌توانند ناپیوستگی‌های موضعی ایجاد کنند. پروژه باید مشخص کند کدام ناپیوستگی‌ها به تحلیل دقیق‌تر نیاز دارند و چه شواهدی مناسب است.
برای تصمیم‌های مرتبط با ساختار لایه‌ها و ساخت، به طراحی PCB با امپدانس کنترل‌شده و طراحی ساختار لایه‌های PCB مراجعه کنید.
3. لایه‌ها را با توجه به مرجع پیوسته انتخاب کنید
لایه‌های مسیریابی را علاوه بر فضای موجود، با درنظرگرفتن پیوستگی مرجع انتخاب کنید. زوجی که روی یک صفحه مرجع پایدار مسیریابی شده است، در مقایسه با زوجی که از روی شکاف‌ها، لبه‌های صفحه یا سایر ناپیوستگی‌ها عبور می‌کند، مسیر پیش‌بینی‌پذیرتری برای جریان‌های بازگشت فراهم می‌کند.
برای اتصال‌های مرجع هم‌نت در نزدیکی گذارها، مقاله اتصال صفحات PCB با ویاهای دوخت اطلاعات مرتبط با چیدمان را ارائه می‌دهد؛ این روش را در چارچوب محدودیت‌های رابط و ایزولاسیون به کار ببرید.
دو ترک با یکدیگر برهم‌کنش دارند، اما با محیط مرجع خود نیز برهم‌کنش می‌کنند. کوپلینگ نزدیک، صفحه مرجع را بی‌اهمیت نمی‌کند. اگر یکی از اعضا در نزدیکی خود لبه صفحه، فضای خالی یا ساختاری متفاوت با عضو دیگر داشته باشد، عدم تقارن حاصل می‌تواند میدان‌ها را تغییر دهد و به تبدیل مد تفاضلی به مد مشترک کمک کند. مسیر تفاضلی به‌طور خودکار EMI را سرکوب نمی‌کند.
مسیر را با شکل واقعی صفحات در هر لایه تطبیق دهید:
- شکاف‌ها، برش‌ها، فاصله‌های خالی و لبه‌های صفحه را در زیر مسیر یا نزدیک آن بررسی کنید.
- هر دو عضو زوج، از جمله نواحی خروج از پد و گذار را بررسی کنید.
- تغییرات صفحه مرجع را هنگام تغییر لایه زوج شناسایی کنید.
- بررسی کنید جریان بازگشت چگونه می‌تواند بین ساختارهای مرجع انتقال یابد.
- مسیرها و ساختارهای نزدیکی را که ممکن است با زوج کوپل شوند بررسی کنید.
هرجا مسیر به یک مرز ایزولاسیون عمدی نزدیک می‌شود، از روش عبور مشخص‌شده برای مدار و محدودیت‌های ایمنی قابل‌اعمال پیروی کنید. صرفاً برای آنکه مرجع پیوسته به نظر برسد، حوزه‌های ایزوله را با مس یا ویاهای دوخت به هم متصل نکنید.
تغییر لایه می‌تواند زمانی که مشکل تراکم یا خروج از پد را حل می‌کند، انتخابی منطقی باشد. بااین‌حال، از نظر الکتریکی لزوماً بی‌اثر نیست: ویاهای سیگنال، تغییرات مرجع و بخش‌های استفاده‌نشده ویا همگی می‌توانند بر کانال اثر بگذارند. کل گذار را بررسی کنید و شمارش ویاها را جایگزین تحلیل نکنید.
4. مسیر را به‌عنوان یک کانال فیزیکی بررسی کنید
زوج را از فرستنده تا گیرنده دنبال کنید، از جمله بخش‌هایی که ممکن است در گزارش طول به‌راحتی نادیده گرفته شوند.
خروج از پد و کانکتورها
پدهای قطعه و آرایش پایه‌های کانکتور اغلب تغییر موقتی فاصله یا هندسه را ناگزیر می‌کنند. بررسی کنید آیا هر عضو مسیر قابل‌مقایسه‌ای را در ناحیه خروج از پد طی می‌کند و آیا گذار را می‌توان بدون نقض فاصله‌های مجاز ساخت اجرا کرد.
ممکن است یک مسیر خروج کوتاه و نامتقارن اجتناب‌ناپذیر باشد. سهم آن را در بودجه زمانی و کانال ثبت کنید، نه اینکه با تنظیم طول در ادامه مسیر آن را پنهان کنید. نواحی اتصال به کانکتور و هر سهم شناخته‌شده پکیج را در محدوده‌های بررسی تعیین‌شده برای پروژه لحاظ کنید.
کوپلینگ، فاصله و منابع تداخل مجاور
هرجا عملی است، از هندسه توافق‌شده برای آن لایه استفاده کنید. نواحی طولانی‌ای را که در آن‌ها فاصله زوج تغییر می‌کند، یکی از اعضا نزدیک سیگنال دیگری حرکت می‌کند یا زوج به ناپیوستگی صفحه نزدیک می‌شود، بررسی کنید. نگرانی فقط کوپلینگ بین زوج‌ها نیست: سیگنال سوئیچ‌شونده یا ساختار مجاور ممکن است بر دو عضو به‌شکل متفاوتی اثر بگذارد.
هیچ فاصله مجاز جهان‌شمولی وجود ندارد که همه موارد را حل کند. هنگام تصمیم‌گیری درباره جابه‌جایی مسیر یا انجام تحلیل بیشتر، سیگنال‌های مربوط، طول مسیر موازی، آرایش لایه‌ها و شواهد یکپارچگی سیگنال مختص پروژه را در نظر بگیرید.
خم‌ها و عدم تقارن موضعی
خم‌ها را از نظر تفاوت مسیر پیموده‌شده توسط دو عضو بررسی کنید. مجموعه‌ای از خم‌ها می‌تواند اختلاف طول و تأخیر را افزایش دهد، به‌ویژه وقتی یک ترک به‌طور مکرر مسیر طولانی‌تر را طی می‌کند. تغییرات موضعی عرض و فاصله را که برای دورزدن موانع ایجاد شده‌اند نیز بررسی کنید.
انحرافی که برای متقارن جلوه‌دادن چیدمان اضافه می‌شود، ممکن است ناپیوستگی ایجاد کند یا فضای مفید مسیریابی را مصرف کند. هندسه و زمان‌بندی حاصل را در برابر الزامات پروژه بررسی کنید.
ویاها و گذارهای مرجع
دو ویای سیگنال را به‌صورت یک ساختار بررسی کنید: محل قرارگیری آن‌ها، مس مرجع اطراف، گذار جریان بازگشت و بخش‌های استفاده‌نشده ویا همگی اهمیت دارند. اگر سیگنال بین لایه‌هایی با صفحات مرجع متفاوت جابه‌جا می‌شود، مشخص کنید آیا اتصال مرجع موجود از مسیر بازگشت موردنظر پشتیبانی می‌کند یا خیر. رویکرد درست به ساختار لایه‌ها و محدودیت‌های الکتریکی پروژه بستگی دارد.
طول استفاده‌نشده ویا می‌تواند مانند یک استاب عمل کند و بر کانال اثر بگذارد. محدودیت‌های مربوط به استاب و نحوه دستیابی به آن‌ها یا راستی‌آزمایی‌شان را ثبت کنید؛ صرفاً به این دلیل که تعداد ویاهای دو عضو زوج برابر است، مناسب‌بودن یک ساختار خاص ویا را فرض نکنید.
مطلب Differential Pairs: Four Things You Need to Know about Vias از Texas Instruments اطلاعات بیشتری برای بررسی ساختارهای ویا ارائه می‌دهد. راهنمایی‌های آن باید با توجه به ساختار واقعی لایه‌ها و الزامات کانال به کار روند.
5. زمان‌بندی را در جایی تنظیم کنید که مشکل را حل می‌کند
ابتدا محل ایجاد اختلاف تأخیر زوج را مشخص کنید: خروج از پکیج، خم‌ها، گذارهای بین لایه‌ها، مسیریابی کانکتور یا بخش دیگر. سپس اختلاف انباشته‌شده را با بودجه درون‌زوجی قابل‌اعمال مقایسه کنید.
اگر اصلاح لازم است، بررسی کنید آن را در کجا می‌توان بدون ایجاد مشکلی بدتر اضافه کرد. بخش تنظیم طول چیزی بیش از طول را تغییر می‌دهد: هندسه آن می‌تواند بر کوپلینگ، امپدانس موضعی و نزدیکی به سیگنال‌های دیگر اثر بگذارد. آن را با قواعد ساخت توافق‌شده سازگار نگه دارید و در ارتباط با صفحه مرجع اطراف بررسی کنید.
صرفاً برای یکسان‌کردن طول‌های گزارش‌شده توسط CAD، انحراف به مسیر اضافه نکنید. اگر ترک‌ها از لایه‌ها یا ساختارهای متفاوت استفاده می‌کنند، مسیر فیزیکی طولانی‌تر لزوماً کندتر نیست. هرجا این تفاوت اهمیت دارد، از بررسی‌های مبتنی بر تأخیر یا تحلیل دیگری متناسب با پروژه استفاده کنید.
هم‌ترازی زمانی بین‌زوجی بررسی جداگانه‌ای است. اگر رابط به هم‌ترازی زمانی میان چند زوج نیاز دارد، پس از رسیدگی به اسکیوی هر زوج، آن الزام را بین نقاط انتهایی درست اعمال کنید. بدون وجود الزام، هم‌ترازی بین‌زوجی را به کانال تحمیل نکنید.
مرور فرضی مسیر: عدم تطابق در خروج از پد و تغییر لایه
مثال فرضی: طراحی، زوجی را از یک قطعه مسیریابی می‌کند که آرایش پدهای آن باعث می‌شود یکی از اعضا مسیر خروج طولانی‌تری طی کند. کمی بعد، هر دو ترک برای رسیدن به یک کانکتور تغییر لایه می‌دهند. گزارش CAD عدم تطابق را نشان می‌دهد، اما به‌تنهایی اختلاف تأخیر کل کانال را مشخص نمی‌کند.
یک بررسی مفید به این ترتیب انجام می‌شود:
- محل اسکیو را مشخص کنید. دو مسیر خروج از پد و مسیر بعد از ویاها را مقایسه کنید. بررسی کنید آیا خم‌ها یا تفاوت طول مسیرها در گذار به عدم تطابق اولیه می‌افزایند یا خیر. اگر سهم پکیج یا کانکتور در محدوده بودجه مشخص‌شده قرار دارد، آن را نیز لحاظ کنید.
- گذار را بررسی کنید. ویاهای جفت‌شده سیگنال، بخش‌های استفاده‌نشده ویا و صفحات مرجع در هر دو لایه مسیریابی را بررسی کنید. به دنبال فضاهای خالی صفحه یا فاصله‌های اطراف گذار باشید که ممکن است جریان بازگشت را مختل کنند.
- تغییرات قابل‌ساخت را در نظر بگیرید. طراح ممکن است بخشی از خروج از پد را بازمتعادل کند، محل ویاها را تغییر دهد یا گذار را به محلی با مرجع پیوسته‌تر منتقل کند. هر گزینه باید با فاصله‌های مجاز پد، هندسه لایه و محدودیت‌های ساخت سازگار بماند.
- تصمیم بگیرید آیا هنوز تنظیم طول لازم است یا خیر. اگر مسیر اصلاح‌شده همچنان خارج از بودجه اسکیو است، فقط اصلاح موردنیاز را در محلی مناسب اضافه کنید. هندسه بخش تنظیم و اثر آن بر مسیرهای اطراف را بررسی کنید.
- کانال اصلاح‌شده را اعتبارسنجی کنید. تأخیر یا طول را با روش توافق‌شده پروژه دوباره بررسی کنید، دغدغه‌های مربوط به امپدانس و گذار را مرور کنید و برای هر تحلیل یا اندازه‌گیری لازم مسئولی تعیین کنید.
جابه‌جایی ویا ممکن است محیط مرجع را بهبود دهد، اما مسیر خروج از پد را طولانی‌تر کند؛ بازمتعادل‌کردن مسیر خروج ممکن است زمان‌بندی را بهبود دهد، اما فاصله‌های کمتری را تحمیل کند. با استفاده از شواهد راستی‌آزمایی پروژه، تغییرات را هم با الزامات کانال و هم با الزامات ساخت مقایسه کنید.
جدول تصمیم‌گیری برای مرور مسیر
| مشکل مشاهده‌شده | نگرانی فیزیکی محتمل | بررسی عملی | شواهد موردنیاز پروژه |
|---|---|---|---|
| زوج از روی شکاف صفحه عبور می‌کند | ممکن است مسیر جریان بازگشت مختل شود؛ اعضا ممکن است محیط‌های متفاوتی داشته باشند | شکل واقعی مراجع را بررسی کنید و تغییر مسیر یا گذار به لایه‌ای دیگر را در نظر بگیرید | ساختار لایه‌ها و طرح صفحات، به‌همراه تحلیل یا اعتبارسنجی کانال موردنیاز پروژه |
| یکی از ترک‌ها مسیر خروج طولانی‌تری طی می‌کند | اختلاف تأخیر درون‌زوجی پیش از مسیر اصلی آغاز می‌شود | محل ایجاد عدم تطابق را مشخص کنید؛ پیش از افزودن بخش تنظیم، بازمتعادل‌سازی را در نظر بگیرید | بودجه اسکیوی تعریف‌شده، مرزهای اندازه‌گیری و ارزیابی تأخیر یا طول |
| فاصله در نزدیکی کانکتور تغییر می‌کند | کوپلینگ و امپدانس موضعی ممکن است با مسیر مستقیم متفاوت باشند | ناحیه اتصال، هندسه پد و گزینه‌های عملی فاصله‌گذاری را بررسی کنید | راهنمای کانکتور و قطعه، هندسه توافق‌شده و راستی‌آزمایی قابل‌اعمال کانال |
| زوج از طریق ویاها تغییر لایه می‌دهد | ناپیوستگی گذار، تغییر مرجع یا استاب‌های ویا ممکن است بر کانال اثر بگذارند | هر دو ویا، گذار مرجع و بخش‌های استفاده‌نشده ویا را با هم بررسی کنید | ساختار لایه‌ها، ساختار ویا، محدودیت‌های استاب و هر تحلیل یا اندازه‌گیری لازم |
| مسیر موازی طولانی در نزدیکی سیگنالی دیگر | کوپلینگ ممکن است زوج را دچار اختلال کند یا بر اعضای آن به‌شکل نابرابر اثر بگذارد | سیگنال مجاور، طول مسیر موازی و گزینه‌های جایگزین موجود برای مسیریابی را بررسی کنید | معیارهای قابل‌اعمال نویز یا یکپارچگی سیگنال و ارزیابی مختص پروژه |
| طول‌های CAD برابرند، اما لایه‌ها تفاوت دارند | طول برابر ممکن است به معنای تأخیر انتشار برابر نباشد | تأخیر وابسته به لایه و سهم گذارها را بررسی کنید | مدل تأخیر یا روش توافق‌شده دیگری برای راستی‌آزمایی زمان‌بندی در نقاط انتهایی مشخص‌شده |
این موارد نیازمند بررسی‌اند؛ اینکه آیا به عدم انطباق منجر می‌شوند یا نه، به رابط، هندسه و حاشیه باقی‌مانده کانال بستگی دارد.
تحویل اطلاعات و اعتبارسنجی
یک بسته تحویل مفید به سازنده و مسئول اعتبارسنجی پروژه کمک می‌کند هم ساختار موردنظر و هم تصمیم‌های بازمانده را درک کنند. موارد زیر را در آن بگنجانید:
- کانال و رابط: فرستنده و گیرنده، مستندات قابل‌اعمال قطعه و رابط، مرزهای کانال و جزئیات مرتبط کانکتور.
- ساختار لایه‌ها و مرجع: لایه‌های مسیریابی، صفحات مرجع، فرضیات مربوط به مواد و تغییرات مرجع شناسایی‌شده.
- امپدانس: مقدار هدف و تلرانس، در صورت نیاز، و روش آزمون مشخص‌شده و مسئولیت پذیرش.
- هندسه: عرض و فاصله موردنظر در هر لایه، استثناهای خروج از پد و هرگونه تعدیل توافق‌شده برای ساخت.
- گذارها: ساختارهای ویاهای جفت‌شده، ملاحظات گذار مرجع و محدودیت‌های قابل‌اعمال استاب.
- زمان‌بندی: بودجه اسکیو یا تأخیر درون‌زوجی، هرگونه الزام بین‌زوجی، نقاط انتهایی و روش ارزیابی آن‌ها.
- استثناها: انحراف‌های حل‌نشده مربوط به صفحه، فاصله، هندسه یا ساخت، همراه با مسئول تصمیم‌گیری.
- اعتبارسنجی: اینکه چه کسی هر تحلیل، بازرسی یا اندازه‌گیری لازم را انجام می‌دهد و نتایج چگونه با الزامات پروژه مقایسه می‌شوند.
پیش از تأیید تغییرات، موارد استثنای مطرح‌شده از سوی سازنده را با توجه به الزامات الکتریکی حل‌وفصل کنید. تعدیل هندسه‌ای که ساخت آن آسان‌تر است ممکن است امپدانس موردنظر را تغییر دهد؛ تغییر مسیری که تقارن را بهبود می‌دهد نیز ممکن است نگرانی متفاوتی در گذار ایجاد کند.
هرجا کوپن‌های امپدانس و بازتاب‌سنجی حوزه زمان بخشی از برنامه آزمون توافق‌شده هستند، مشخص کنید کوپن نماینده چه ساختاری است و چه کسی نتیجه را تفسیر می‌کند. کوپن می‌تواند درباره ساختار ساخته‌شده‌ای که آزموده شده شواهد ارائه دهد، اما اثبات نمی‌کند که کل کانال مسیریابی‌شده یا محصول نهایی الزامات خود را برآورده می‌کند. به نحوه خواندن گزارش TDR کوپن امپدانس مراجعه کنید.
برای دریافت قیمت ساخت، جزئیات پروژه را برای APTPCB ارسال کنید: الزامات رابط، ساختار لایه‌ها، مقادیر هدف و تلرانس‌های امپدانس، جزئیات مسیر و آزمون‌های درخواستی. همچنین می‌توانید برای تأیید روش‌های موجود راستی‌آزمایی امپدانس و اقلام قابل‌تحویل، با APTPCB تماس بگیرید. راهنمای فایل Gerber نحوه تحویل طرح‌های ساخت را توضیح می‌دهد.