با کند شدن روند کوچک‌سازی، بار عملکرد به سمت پکیج منتقل می‌شود. مسیریابی زیرلایه فن‌اوت RDL: این راهنما چه مواردی را پوشش می‌دهد (و برای چه کسانی است)

این راهنما برای مهندسان سخت‌افزار، معماران پکیج و مدیران تأمین طراحی شده است که مسئول تهیه راهکارهای مسیریابی زیرلایه فن‌اوت RDL هستند. با کند شدن مقیاس‌پذیری نیمه‌هادی‌ها، بار عملکرد به سمت پکیج منتقل می‌شود. لایه‌های بازتوزیع (RDL) در پکیج‌های فن‌اوت (FOWLP/FOPLP) برای ایجاد ارتباط میان ورودی/خروجی‌های دای در مقیاس نانومتر و هندسه‌های برد در مقیاس میلی‌متر، نقشی حیاتی دارند.

احتمالاً این مطلب را مطالعه می‌کنید چون HDI استاندارد دیگر برای چگالی I/O مورد نیاز شما کافی نیست، یا در حال مهاجرت از اتصال سیمی به پکیج‌های پیشرفته فلیپ‌چیپ یا سطح ویفر هستید. این انتقال شامل موازنه‌های پیچیده‌ای میان تفکیک‌پذیری عرض مسیر/فاصله، یکپارچگی سیگنال و قابلیت اطمینان مکانیکی است. خرابی در لایه RDL باعث بی‌استفاده شدن سیلیکون گران‌قیمت خواهد شد.

این راهنما فراتر از مباحث تئوری حرکت می‌کند. تمرکز آن بر مرحله تأمین و اعتبارسنجی مهندسی است. در این مطلب دقیقاً مشخص می‌کنیم چه مشخصاتی باید تعریف شوند، ریسک‌های پنهان تولید در کجا قرار دارند و چگونه می‌توان یک تأمین‌کننده مانند APTPCB (کارخانه PCB شرکت APTPCB) را ممیزی کرد تا اطمینان حاصل شود که توانایی تحویل محصول با بازده تولیدی مناسب در مقیاس بالا را دارد. همچنین چک‌لیست‌های کاربردی برای ساده‌سازی فرآیند تصمیم‌گیری ارائه می‌کنیم.

وقتی کوچک‌سازی متوقف می‌شود، بار عملکرد به سمت پکیج منتقل می‌شود. مسیریابی زیرلایه فن‌اوت RDL چه زمانی انتخاب مناسبی است (و چه زمانی نیست)

درک کاربرد مشخص فناوری RDL از طراحی بیش از حد پیچیده و هزینه‌های غیرضروری جلوگیری می‌کند.

از فن‌اوت RDL استفاده کنید وقتی:

چگالی I/O حیاتی است: دای شما تعداد زیادی I/O دارد که از محدوده فضای موجود برای برآمدگی‌های استاندارد فن‌این بیشتر است. برای تطبیق با گام‌های استاندارد BGA باید اتصالات را به ناحیه بزرگ‌تری «فن‌اوت» کنید.
محدودیت ابعادی دارید: به نازک‌ترین پروفایل ممکن برای پکیج نیاز دارید. RDL در برخی معماری‌ها (مانند فن‌اوت سطح ویفر) نیاز به هسته زیرلایه آلی جداگانه را حذف می‌کند.
عملکرد الکتریکی اهمیت دارد: برای کاهش اندوکتانس و ظرفیت پارازیتی در کاربردهای پرسرعت SerDes یا RF، به مسیرهای سیگنال کوتاه‌تر از اتصال سیمی نیاز دارید.
یکپارچه‌سازی ناهمگن دارید: چندین دای (چیپلت) با فناوری‌های ساخت متفاوت را در یک پکیج ترکیب می‌کنید و برای اتصال آن‌ها به مسیریابی با چگالی بالا نیاز دارید.
مدیریت حرارتی مهم است: برای بهبود دفع حرارت نسبت به اتصال سیمی، به مسیرهای مستقیم مسی از سطح دای تا برد سیستم نیاز دارید.

از فن‌اوت RDL استفاده نکنید وقتی:

تعداد I/O پایین است: اگر اتصال سیمی استاندارد یا پکیج‌های لیدفریم بتوانند ارتباط مورد نیاز را فراهم کنند، RDL فقط هزینه اضافی ایجاد می‌کند.
حساسیت هزینه بسیار بالا است: برای تجهیزات الکترونیکی مصرفی عمومی که BGA یا QFN استاندارد کافی است، هزینه لیتوگرافی RDL با گام ریز ممکن است غیرقابل توجیه باشد.
نیاز به توان/جریان بسیار بالا دارید: اگرچه RDL می‌تواند توان را منتقل کند، کاربردهای با جریان بسیار بالا ممکن است با PCB مس ضخیم یا ماژول‌های توان اختصاصی با مسیرهای ضخیم‌تر نسبت به فرآیندهای معمول RDL (معمولاً کمتر از 10µm ضخامت) عملکرد بهتری داشته باشند.
اندازه دای بزرگ و اختلاف CTE زیاد دارید: اگر دای بسیار بزرگ باشد و ضریب انبساط حرارتی برد تفاوت زیادی داشته باشد، فن‌اوت مستقیم بدون اینترپوزر یا کاهش تنش توسط آندر‌فیل می‌تواند باعث خستگی اتصالات لحیم شود.

مشخصات و الزامات (پیش از دریافت قیمت)

الزامات مشخصات فنی پیش از قیمت‌گذاری از دید یک مهندس تولید

الزامات مبهم باعث ایجاد «پرسش‌های مهندسی» (EQ) می‌شوند که پروژه‌ها را هفته‌ها به تأخیر می‌اندازند. برای دریافت قیمت دقیق و بازخورد DFM فوری، این پارامترها را به‌صورت شفاف تعریف کنید.

عرض مسیر و فاصله: حداقل عرض مسیر و فاصله‌ها را مشخص کنید. RDL معمولاً به 2µm/2µm تا 10µm/10µm نیاز دارد. مشخص کنید کدام لایه‌ها به ریزترین گام نیاز دارند.
تعداد لایه‌های RDL: تعداد لایه‌های بازتوزیع را تعیین کنید (برای مثال 1 RDL، 2 RDL، 3+ RDL). لایه‌های بیشتر انعطاف مسیریابی را افزایش می‌دهند اما ریسک بازده و هزینه را به‌طور قابل توجهی بالا می‌برند.
جنس دی‌الکتریک: نوع پلیمر را مشخص کنید (مانند پلی‌ایمید (PI)، PBO، BCB یا ABF). این مورد دمای پخت، ثابت دی‌الکتریک (Dk) و نرخ جذب رطوبت را تعیین می‌کند.
مشخصات ویا: نوع ویا (کور، استک‌شده، پلکانی)، قطر (معمولاً 10µm تا 50µm برای RDL) و اندازه پد گیرنده را مشخص کنید.
ضخامت مس: ضخامت مورد نیاز مس برای سیگنال و صفحات توان را تعیین کنید. مس RDL معمولاً با فرآیند نیمه‌افزایشی آبکاری می‌شود و نسبت به فویل مسی استاندارد PCB نازک‌تر است.
فینیش سطحی: پوشش نهایی پدها را تعیین کنید (مانند ENEPIG، OSP، قلع غوطه‌وری) تا سازگاری با مونتاژ بعدی یا اتصال گوی لحیم تضمین شود.
اندازه زیرلایه/کریر: اگر از فن‌اوت در سطح پنل استفاده می‌کنید، اندازه پنل را مشخص کنید (مانند 510mm x 515mm) تا بهره‌وری استفاده از سطح بهینه شود.
کنترل امپدانس: امپدانس هدف (مانند 50Ω تک‌انتهایی، 100Ω دیفرانسیل) و تلرانس (معمولاً ±10%) را مشخص کنید. این کار تأمین‌کننده را مجبور می‌کند ارتفاع‌های استک‌آپ را بررسی کند.
تلرانس تاب‌برداشتگی: حداکثر تاب مجاز در دمای اتاق و دمای ریفلو را تعریف کنید (برای مثال کمتر از 100µm در کل یونیت).
UBM (متالیزاسیون زیر برآمدگی): ساختار UBM را در صورتی که تأمین‌کننده مسئول ایجاد برآمدگی باشد مشخص کنید. این مورد برای مقاومت در برابر مهاجرت الکترونی حیاتی است.
استانداردهای بازرسی: معیارهای دقیق بازرسی را ذکر کنید (مانند رزولوشن AOI تا 1µm و تست الکتریکی 100%).
سطح ردیابی: مشخص کنید آیا برای مواد و داده‌های فرآیند به ردیابی در سطح پنل یا یونیت نیاز دارید.

ریسک‌های پنهان (علت‌های اصلی و روش‌های پیشگیری)

تولید RDL بیشتر به فرآیندهای ساخت نیمه‌هادی شباهت دارد تا ساخت سنتی PCB. ریسک‌ها در مقیاس میکروسکوپی هستند اما اثرات آن‌ها در مقیاس محصول نهایی بسیار بزرگ است.

جابجایی دای (عدم هم‌ترازی لیتوگرافی):
ریسک: در طول فرآیند قالب‌گیری (در FOWLP)، دای‌ها ممکن است کمی جابه‌جا شوند. اگر لیتوگرافی RDL بعدی این جابه‌جایی را جبران نکند، ویاها از پدهای دای خارج می‌شوند.
تشخیص: AOI پس از ظهور؛ تست باز/اتصال کوتاه الکتریکی.
پیشگیری: استفاده از تأمین‌کنندگانی با «الگودهی تطبیقی» یا بوندرهای جانمایی دای با دقت بالا.
لایه‌لایه شدن ناشی از تاب‌برداشتگی:
ریسک: اختلاف CTE میان کامپاند قالب، دای سیلیکونی و دی‌الکتریک RDL باعث تاب برداشتن ویفر/پنل می‌شود. تاب بیش از حد باعث جداشدگی بین لایه‌های RDL خواهد شد.
تشخیص: میکروسکوپی آکوستیک روبشی؛ اندازه‌گیری تاب با Shadow Moiré.
پیشگیری: انتخاب دقیق CTE کامپاند قالب؛ متعادل‌سازی چگالی مس در لایه‌های بالا و پایین.
خوردگی زیرلایه بذر:
ریسک: در فرآیند نیمه‌افزایشی، لایه بذر باید حذف شود. اگر اچ بیش از حد تهاجمی باشد، زیر مسیر سیگنال خورده شده و چسبندگی کاهش یافته و مقاومت افزایش می‌یابد.
تشخیص: تحلیل مقطع عرضی (SEM)؛ اندازه‌گیری مقاومت.
پیشگیری: کنترل دقیق شیمی و زمان اچ؛ استفاده از اچ‌کننده‌های تفاضلی.
ترک خوردگی ویا در محل اتصال:
ریسک: سیکل‌های حرارتی باعث ایجاد تنش در محل اتصال کف ویا و پد زیرین می‌شوند. تمیزکاری ضعیف (اسمیر) یا ترکیبات بین‌فلزی شکننده باعث ترک می‌شوند.
تشخیص: تست شوک حرارتی همراه با پایش مقاومت؛ برش با پرتو یونی متمرکز.
پیشگیری: فرآیندهای مقاوم پلاسمای دی‌اسمیر؛ تمیزکاری پلاسمایی در محل پیش از آبکاری.
ترک‌خوردگی دی‌الکتریک:
ریسک: مواد دی‌الکتریک شکننده (مانند برخی اپوکسی‌های حساس به نور) ممکن است تحت تنش مکانیکی یا شوک حرارتی ترک بخورند.
تشخیص: سیکل حرارتی؛ بازرسی چشمی زیر بزرگنمایی.
پیشگیری: استفاده از موادی با ازدیاد طول تا شکست بیشتر (مانند فرمولاسیون‌های خاص پلی‌ایمید).
مهاجرت الکترونی (EM):
ریسک: چگالی جریان بالا در مسیرهای بسیار نازک RDL باعث حرکت اتم‌های مس و ایجاد حفره (قطع مدار) یا برجستگی (اتصال کوتاه) می‌شود.
تشخیص: تست عمر کاری در دمای بالا؛ شبیه‌سازی چگالی جریان.
پیشگیری: قوانین طراحی برای محدود کردن چگالی جریان؛ استفاده از لایه‌های مانع.
جذب رطوبت (اثر پاپ‌کورن):
ریسک: دی‌الکتریک‌های آلی رطوبت جذب می‌کنند. هنگام ریفلو، این رطوبت به بخار تبدیل شده و باعث جداشدگی RDL می‌شود.
تشخیص: تست سطح حساسیت به رطوبت؛ تحلیل افزایش وزن.
پیشگیری: پخت پیش از مونتاژ؛ انتخاب مواد با جذب رطوبت پایین (مانند LCP یا گریدهای خاص ABF).
کاهش بازده به دلیل محدودیت رزولوشن:
ریسک: فشار آوردن به توانایی L/S تأمین‌کننده (برای مثال درخواست 2µm روی مسیر 5µm) باعث ایجاد اتصال کوتاه/قطع مدار به دلیل گردوغبار یا نقص فوتورزیست می‌شود.
تشخیص: تحلیل بازده هر ویفر/پنل؛ AOI.
پیشگیری: طراحی با حاشیه ایمنی (برای مثال استفاده از L/S برابر 5µm در صورتی که 2µm ضروری نیست)؛ کنترل کلاس کلین‌روم.

برنامه اعتبارسنجی (چه چیزی، چه زمانی و معیار قبولی چیست)

برنامه اعتبارسنجی RDL برای بررسی عملکرد و قابلیت اطمینان

نمی‌توانید فقط به گواهی انطباق (CoC) تأمین‌کننده اعتماد کنید. باید یکپارچگی مسیریابی زیرلایه فن‌اوت RDL را خودتان یا از طریق شخص ثالث اعتبارسنجی کنید.

تست پیوستگی Daisy Chain:
هدف: بررسی اتصال الکتریکی تمام نت‌ها، به‌خصوص مسیرهای عبوری از ویاها و اتصالات دای.
روش: طراحی یک نمونه آزمایشی با اتصالات زنجیره‌ای. اندازه‌گیری مقاومت.
قبولی: مقاومت در محدوده ±10% شبیه‌سازی؛ بدون مدار باز.
سیکل حرارتی (TC):
هدف: بررسی عمر خستگی مسیرهای مسی و ویاها تحت تنش حرارتی.
روش: JEDEC JESD22-A104. دمای -40°C تا +125°C (یا +150°C)، تعداد 500 تا 1000 سیکل.
قبولی: تغییر مقاومت کمتر از 10% (یا کمتر از 20% بسته به کلاس)؛ بدون ترک در مقطع عرضی.
ذخیره‌سازی دمای بالا (HTS):
هدف: ارزیابی پایداری مواد و رشد ترکیبات بین‌فلزی در طول زمان.
روش: JEDEC JESD22-A103. دمای 150°C برای 1000 ساعت.
قبولی: بدون جداشدگی؛ استحکام برشی برآمدگی‌ها در محدوده مشخصات.
تست تنش بسیار شتاب‌یافته:
هدف: بررسی خوردگی و رشد دندریتی (مهاجرت الکتروشیمیایی) در شرایط رطوبت و بایاس.
روش: JEDEC JESD22-A110. دمای 130°C، رطوبت نسبی 85%، ولتاژ بایاس، 96 ساعت.
قبولی: بدون شکست مقاومت عایقی؛ بدون رشد دندریتی قابل مشاهده.
تست سقوط:
هدف: ارزیابی استحکام مکانیکی RDL و اتصالات لحیم در هنگام ضربه.
روش: JEDEC JESD22-B111. تست سقوط در سطح برد.
قبولی: تحمل تعداد مشخصی سقوط (برای مثال 30 سقوط) بدون خرابی الکتریکی.
اندازه‌گیری تاب‌برداشتگی:
هدف: اطمینان از تخت بودن زیرلایه برای مونتاژ SMT.
روش: Shadow Moiré در دمای اتاق، 150°C و 260°C.
قبولی: تاب کمتر از 100µm (یا استاندارد خاص JEITA/JEDEC برای اندازه پکیج).
تحلیل مقطع عرضی (تحلیل ساختار):
هدف: بررسی ابعاد فیزیکی و کیفیت آبکاری.
روش: مقطع‌زنی مکانیکی و تصویربرداری SEM.
قبولی: ضخامت مس، هم‌ترازی ویا و ضخامت دی‌الکتریک مطابق تلرانس نقشه باشد.
تست لحیم‌پذیری:
هدف: اطمینان از ترشوندگی صحیح پدها هنگام مونتاژ.
روش: IPC-J-STD-003. روش غوطه‌وری و بررسی یا تعادل ترشوندگی.
قبولی: پوشش بیشتر از 95%؛ ترشوندگی یکنواخت.

چک‌لیست تأمین‌کننده (ورودی RFQ + پرسش‌های ممیزی)

از این چک‌لیست هنگام همکاری با APTPCB یا سایر سازندگان پیشرفته استفاده کنید. این چک‌لیست شرکای واقعی RDL را از کارخانه‌های PCB معمولی جدا می‌کند.

ورودی‌های RFQ (آنچه ارسال می‌کنید)

فایل‌های Gerber/ODB++: داده کامل لایه‌ها با تعریف واضح لایه‌ها.
Netlist: فرمت IPC-356 برای تأیید تست الکتریکی.
نقشه Stackup: نمایش دقیق ضخامت دی‌الکتریک، وزن مس و نوع مواد.
جدول Drill/Via: تعریف ویاهای کور، مدفون و عبوری همراه با نسبت ابعادی.
الزامات امپدانس: مسیرهای مشخص و صفحات مرجع.
نقشه پنل‌سازی: در صورت داشتن نیازهای خاص آرایه برای خط مونتاژ.
مشخصات پذیرش: ارجاع به IPC-6012 (کلاس 2 یا 3) یا مشخصات داخلی.
پیش‌بینی حجم: EAU (مصرف سالانه تخمینی) برای تعیین سطح قیمت و تخصیص خط تولید.

اثبات توانمندی (آنچه باید نشان دهند)

حداقل توانایی L/S: آیا می‌توانند تولید پایدار با گام مورد نیاز شما (برای مثال 5µm/5µm) را نشان دهند؟ داده CpK درخواست کنید.
نسبت ابعادی ویا: آیا می‌توانند نسبت ابعادی ویاهای شما (برای مثال 1:1 یا 2:1 برای ویا کور) را بدون فضای خالی آبکاری کنند؟
تجربه SAP/mSAP: آیا خط اختصاصی فرآیند نیمه‌افزایشی دارند؟ (اچ تفریقی استاندارد نمی‌تواند RDL ریز را ایجاد کند.)
تأیید صلاحیت مواد: آیا دی‌الکتریک مشخص (مانند PI یا ABF) مورد درخواست شما را تأیید کرده‌اند؟
شبیه‌سازی تاب‌برداشتگی: آیا می‌توانند پیش از ساخت، بر اساس استک‌آپ شما شبیه‌سازی تاب انجام دهند؟
کلاس کلین‌روم: آیا ناحیه تصویربرداری RDL دارای کلاس 100 یا کلاس 1000 است؟ (PCB استاندارد معمولاً بدون کلاس مشخص یا کلاس 10k+ است.)

سیستم کیفیت و ردیابی

توانایی AOI: حداقل اندازه عیبی که AOI آن‌ها می‌تواند تشخیص دهد چیست؟ (باید کمتر از 50% عرض مسیر باشد.)
تست الکتریکی: برای نمونه‌سازی از پروب پرنده و برای تولید انبوه از فیکسچر استفاده می‌کنند؟ آیا پدهای گام ریز را تست می‌کنند؟
تناوب مقطع‌زنی: هر لات چند بار میکرو‌سکشن انجام می‌دهند؟ (حداقل یک مورد برای هر لات/پنل توصیه می‌شود.)
گواهی‌ها: ISO 9001 حداقل مورد نیاز است. IATF 16949 برای قابلیت اطمینان ترجیح داده می‌شود. ISO 13485 برای تجهیزات پزشکی.
تحلیل خرابی: آیا SEM/EDX داخلی برای تحلیل عیوب دارند؟

کنترل تغییرات و تحویل

سیاست PCN: آیا برای هر تغییر ماده یا فرآیند، اعلام تغییر محصول ارائه می‌کنند؟
برنامه‌ریزی ظرفیت: نرخ استفاده فعلی آن‌ها چقدر است؟ (اگر بیشتر از 90% باشد، زمان تحویل افزایش می‌یابد.)
موجودی ذخیره: آیا برای سفارش‌های حجمی حاضر به نگهداری موجودی محصول نهایی هستند؟
زمان تحویل: زمان استاندارد ساخت RDL چقدر است؟ (برای ساخت‌های پیچیده معمولاً 4 تا 6 هفته است.)

راهنمای تصمیم‌گیری (موازنه‌هایی که واقعاً می‌توانید انتخاب کنید)

هر تصمیم طراحی در مسیریابی زیرلایه فن‌اوت RDL یک اثر متقابل دارد.

موازنه: عرض مسیر در برابر بازده
راهنما: اگر اولویت شما هزینه است، مسیرهای عریض‌تر (10µm+) انتخاب کنید. با نزدیک شدن به 2 تا 5µm بازده به‌صورت نمایی کاهش می‌یابد. فقط در بخش‌هایی که برای خروج مسیر ضروری است از مسیرهای بسیار ریز استفاده کنید.
موازنه: تعداد لایه در برابر تاب‌برداشتگی
راهنما: اگر اولویت شما تختی است، استک‌آپ‌های متقارن انتخاب کنید. تعداد فرد لایه‌های RDL یا توزیع نامتعادل مس باعث اثر نوار دوفلزی و تاب شدید می‌شود.
موازنه: ماده دی‌الکتریک در برابر قابلیت اطمینان
راهنما: اگر اولویت شما قابلیت اطمینان در سیکل حرارتی است، پلی‌ایمید (PI) را انتخاب کنید. این ماده ازدیاد طول بسیار خوبی دارد. اگر اولویت شما رزولوشن گام ریز است، PBO یا BCB را انتخاب کنید که معمولاً لیتوگرافی دقیق‌تری فراهم می‌کنند اما ممکن است شکننده‌تر باشند.
موازنه: اندازه ویا در برابر مقاومت
راهنما: اگر اولویت شما چگالی مسیریابی است، ویاهای کوچک‌تر (10-20µm) را انتخاب کنید. اما اگر اولویت شما انتقال توان است، ویاهای بزرگ‌تر یا آرایه ویا انتخاب کنید. ویاهای کوچک مقاومت و اندوکتانس بالاتری دارند.
موازنه: فرمت پنل در برابر ویفر
راهنما: اگر اولویت شما هزینه واحد در حجم بالا است، فن‌اوت سطح پنل را انتخاب کنید. بهره‌برداری از سطح بهتر است. اگر اولویت شما دقت و بازده است، فن‌اوت سطح ویفر را انتخاب کنید. تجهیزات ویفر معمولاً بالغ‌تر و دقیق‌تر هستند.

پرسش‌های متداول

س: تفاوت RDL و مسیرهای PCB استاندارد چیست؟ پ: مسیرهای RDL (لایه بازتوزیع) معمولاً بسیار نازک‌تر (ضخامت 2-5µm) و باریک‌تر (عرض 2-10µm) از مسیرهای PCB استاندارد هستند. این مسیرها با فرآیندهایی مشابه نیمه‌هادی‌ها (اسپاترینگ، فوتورزیست، آبکاری) روی کریر یا دای ایجاد می‌شوند، نه با اچ فویل مسی روی لمینت.

س: آیا می‌توانم از FR-4 استاندارد برای فن‌اوت RDL استفاده کنم؟ پ: معمولاً خیر. بافت شیشه‌ای FR-4 استاندارد برای لیتوگرافی RDL با خطوط ریز بیش از حد زبر است. RDL معمولاً به دی‌الکتریک‌های صاف، اسپین‌آن یا فیلمی مانند پلی‌ایمید یا ABF (فیلم ساخت تجمعی آجینوموتو) نیاز دارد تا رزولوشن مورد نیاز حاصل شود.

س: تلرانس معمول کنترل امپدانس برای RDL چقدر است؟ پ: دستیابی به ±10% استاندارد است، اما رسیدن به ±5% به دلیل نازکی لایه‌های دی‌الکتریک بسیار دشوار است. تغییرات کوچک در ضخامت (مانند 0.5µm) تأثیر زیادی بر درصد امپدانس دارند.

س: مدیریت حرارتی با RDL چگونه انجام می‌شود؟ پ: دی‌الکتریک‌های RDL معمولاً عایق حرارتی هستند. برای مدیریت حرارت باید ویاهای حرارتی را طراحی کنید که مستقیماً از پد دای تا گوی‌های پکیج ادامه داشته باشند. به پخش جانبی حرارت از طریق مسیرهای نازک RDL متکی نباشید.

س: آیا فن‌اوت RDL برای کاربردهای ولتاژ بالا مناسب است؟ پ: معمولاً خیر. لایه‌های دی‌الکتریک بسیار نازک هستند (5-10µm) و ولتاژ شکست را محدود می‌کنند. استقامت دی‌الکتریک ماده را بررسی کنید و فاصله کافی برای نیاز ولتاژ خود در نظر بگیرید.

س: «ناحیه ممنوعه» در RDL چیست؟ پ: به یک KOZ در اطراف لبه دای و لبه پکیج نیاز دارید. بیشترین تنش در گوشه‌های دای ایجاد می‌شود. برای جلوگیری از ترک، سیگنال‌های پرسرعت حیاتی یا ویاهای کوچک را دقیقاً روی نقاط تنش گوشه دای قرار ندهید.

س: APTPCB چگونه امنیت داده‌های RDL را مدیریت می‌کند؟ پ: ما از سرورهای FTP امن و حفاظت NDA استفاده می‌کنیم. داده‌های تولید بخش‌بندی شده‌اند تا طراحی‌های اختصاصی مسیریابی شما فقط برای تیم‌های مهندسی و CAM فعال روی پروژه قابل دسترسی باشند.

س: آیا RDL قابل تعمیر است؟ پ: خیر. برخلاف PCB که در نمونه‌سازی ممکن است برش و جامپر امکان‌پذیر باشد، RDL میکروسکوپی و کپسوله شده است. نقص در یک لایه داخلی RDL باعث اسقاط یونیت می‌شود. به همین دلیل بازرسی حین فرآیند (AOI) اهمیت حیاتی دارد.

قابلیت‌های HDI PCB – فناوری‌های پایه اتصال با چگالی بالا را که پیش از استراتژی‌های RDL قرار دارند یا با آن‌ها ترکیب می‌شوند، بشناسید.
تولید پیشرفته PCB – مجموعه گسترده‌تری از تکنیک‌های ساخت پیشرفته برای طراحی‌های پیچیده را بررسی کنید.
طراحی استک‌آپ PCB – نحوه ساختاردهی لایه‌ها برای تعادل یکپارچگی سیگنال و پایداری مکانیکی را بیاموزید؛ موضوعی حیاتی برای موفقیت RDL.
مونتاژ BGA و گام ریز – چالش‌های مونتاژ پس از ساخت زیرلایه را بررسی کنید تا پکیج شما به‌صورت قابل اعتماد نصب شود.
کنترل کیفیت PCB – جزئیات استانداردهای بازرسی و گواهی‌هایی که زنجیره تأمین شما را محافظت می‌کنند.

درخواست قیمت

دریافت بررسی DFM و قیمت از APTPCB

برای دریافت قیمت دقیق مسیریابی زیرلایه فن‌اوت RDL، لطفاً موارد زیر را ارائه دهید:

فایل‌های Gerber/ODB++: داده کامل لایه‌ها.
تعریف Stackup: نوع مواد و ضخامت لایه‌ها.
نقشه Drill/Via: تعریف ویاهای کور/مدفون.
Netlist: برای تأیید الکتریکی.
حجم و زمان تحویل: اهداف نمونه‌سازی در برابر تولید.

تیم مهندسی ما فایل‌های شما را از نظر امکان‌پذیری «طراحی برای تولید» بررسی خواهد کرد تا پیش از آغاز تولید، ریسک‌های بازده را شناسایی کند.

نتیجه‌گیری

مسیریابی زیرلایه فن‌اوت RDL فناوری توانمندساز نسل بعدی تجهیزات الکترونیکی کوچک و پربازده است. این فناوری فاصله میان نانومترهای سیلیکون و میلی‌مترهای PCB را پر می‌کند. با این حال، نیازمند تغییر دیدگاه از «برد مدار چاپی» به «سیستم پکیج‌شده» است. با تعریف مشخصات دقیق برای عرض/فاصله مسیر و مواد، اعتبارسنجی سخت‌گیرانه ریسک‌های حرارتی و مکانیکی و ممیزی تأمین‌کننده بر اساس یک چک‌لیست دقیق، می‌توانید این پیچیدگی را با اطمینان مدیریت کنید. موفقیت فقط در طراحی نیست، بلکه در انضباط اجرای فرآیند نیز نهفته است.