یک PCB پرسرعت صرفاً به این دلیل که فایل شبیه‌سازی ظاهر تمیزی دارد، تأیید نهایی یکپارچگی سیگنال را دریافت نمی‌کند. زمانی این تأیید را دریافت می‌کند که کل کانال — از پکیج فرستنده تا مسیرکشی PCB، ویاها، کانکتورها و ورودی گیرنده — دارای حاشیه الکتریکی تأییدشده باشد و بتوان آن را به‌صورت پایدار و تکرارپذیر تولید کرد.
یک چک‌لیست عملی تأیید نهایی SI سه تصمیم مهندسی را به هم متصل می‌کند:
- تصمیم طراحی: آیا کانال الزامات پروتکل را برآورده می‌کند؟
- تصمیم تولید: آیا کارخانه PCB می‌تواند ساختارهای موردنیاز را به‌صورت تکرارپذیر تولید کند؟
- تصمیم اعتبارسنجی: آیا نتایج شبیه‌سازی با اندازه‌گیری‌های فیزیکی مطابقت دارند؟
این چک‌لیست برای رابط‌هایی شامل DDR، PCIe، Ethernet، USB، لینک‌های SerDes، بردهای RF مختلط، طراحی‌های HDI و سیستم‌های چندبردی کاربرد دارد.
چک‌لیست تأیید نهایی SI چه مواردی را بررسی می‌کند؟
چک‌لیست تأیید نهایی SI یک مرحله کنترل پیش از تولید است که کیفیت سیگنال را قبل از ساخت تأیید می‌کند. این چک‌لیست برنامه‌ریزی پیش از طراحی، مسیرکشی PCB، شبیه‌سازی، تلرانس‌های تولید و تطبیق نتایج آزمایشگاهی را پوشش می‌دهد.
یک تأیید نهایی کامل SI شامل موارد زیر است:
- تعریف استکاپ و برنامه‌ریزی امپدانس.
- انتخاب مواد بر اساس الزامات تلفات.
- بررسی امپدانس کنترل‌شده.
- تحلیل کراس‌تاک.
- ارزیابی تلفات درج (Insertion Loss) و تلفات بازگشتی (Return Loss).
- تحلیل دیاگرام چشم و جیتر.
- تحلیل SI آگاه از توان.
- بررسی تلرانس‌های تولید.
- تطبیق اندازه‌گیری‌های TDR/VNA.
بررسی قوانین طراحی (DRC) تأیید می‌کند که PCB از قوانین طراحی پیروی می‌کند، اما ثابت نمی‌کند که یک کانال پرسرعت به‌درستی کار خواهد کرد. رفتار سیگنال به اثرات خط انتقال، شامل تلفات دی‌الکتریک، زبری مس، ناپیوستگی ویاها و پیوستگی مسیر برگشت جریان وابسته است.
معیارهای اصلی تأیید نهایی SI چیستند؟
معیارهای زیر مشخص می‌کنند که آیا یک کانال PCB پرسرعت دارای حاشیه الکتریکی کافی است یا خیر.
| معیار | دلیل اهمیت | ملاحظات معمول | روش اعتبارسنجی |
|---|---|---|---|
| امپدانس مشخصه (Z0) | بازتاب‌های ناشی از ناپیوستگی امپدانس را کنترل می‌کند. | اهداف رایج شامل 50Ω تک‌سر و 85Ω یا 100Ω دیفرانسیل است. تلرانس بسته به الزامات رابط معمولاً ±10٪ یا کمتر است. | حل‌گر میدان، شبیه‌سازی TDR، تست کوپن |
| تلفات درج (IL) | میزان تضعیف سیگنال در طول کانال را اندازه‌گیری می‌کند. | به طول مسیر، فرکانس، تلفات دی‌الکتریک، زبری مس و انتخاب مواد وابسته است. | پارامترهای S (S21)، VNA، شبیه‌سازی |
| تلفات بازگشتی (RL) | انرژی بازتاب‌شده از ناپیوستگی‌ها را نشان می‌دهد. | با کنترل ویاها، کانکتورها، تغییرات مسیر و تغییرات امپدانس بهبود می‌یابد. | پارامترهای S (S11) |
| کراس‌تاک (NEXT/FEXT) | کوپلینگ بین سیگنال‌های مجاور را اندازه‌گیری می‌کند. | تحت تأثیر فاصله، هندسه لایه‌ها، صفحات مرجع و طول مسیرهای موازی قرار دارد. | شبیه‌سازی میدان سه‌بعدی |
| ارتفاع/عرض دیاگرام چشم | حاشیه ولتاژ و زمان‌بندی گیرنده را نشان می‌دهد. | باید الزامات ماسک مخصوص رابط را برآورده کند. | شبیه‌سازی IBIS-AMI یا گذرا |
| جیتر | عدم قطعیت زمانی را اندازه‌گیری می‌کند. | شامل مؤلفه‌های تصادفی و قطعی است. | تحلیل چشم و تست انطباق |
| امپدانس PDN | کیفیت تأمین توان هنگام رخدادهای سوئیچینگ را نشان می‌دهد. | برای جلوگیری از کاهش حاشیه سیگنال به دلیل نویز تغذیه مهم است. | تحلیل SI/PI آگاه از توان |
کدام تصمیم‌های تأیید نهایی SI برای هر رابط اهمیت بیشتری دارند؟
رابط‌های مختلف، حاشیه SI را به روش‌های متفاوتی مصرف می‌کنند. برای تعیین محل تمرکز تلاش مهندسی، باید نیازمندی کانال را بررسی کنید.
| نوع رابط | تمرکز اصلی تأیید نهایی | تصمیم طراحی |
|---|---|---|
| DDR4/DDR5 | اسکِیو زمانی، توپولوژی، نویز توان | اولویت دادن به بسته‌شدن زمان‌بندی، اعتبارسنجی مسیرکشی fly-by و تحلیل آگاه از توان |
| PCIe، Ethernet، USB، SerDes | بودجه تلفات، بازتاب‌ها، تغییرات ویا | تخصیص تلفات کانال بین مسیرها، ویاها، کانکتورها و مواد |
| PCBهای HDI | کراس‌تاک، مسیرهای برگشت، رفتار میکروویا | اعتبارسنجی ساختارهای مسیرکشی متراکم و پیوستگی صفحات مرجع با استفاده از فناوری HDI PCB |
| سیگنال مختلط آنالوگ/RF | ایزولاسیون و سطح نویز | اعتبارسنجی مسیرهای کوپلینگ بین بخش‌های دیجیتال و آنالوگ حساس |
| فلکس و ریجید-فلکس | پایداری امپدانس هنگام خم شدن | در استکاپ‌های Rigid-Flex PCB تغییرات هندسی را در نظر بگیرید |
| سیستم‌های چندبردی | اثرات کانکتور و کابل | انجام multi board si correlation در کل کانال |
چگونه مواد PCB را برای عملکرد SI انتخاب می‌کنید؟
انتخاب مواد زمانی به یک تصمیم تأیید نهایی تبدیل می‌شود که تلفات کانال به محدودیت رابط نزدیک شود.
در زمان برنامه‌ریزی استکاپ، مواد دقیق، ضخامت و مشخصات الکتریکی را تعیین کنید. پارامترهای مهم شامل موارد زیر هستند:
- ثابت دی‌الکتریک (Dk).
- ضریب اتلاف (Df).
- زبری مس.
- درصد رزین.
- ضخامت نهایی دی‌الکتریک.
برای طراحی‌های با سرعت متوسط، FR-4 استاندارد ممکن است حاشیه کافی فراهم کند. کانال‌های SerDes با سرعت بالاتر ممکن است به مواد کم‌اتلاف مانند لمینیت‌های کلاس Megtron یا مواد Rogers نیاز داشته باشند.
انتخاب مواد PCB را همراه با si channel budget مورد انتظار انجام دهید، زیرا هر بخش مسیر و هر ویا بخشی از حاشیه تلفات موجود را مصرف می‌کند.
چه مواردی باید در چک‌لیست تأمین‌کننده برای تأیید نهایی SI وجود داشته باشد؟
بررسی سازنده PCB باید تأیید کند که کارخانه می‌تواند ساختارهای الکتریکی استفاده‌شده در شبیه‌سازی را تکرار کند.
| مورد بررسی تأمین‌کننده | تصمیم موردنیاز |
|---|---|
| تأیید استکاپ | تأیید ساختار لایه‌ها، ضخامت دی‌الکتریک، وزن مس و گرید مواد |
| قابلیت امپدانس کنترل‌شده | تأیید مقادیر هدف امپدانس و تلرانس تولید |
| دسترسی به مواد | تأیید منبع لمینیت تأییدشده و مشخصات الکتریکی |
| قابلیت ویا | تأیید نیازمندی‌های ویا عبوری، ویا کور، ویا مدفون یا بک‌دریل |
| الزامات تست | تعریف کوپن‌های TDR، گزارش‌های امپدانس و الزامات بازرسی |
| تطبیق شبیه‌سازی | ارائه داده‌های اندازه‌گیری‌شده برای مقایسه با فرضیات طراحی |
این فرآیند اولیه stackup and si co design از تغییرات دیرهنگام استکاپ که محدودیت‌های مسیرکشی را بی‌اعتبار می‌کنند جلوگیری می‌کند.
نقاط کنترل اصلی تأیید نهایی SI پیش از تولید چیستند؟
برنامه‌ریزی SI پیش از مسیرکشی
موارد زیر را مشخص کنید:
- مشخصات رابط.
- حداکثر طول کانال.
- بودجه تلفات.
- اهداف امپدانس.
- استراتژی لایه‌ها.
- انتخاب مواد.
در مراحل اولیه برنامه‌ریزی از محاسبه‌گر امپدانس برای تخمین هندسه مسیر استفاده کنید، سپس مقادیر نهایی را با داده‌های استکاپ سازنده PCB تعیین کنید.
بررسی SI در مسیرکشی
موارد زیر را بررسی کنید:
- صفحات مرجع پیوسته.
- فاصله زوج‌های دیفرانسیل.
- الزامات تطبیق طول.
- تغییرات ویا.
- پیوستگی مسیر برگشت.
- اتصال کانکتورها.
برای کانال‌های پرسرعت، ویاهای غیرضروری را به حداقل برسانید و در صورت نیاز با بک‌دریل کردن، استاب‌های مشکل‌ساز ویا را حذف کنید.
شبیه‌سازی پس از مسیرکشی
موارد زیر را اعتبارسنجی کنید:
- مدل‌های استخراج‌شده کانال.
- پارامترهای S.
- نتایج شبیه‌سازی IBIS/IBIS-AMI.
- دیاگرام‌های چشم.
- جیتر.
- بدترین حالت‌های تلرانس تولید.
استخراج سه‌بعدی به‌خصوص برای ویاهای پیچیده، کانکتورها و نواحی مسیرکشی متراکم ارزش بالایی دارد.
چه خطاهای SI معمولاً پس از تولید ظاهر می‌شوند؟
| حالت خرابی | علت اصلی | بهبود در تأیید نهایی |
|---|---|---|
| بازتاب بیش از حد | ناپیوستگی امپدانس یا انتقال‌های ضعیف | اعتبارسنجی پروفایل امپدانس با TDR و شبیه‌سازی |
| بسته شدن چشم | تلفات بیش از حد، جیتر یا نویز توان | انجام شبیه‌سازی کانال و تحلیل SI آگاه از توان |
| کراس‌تاک غیرمنتظره | مسیرکشی متراکم یا فاصله ناکافی | انجام تحلیل سیگنال مزاحم/قربانی |
| عدم تطابق شبیه‌سازی | مدل‌های نادرست مواد یا نبود اثرات کانکتور | تطبیق شبیه‌سازی با پارامترهای S اندازه‌گیری‌شده |
| ناپایداری لینک بین بردها | نبود مدل کانکتور یا کابل | انجام multi board si correlation |
تحلیل SI آگاه از توان چگونه بر تأیید نهایی تأثیر می‌گذارد؟
رابط‌های مدرن را نمی‌توان تنها با بررسی مسیرهای سیگنال اعتبارسنجی کرد. جریان‌های سوئیچینگ باعث ایجاد نوسانات ولتاژ در شبکه توزیع توان می‌شوند و این نوسانات می‌توانند بازشدگی چشم را کاهش دهند.
Power aware si analysis رفتار سیگنال را با شرایط واقعی تأمین توان ترکیب می‌کند. این تحلیل بررسی می‌کند که آیا نویز سوئیچینگ همزمان (SSN)، امپدانس PDN و راهکار دکوپلینگ بر حاشیه گیرنده تأثیر می‌گذارند یا خیر.
این موضوع به‌خصوص برای موارد زیر اهمیت دارد:
- باس‌های حافظه DDR.
- پردازنده‌های پرسرعت.
- سیستم‌های FPGA.
- رابط‌های موازی بزرگ.
چه اطلاعاتی باید برای بررسی SI ارائه شود؟
یک بسته کامل بررسی SI باید شامل موارد زیر باشد:
- فایل‌های تولید Gerber یا ODB++.
- تعریف استکاپ PCB.
- مشخصات مواد.
- الزامات امپدانس کنترل‌شده.
- فهرست نت‌های حیاتی.
- مدل‌های شبیه‌سازی.
- مدل‌های کانکتور و کابل در صورت نیاز.
- الزامات اندازه‌گیری مانند تست TDR یا VNA.
برای پروژه‌های High-Speed PCB، این اسناد ارتباط مستقیمی بین فرضیات شبیه‌سازی و واقعیت تولید ایجاد می‌کنند.
پرسش‌های متداول تأیید نهایی SI
از چه سرعتی تأیید نهایی SI ضروری می‌شود؟
اثرات SI تنها به فرکانس کلاک وابسته نیستند، بلکه به زمان لبه سیگنال نیز بستگی دارند. زمانی که زمان‌های بالاروی سیگنال به اندازه‌ای کوتاه شوند که رفتار خط انتقال اهمیت پیدا کند، تحلیل رسمی SI موردنیاز است. طراحی‌های مدرن DDR، PCIe، Ethernet و SerDes معمولاً به تأیید نهایی ساختاریافته نیاز دارند.
چرا شبیه‌سازی با اندازه‌گیری مطابقت ندارد؟
دلایل رایج شامل مشخصات نادرست مواد، نبود مدل کانکتور، تغییرات تولید، تفاوت پروفایل مس و استخراج ناقص کانال هستند.
آیا همه نت‌ها به شبیه‌سازی تمام‌موج نیاز دارند؟
خیر. نت‌های حیاتی با نرخ داده بالا، مسیرهای طولانی، ساختارهای پیچیده ویا، کانکتورها یا حاشیه زمانی محدود باید در اولویت قرار گیرند.
بک‌دریل چگونه به SI کمک می‌کند؟
بک‌دریل بشکه‌های بدون استفاده ویا را که مانند استاب عمل می‌کنند حذف می‌کند. این کار بازتاب‌ها و اثرات رزونانس را در کانال‌های پرسرعت کاهش می‌دهد.
جمع‌بندی: یک تأیید نهایی موفق SI چه دستاوردی دارد؟
یک تأیید نهایی موفق SI ثابت می‌کند که طراحی PCB، فرآیند تولید و برنامه اعتبارسنجی با یکدیگر هماهنگ هستند.
هدف فقط عبور از یک شبیه‌سازی نیست. هدف دستیابی به نتیجه تولید موفق در اولین نمونه با حاشیه الکتریکی قابل اندازه‌گیری است.
پیش از انتشار برای تولید، موارد زیر را تأیید کنید:
- استکاپ با مدل شبیه‌سازی مطابقت دارد.
- کانال الزامات امپدانس و تلفات را برآورده می‌کند.
- نت‌های حیاتی دارای حاشیه چشم تأییدشده هستند.
- تلرانس‌های تولید در نظر گرفته شده‌اند.
- اندازه‌گیری‌های فیزیکی می‌توانند طراحی را اعتبارسنجی کنند.
یک چک‌لیست ساختاریافته تأیید نهایی SI، خطاهای نمونه اولیه را کاهش می‌دهد و به تیم‌های مهندسی کمک می‌کند طراحی‌های پرسرعت را با اطمینان وارد تولید کنند.