Data-Center Chiplet Bridge Pcb: Manufacturing Specs, Design Checklist, and Troubleshooting Guide

data-center Chiplet bridge PCB quick answer (30 seconds)

Проектирование и производство data-center Chiplet bridge PCB требует преодоления экстремальной плотности гетерогенной интеграции. В отличие от стандартных серверных плат, эти подложки должны поддерживать субмикронную трассировку и встроенные мостовые кристаллы (такие как EMIB или органические мосты) для связи высокопроизводительной логики (CPU/GPU) с памятью с высокой пропускной способностью (HBM).

Critical Density (Критическая плотность): Требует ширины линии/зазора (L/S) часто менее 10 мкм/10 мкм в области моста, что обуславливает необходимость применения модифицированных полуаддитивных процессов (mSAP).
Material Stability (Стабильность материалов): Материалы с высокой Tg и низким КТР (CTE) (такие как ABF или специализированный BT) обязательны для предотвращения коробления (warpage) во время оплавления крупных корпусов.
Flatness Control (Контроль плоскостности): Копланарность должна поддерживаться в строгих пределах (часто <50 мкм по всему корпусу) для обеспечения надежного соединения микробампов (micro-bumps).
Thermal Management (Тепловое управление): Высокая плотность мощности (часто >500 Вт на корпус) требует слоев толстой меди или встроенных решений для охлаждения внутри стека (stackup).
Signal Integrity (Целостность сигнала): Тангенс угла диэлектрических потерь (Df) должен быть <0.002 при 28 ГГц для поддержки скоростей передачи сигналов PCIe Gen 6/7 и PAM4.
Validation (Валидация): APTPCB (Завод печатных плат APTPCB) рекомендует 100% автоматическую оптическую инспекцию (AOI) и специализированное электрическое тестирование мостовых соединений перед окончательной сборкой.

When data-center Chiplet bridge PCB applies (and when it doesn’t)

Понимание того, когда следует переходить от монолитной конструкции печатной платы к подложке, поддерживающей чиплеты, жизненно важно для экономической и эксплуатационной эффективности.

Используйте data-center Chiplet bridge PCB, когда:

Reticle Limits are Exceeded (Превышены пределы сетки/ретикулы): Размер вашего кремниевого кристалла приближается или превышает производственный предел сетки (около 850 мм²), что требует разделения проекта на более мелкие чиплеты.
Heterogeneous Integration is Needed (Необходима гетерогенная интеграция): Вам нужно объединить разные технологические узлы (например, логику 3 нм с вводом-выводом 12 нм или аналоговой схемой) на одном интерпозере или подложке.
HBM Integration (Интеграция HBM): В проекте используются стеки памяти с высокой пропускной способностью (HBM), которые требуют сверхкоротких параллельных интерфейсов сверхвысокой плотности (HBI/AIB), которые не могут поддерживать стандартные дорожки печатной платы.
Modular Scalability (Модульная масштабируемость): Вы создаете серверную платформу, в которой количество ядер масштабируется за счет добавления дополнительных вычислительных тайлов (compute tiles), а не перепроектирования массивного монолитного кристалла.

НЕ используйте data-center Chiplet bridge PCB, когда:

Standard Server Applications (Стандартные серверные приложения): Серверам общего назначения, использующим стандартные процессоры, не требуются специальные подложки со встроенным мостом; достаточно стандартной технологии Server Data Center PCB.
Low-Speed Interfaces (Низкоскоростные интерфейсы): Если межсоединения ограничены стандартами DDR4/5 или PCIe Gen 4, стоимость интеграции моста не принесет окупаемости (ROI).
Cost-Sensitive Projects (Проекты, чувствительные к стоимости): Потери выхода годных и сложность производства подложек для чиплетов делают их значительно дороже стандартных плат HDI.
Low Thermal Loads (Низкие тепловые нагрузки): Проекты, потребляющие <100 Вт, обычно не сталкиваются с проблемами теплового расширения, которые требуют использования передовых подложек для корпусирования чиплетов.

data-center Chiplet bridge PCB rules and specifications (key parameters and limits)

В следующей таблице изложены производственные ограничения и рекомендуемые значения для обеспечения высокого выхода годной продукции. Игнорирование этих правил часто приводит к немедленному нарушению целостности цепи на уровне микробампов.

Rule Category	Recommended Value/Range	Why it matters	How to verify	If ignored
Trace Width/Space (Bridge Area) / Ширина/зазор проводника	От 2 мкм / 2 мкм (Подложка) до 9 мкм / 9 мкм	Важно для трассировки тысяч сигналов ввода-вывода между чиплетами.	Лазерное прямое экспонирование (LDI) и РЭМ	Короткие замыкания или недостаточная пропускная способность для HBM.
Microvia Diameter (Диаметр микроотверстия)	20 мкм - 50 мкм	Соединяет слои с высокой плотностью, не занимая место для трассировки.	Анализ микрошлифов	Открытые переходные отверстия или высокое сопротивление, вызывающее падение напряжения.
Dielectric Material (Диэлектрический материал)	Df < 0.002 (например, Megtron 8, ABF GL102)	Предотвращает затухание сигнала на высоких частотах (56G/112G PAM4).	Тестирование импеданса методом TDR	Потеря сигнала, повреждение данных, уменьшенная дальность.
Warpage (Room Temp) / Коробление (Комн. темп.)	< 100 мкм (Всего)	Обеспечивает достаточную плоскостность подложки для установки чиплетов.	Теневая муаровая интерферометрия	Растрескивание кристалла или несмачивание бампов (дефект Head-in-Pillow).
Warpage (Reflow Temp) / Коробление (Темп. оплавления)	< 50 мкм	Критично во время жидкой фазы припоя для предотвращения образования перемычек.	Термический теневой муар	Перемычки припоя (bridges) или открытые соединения при сборке.
Copper Thickness (Толщина меди)	12 мкм - 18 мкм (Сигнал), >35 мкм (Питание)	Балансирует возможность травления тонких линий с подачей питания (PDN).	Рентгенофлуоресцентный анализ (XRF)	Перетравливание (over-etching) тонких линий или падение напряжения (IR drop) на шинах питания.
Pad Surface Finish (Финишное покрытие площадок)	ENEPIG или SOP (Припой на площадке)	Обеспечивает плоскую, устойчивую к окислению поверхность для микробампов.	XRF и визуальный осмотр	Плохая надежность соединений, дефекты типа "Black Pad" (черная контактная площадка).
Bridge Cavity Tolerance (Допуск полости моста)	± 15 мкм (X/Y), ± 10 мкм (Z)	Гарантирует идеальное выравнивание встроенного моста с поверхностными слоями.	3D-профилометр	Выступание/углубление моста, вызывающее сбой соединения.
CTE Mismatch (Несоответствие КТР)	Разница < 3 ppm/°C по сравнению с кристаллом	Снижает механическое напряжение между кремнием и органической подложкой.	ТМА (Термомеханический анализ)	Расслоение (Delamination) или усталость паяных бампов со временем.
Impedance Control (Контроль импеданса)	42.5 Ом / 85 Ом ± 5%	Соответствует требованиям физического уровня (PHY) чиплета для минимизации отражений.	TDR (Рефлектометрия во временной области)	Отражения сигнала, закрытие глазковой диаграммы.

data-center Chiplet bridge PCB implementation steps (process checkpoints)

Внедрение data-center Chiplet bridge PCB включает в себя сложное взаимодействие между изготовлением подложки и передовым корпусированием (advanced packaging). Следуйте этим шагам, чтобы убедиться, что проектный замысел сохранится при производстве.

Stackup & Material Definition (Определение стека и материалов)
- Action: Выберите структуру наращивания (build-up) без ядра (coreless) или с тонким ядром с использованием ABF (Ajinomoto Build-up Film) или высокоскоростных препрегов, таких как материалы Megtron PCB.
- Parameter: КТР (коэффициент теплового расширения) должен быть настроен в соответствии с кремниевым кристаллом (около 3-4 ppm/°C).
- Check: Смоделируйте коробление (warpage) стека (stackup) по всему профилю оплавления.
Bridge Cavity Formation (If Embedded) / Формирование полости для моста (если встроен)
- Action: Создайте полости в материале ядра (core) для размещения кремниевого моста (например, EMIB) или органического моста.
- Parameter: Допуск глубины полости ±10 мкм.
- Check: Лазерное измерение глубины, чтобы убедиться, что мост будет находиться в одной плоскости (копланарно) с верхним слоем.
Fine-Line Circuit Patterning (Формирование тонколинейных цепей)
- Action: Используйте полуаддитивный процесс (SAP) или модифицированный SAP (mSAP) для слоев, требующих ширины дорожки <15 мкм.
- Parameter: Фактор травления (Etch factor) > 3.0 для вертикальных боковых стенок.
- Check: AOI (Автоматическая оптическая инспекция) с разрешением 1 мкм для обнаружения коротких замыканий/обрывов.
Microvia Formation & Plating (Формирование и металлизация микроотверстий)
- Action: Лазерное сверление глухих микроотверстий и заполнение их медью при металлизации.
- Parameter: Соотношение сторон (Aspect ratio) < 0.8:1 для надежного заполнения.
- Check: Анализ микрошлифа для проверки отсутствия пустот (voids) в заполнении отверстия.
Surface Finish Application (Нанесение финишного покрытия)
- Action: Нанесите ENEPIG или специализированный OSP, предназначенный для сборки flip-chip с малым шагом (fine-pitch).
- Parameter: Толщина никеля 3-5 мкм, толщина золота 0.05-0.15 мкм.
- Check: Измерение XRF на тестовых купонах.
Electrical Test & Final Inspection (Электрическое тестирование и финальный осмотр)
- Action: Выполните тестирование на целостность с помощью летающих щупов (flying probe) или специализированной оснастки.
- Parameter: Сопротивление изоляции > 100 МОм.
- Check: 4-проводное тестирование Кельвина для критических шин питания для обнаружения переходных отверстий с высоким сопротивлением.

data-center Chiplet bridge PCB troubleshooting (failure modes and fixes)

Дефекты в подложках для чиплетов обходятся дорого из-за высокой стоимости используемых компонентов. Используйте это руководство для диагностики и устранения распространенных проблем.

1. Symptom: Head-in-Pillow (HiP) Defects (Дефекты "голова на подушке")

Cause: Чрезмерное коробление (warpage) подложки во время оплавления приводит к тому, что бамп отделяется от контактной площадки, а затем снова соединяется по мере охлаждения, но не может слиться.
Check: Запустите термический теневой муар (Thermal Shadow Moiré), чтобы нанести на карту коробление при 240°C.
Fix: Отрегулируйте стек печатной платы (stackup), чтобы сбалансировать плотность меди; используйте более жесткий носитель (carrier) во время сборки.
Prevention: Используйте материалы сердечника (core) с более низким КТР и сбалансируйте процентное содержание меди на верхних/нижних слоях.

2. Symptom: Signal Integrity Loss (Eye Closure) / Потеря целостности сигнала

Cause: Шероховатая поверхность меди (скин-эффект) или неверное предположение о диэлектрической проницаемости (Dk).
Check: Проверьте шероховатость поверхности (Rz) медной фольги; измерьте фактическое значение Dk/Df партии.
Fix: Переключитесь на медную фольгу HVLP (Hyper Very Low Profile).
Prevention: Укажите шероховатость фольги < 2 мкм в производственных примечаниях.

3. Symptom: Microvia Cracking (Растрескивание микроотверстий)

Cause: Расширение диэлектрика по оси Z оказывает напряжение на медный цилиндр во время термоциклирования.
Check: Выполните испытание на тепловой удар (от -55°C до 125°C) с последующим измерением сопротивления.
Fix: Увеличьте пластичность медного покрытия или уменьшите КТР диэлектрика.
Prevention: Используйте отверстия, расположенные друг над другом (stacked vias), только при необходимости; отверстия, расположенные в шахматном порядке (staggered vias), механически более надежны.

4. Symptom: Bridge Die Delamination (Отслоение мостового кристалла)

Cause: Плохая адгезия между формовочным компаундом (molding compound) / подмастичным материалом (underfill) и поверхностью мостового кристалла, или проникновение влаги.
Check: Сканирующая акустическая микроскопия (C-SAM) для визуализации пустот.
Fix: Запекание (bake) подложек для удаления влаги перед сборкой; оптимизация параметров плазменной очистки.
Prevention: Внедрите строгий контроль уровня чувствительности к влажности (MSL).

5. Symptom: Open Circuits in Bridge Area (Обрывы цепей в области моста)

Cause: Смещение слоев литографии из-за масштабирования материала (усадки/расширения) в процессе обработки.
Check: Измерьте точность совмещения с помощью нониусных шаблонов на краю панели.
Fix: Применяйте динамические коэффициенты масштабирования в данных LDI (лазерного прямого экспонирования) на основе измерений панели.
Prevention: Используйте LDI для всех слоев с малым шагом (fine-pitch), чтобы компенсировать движение материала.

How to choose data-center Chiplet bridge PCB (design decisions and trade-offs)

При определении стратегии data-center Chiplet bridge PCB вы столкнетесь с рядом компромиссов между производительностью, стоимостью и технологичностью.

Organic Substrate vs. Silicon Interposer (Органическая подложка vs. Кремниевый интерпозер)

Silicon Interposer (2.5D): Обеспечивает самую высокую плотность (L/S < 1 мкм), но является чрезвычайно дорогим и ограничен размером сетки (reticle). Лучше всего подходит для сверхмощных чипов для обучения ИИ.
Organic Substrate (with Bridge): Предлагает баланс. Подложка печатной платы (PCB) обрабатывает питание и более низкоскоростные сигналы, в то время как встроенные мосты обрабатывают высокоплотные соединения между кристаллами (die-to-die). Это более рентабельно и позволяет использовать корпуса большего размера, чем кремниевые интерпозеры.

Embedded Bridge vs. Fan-Out RDL (Встроенный мост vs. Fan-Out RDL)

Embedded Bridge: Обеспечивает локализованную маршрутизацию с высокой плотностью только там, где это необходимо (например, между процессором и HBM). Стоит дешевле, чем интерпозер на всю площадь, но требует сложного производства полостей (cavities).
Fan-Out RDL: Использует слои перераспределения (redistribution layers), созданные непосредственно на формовочном компаунде (mold compound). Подходит для меньшего количества вводов-выводов, но может испытывать трудности с термическими и механическими напряжениями крупных чипов центров обработки данных.

Cost vs. Lead Time (Стоимость vs. Время выполнения)

Standard HDI: Если межсоединения ваших чиплетов могут выдерживать шаг (pitch) > 20 мкм, стандартные процессы HDI PCB выполняются быстрее (3-4 недели) и дешевле.
Advanced Substrate (mSAP): При шаге < 10 мкм время выполнения заказа увеличивается до 8-12 недель из-за необходимости использования специализированного оборудования и проблем с выходом годных. APTPCB советует заранее проводить проверки DFM (Design for Manufacturability), чтобы зафиксировать структуру слоев (stackup) и материалы.

data-center Chiplet bridge PCB FAQ (cost, lead time, common defects, acceptance criteria, Design for Manufacturability (DFM) files)

1. Каково типичное время изготовления прототипа data-center Chiplet bridge PCB? Из-за сложности обработки mSAP и слоев наращивания (build-up layers) сроки выполнения обычно составляют от 6 до 10 недель. Могут быть доступны ускоренные услуги, но они зависят от наличия материалов.

2. Как стоимость соотносится со стандартными серверными печатными платами? Ожидайте, что затраты будут в 5-10 раз выше на единицу площади по сравнению со стандартными 12-слойными серверными платами. Стоимость обусловлена использованием материалов ABF, лазерной обработкой и потерей выхода годных из-за требований к малому шагу (fine-pitch).

3. Какие именно файлы необходимы для проверки DFM? Помимо стандартных файлов Gerber, нам требуются данные ODB++ или IPC-2581, подробный чертеж стека (stackup) с требованиями к импедансу и список цепей (netlist) для тестирования IPC-D-356. Для встроенных мостов файлы 3D STEP сборки имеют решающее значение.

4. Можете ли вы производить подложки со встроенными кремниевыми мостами? Да, но для этого требуется процесс «Cavity PCB» (ПП с полостями). Конструкция должна строго определять размеры полости и допуск. Мы рекомендуем ознакомиться с нашими рекомендациями по сборке BGA/Fine Pitch для учета при последующей сборке.

5. Какой минимальный шаг бампов (bump pitch) поддерживается? Для органических подложек мы обычно поддерживаем шаг бампов до 130 мкм на основной плате и более мелкий шаг (до 55 мкм или менее) на специализированных слоях подложки в зависимости от выбранного технологического узла.

6. Как вы проверяете надежность межсоединений моста? Мы используем комбинацию проверки электрической целостности (летающий щуп) и купонов надежности на краю панели, которые подвергаются тепловому удару и стресс-тестированию для проверки качества партии.

7. Какие материалы лучше всего подходят для обеспечения целостности сигнала 112G PAM4? Мы рекомендуем материалы со сверхнизкими потерями (ultra-low loss), такие как Panasonic Megtron 7 или 8, или AGC Tachyon. Эти материалы обеспечивают стабильную Dk и низкий Df, необходимые для высокоскоростных каналов связи в дата-центрах.

8. Как контролируется коробление (warpage) для больших размеров корпусов (например, 100 мм x 100 мм)? Мы используем материалы сердцевины (core) с низким КТР и балансируем распределение меди на каждом слое. Мы также используем ребра жесткости (stiffeners) в процессе производства для поддержания плоскостности.

9. Каковы критерии приемки для травления тонких линий (fine-line etching)? Для дорожек <15 мкм мы допускаем отсутствие дефектов обрыва/короткого замыкания (zero defects). Допуск ширины линии обычно составляет ±10-15%. Любая зарубка или выступ, превышающие 20% ширины дорожки, являются основанием для отбраковки.

10. Поддерживаете ли вы проекты совмещенной оптики (Co-Packaged Optics - CPO)? Да, в проектах CPO часто используется схожая архитектура чиплетных мостов. Функции управления тепловыделением и выравнивания оптических волокон должны разрабатываться совместно с топологией печатной платы.

Возможности HDI PCB: Изучите технологии микроотверстий и тонких линий, которые лежат в основе подложек для чиплетов.
Печатные платы для серверов центров обработки данных: Ознакомьтесь с более широкими требованиями к серверным материнским платам, на которых размещаются эти передовые корпуса.
Материалы для печатных плат Megtron: Подробные спецификации ламинатов с низкими потерями, необходимых для обеспечения целостности высокоскоростных сигналов.
Сборка BGA и Fine Pitch: Узнайте о проблемах сборки и решениях для монтажа компонентов с малым шагом (fine-pitch).

data-center Chiplet bridge PCB glossary (key terms)

Term	Definition
Chiplet (Чиплет)	Небольшой модульный кристалл (интегральная схема), предназначенный для объединения с другими чиплетами для формирования более крупной и сложной системы.
Interposer (Интерпозер)	Электрический интерфейс для маршрутизации между одним сокетом или соединением и другим, часто используемый для перераспределения соединений с малым шагом (fine-pitch) на более широкий шаг.
mSAP (Modified Semi-Additive Process - Модифицированный полуаддитивный процесс)	Метод производства печатных плат, используемый для создания очень тонких дорожек (<20 мкм) путем осаждения меди на тонкий затравочный слой (seed layer), а не путем ее стравливания.
ABF (Ajinomoto Build-up Film)	Доминирующий изоляционный материал, используемый в высококачественных подложках микросхем благодаря своей превосходной плоскостности и пригодности для лазерного сверления.
Bump Pitch (Шаг бампов)	Расстояние от центра до центра между соседними паяными бампами (solder bumps) на кристалле или корпусе.
CTE (Coefficient of Thermal Expansion - Коэффициент теплового расширения)	Мера того, насколько материал расширяется при нагревании. Несоответствие КТР является основной причиной отказов, связанных с надежностью.
TSV (Through-Silicon Via - Сквозное отверстие в кремнии)	Вертикальное электрическое соединение (отверстие), проходящее полностью через кремниевую пластину или кристалл.
RDL (Redistribution Layer - Слой перераспределения)	Дополнительный металлический слой на чипе или интерпозере, который перенаправляет контактные площадки ввода-вывода в другие места.
UBM (Under Bump Metallization - Подбамповая металлизация)	Стек металлических слоев, осажденный на контактные площадки чипа для возможности формирования паяных бампов.
LDI (Laser Direct Imaging - Лазерное прямое экспонирование)	Метод формирования изображений цепей непосредственно на фоторезисте печатной платы с помощью лазера, обеспечивающий более высокую точность, чем традиционная фотолитография.

Request a quote for data-center Chiplet bridge PCB (Design for Manufacturability (DFM) review + pricing)

Готовы перевести свой высокопроизводительный проект в производство? APTPCB предоставляет специализированные обзоры DFM для передовых подложек чиплетов и межсоединений центров обработки данных.

To get an accurate quote and engineering assessment, please provide:

Файлы Gerber/ODB++: Полный набор данных, включая все сигнальные слои и слои питания/земли (planes).
Чертеж стека (Stackup Drawing): Укажите материалы (например, Megtron 7, ABF), количество слоев и целевые значения импеданса.
Карта сверления (Drill Chart): Определите глухие (blind), скрытые (buried) и сквозные (through-hole) отверстия с соотношением сторон.
Список цепей (Netlist): Для проверки электрической целостности.
Объем и сроки: Количество прототипов и целевая дата начала массового производства.

Conclusion (next steps)

Успешное развертывание data-center Chiplet bridge PCB требует перехода от традиционного проектирования печатных плат к подходу совместного проектирования (co-design), включающему кремний, корпус (package) и плату. Придерживаясь строгих правил в отношении плоскостности, выбора материалов и трассировки тонких линий, вы сможете достичь пропускной способности и тепловых характеристик, необходимых для рабочих нагрузок ИИ и серверов следующего поколения. Убедитесь, что ваш производственный партнер обладает возможностями для процессов mSAP и расширенного тестирования надежности, чтобы минимизировать риски при этих дорогостоящих внедрениях.