Проектирование высокоскоростных печатных плат с акцентом на мощность сигнала и контроль ЭМП

Если вы ищете информацию о высокоскоростном проектировании печатных плат, вы, вероятно, пытаетесь решить одну из следующих проблем: нестабильность синхронизации DDR, "глаз" PCIe/SerDes, который не открывается, неожиданные сбои из-за электромагнитных помех (EMI) или платы, которые проходят базовое тестирование, но выходят из строя при реальной нагрузке. Успех в высокоскоростном проектировании редко достигается одним "трюком трассировки". Он является результатом полного набора решений, которые остаются последовательными от определения стека слоев до окончательной верификации.

В APTPCB мы помогаем командам превращать высокоскоростные проекты в производимое и тестируемое оборудование, согласовывая стек слоев, целевые значения импеданса, материалы и контроль производства. Если вам нужна информация о производственных возможностях, см. высокоскоростные печатные платы.

Чтобы сделать это руководство простым в использовании, вот структурированный каталог, который следует реальному рабочему процессу, применяемому инженерами при проектировании высокоскоростных печатных плат:

1. Когда печатная плата становится высокоскоростной

Плата становится «высокоскоростной», когда скорость нарастания/спада фронта (rise/fall time) достаточно высока, чтобы трассы вели себя как линии передачи. Даже если тактовая частота кажется умеренной, быстрые фронты делают видимыми разрывы импеданса и нарушения обратного пути в форме сигнала.

Что обычно выходит из строя в первую очередь при проектировании высокоскоростных печатных плат

Отражения и звон (ringing): Вызваны рассогласованием импеданса в переходных отверстиях (vias), контактных площадках (pads), разъемах, сужениях (neck-downs) и переходах между слоями.
Перекрестные помехи (Crosstalk): Полевая связь между соседними трассами вносит шум в «жертвенные» цепи, сужая глазковую диаграмму и увеличивая джиттер.
Нарушенные обратные пути: Трассировка через разделения плоскостей или перемещение между слоями без контролируемого опорного перехода вынуждает обратный ток отклоняться, увеличивая индуктивность контура и ЭМП.
Перекос (Skew) и потеря запаса по времени: Неравномерная задержка распространения и асимметричные разрывы нарушают требования DDR setup/hold и многоканальное выравнивание.
Проблемы целостности сигнала (SI), вызванные целостностью питания (PI): Шум в сети распределения питания (PDN) смещает пороговые значения и опорные напряжения, превращая «хорошую трассировку» в неисправную систему. Вывод по дизайну: проектирование высокоскоростных печатных плат — это системная инженерия; SI, PI и EMI связаны геометрией и обратными токами.

2. Стек слоев и контроль импеданса

В проектировании высокоскоростных печатных плат стек слоев является основой. Он определяет, достижим ли контролируемый импеданс и стабильны ли обратные пути. Правила трассировки не могут «исправить» стек слоев, в котором отсутствуют непрерывные опорные плоскости или который вынуждает к чрезмерным переходам между слоями.

Для сложных платформ зафиксируйте структуру на ранней стадии, используя определенный стек слоев печатной платы.

Правила стека слоев, создающие стабильное высокоскоростное поведение

Тесная связь с опорной плоскостью: Размещайте высокоскоростные сигнальные слои рядом с непрерывной плоскостью заземления, чтобы минимизировать индуктивность петли и ограничивать поля.
Предпочитать стриплайн для критических связей: Внутренний стриплайн обеспечивает лучшую экранировку и снижает излучение по сравнению с внешним микрострипом.
Избегать разделения плоскостей под высокоскоростными сетями: Разделение прерывает обратный путь и превращает трассу в антенную петлю.
По возможности сопрягать плоскости питания и заземления: Сопряжение плоскостей увеличивает распределенную емкость и снижает импеданс PDN на высокой частоте.
Минимизировать изменения слоев на самых быстрых сетях: Каждый переход слоя — это разрыв плюс событие обратного пути.

Контролируемый импеданс, который остается стабильным в производстве

Контролируемый импеданс — это непрерывность, а не одно «число 50Ω/100Ω». Чтобы поддерживать постоянный импеданс по всему каналу:

Поддерживайте стабильную ширину/расстояние трасс везде, где это возможно
Избегайте резких сужений, если они не требуются для выхода из контактной площадки
Контролируйте влияние паяльной маски на микрополосковую линию (она изменяет эффективную диэлектрическую проницаемость)
Определите купоны импеданса и допуск, затем проверьте с помощью TDR

Для большего количества слоев, используемых в вычислительных, коммуникационных и промышленных платформах, многие конструкции используют структуры многослойных печатных плат для балансировки плоскостей, плотности трассировки и технологичности.

3. Правила трассировки для DDR и SerDes

Большинство практических вопросов проектирования высокоскоростных печатных плат касаются трассировки. Цель проста:

Защитить обратный путь, сохранить импеданс и контролировать связь. Согласование длины имеет значение — но только в пределах бюджета интерфейса и требований топологии.

Дифференциальные пары (PCIe, USB, Ethernet, SerDes)

Поддерживайте постоянное расстояние для сохранения стабильного дифференциального импеданса.
Трассируйте пары симметрично (одинаковое количество переходных отверстий, одинаковые изменения слоев, одинаковые структуры).
Избегайте препятствий между парой (переходные отверстия, пустоты меди, сшивка, нарушающая симметрию).
Сохраняйте геометрию пары постоянной через области вывода и разъема.
Регулируйте длину только по мере необходимости; чрезмерные изгибы увеличивают потери и риск связи.

Трассировка DDR (данные/строб/тактовая частота/адрес)

Сначала следуйте требуемой топологии (стратегия fly-by и терминирования определяет трассировку).
Согласование внутри функциональных групп: отношения DQ↔DQS, CK и бюджеты addr/cmd.
Контролируйте отводы и разветвления; избегайте "антенноподобных" расширений на критических цепях.
Поддерживайте непрерывность опорных плоскостей под шиной.
Изолируйте и защищайте тактовые сигналы от агрессоров.

Контроль перекрестных помех, работающий в плотных компоновках

Избегайте длинных параллельных трасс; если это неизбежно, прерывайте длину связи изменением слоев или расстояния.
Трассируйте смежные слои ортогонально, где это практически возможно.
Предпочитайте стриплайн для наиболее чувствительных связей, когда пространство ограничено.
Держите агрессоров подальше от тактовых сигналов, сбросов и высокоимпедансных узлов.

Если ваш продукт включает ВЧ-блоки наряду с высокоскоростной цифровой частью, рассмотрите специализированные ВЧ-структуры, такие как высокочастотные печатные платы для ВЧ-области, сохраняя при этом цифровую структуру, оптимизированную для DDR/SerDes.

Проектирование высокоскоростных печатных плат

4. 10 советов по компоновке, которые вы можете использовать сегодня

Иногда вам не нужна новая теория — вам нужен быстрый контрольный список перед выпуском. Следующие «быстрые победы» — это удобные для производства привычки компоновки, которые уменьшают наиболее распространенные режимы отказа SI/PI/EMI в проектировании высокоскоростных печатных плат.

Контрольный список для проектирования высокоскоростных печатных плат

Трассируйте высокоскоростные сигналы над непрерывной плоскостью заземления для стабилизации импеданса и обратных путей.
Избегайте скопления слишком большого количества переходных отверстий в одной области (скопления переходных отверстий могут "задушить" плоскости и концентрировать плотность тока).
Избегайте острых углов в 90°; используйте углы в 45° или плавные дуги для уменьшения разрывов и производственных рисков.
Увеличьте расстояние между соседними высокоскоростными трассами для уменьшения связи; если узкое место неизбежно, увеличьте расстояние сразу после него.
Избегайте длинных ответвлений/тупиков; используйте более чистые топологии для предотвращения отражений и антенноподобного поведения.
Разводите дифференциальные пары с постоянным расстоянием и симметрией, и не размещайте препятствия между парой.
Сохраняйте симметричность переходов через переходные отверстия в дифференциальных линиях (одинаковое количество переходных отверстий, одинаковые структуры) и минимизируйте общее количество переходных отверстий.
Не разводите высокоскоростные сигналы через разделенные плоскости; если требуются изменения опорного уровня, обеспечьте преднамеренный путь возвратного тока.
Преднамеренно разделяйте аналоговые и цифровые земли для смешанных сигнальных схем, соединяя их контролируемым образом в определенной точке.
Тщательно согласуйте геометрию трасс на интерфейсах компонентов, чтобы уменьшить "ступеньки" импеданса на контактных площадках и переходах.

Используйте этот список в качестве быстрого шага проверки проекта, затем проверьте наиболее рискованные цепи с помощью моделирования и измерений.

5. Целостность питания и контроль ЭМП

Проектирование высокоскоростных печатных плат терпит неудачу, когда плоскости питания и опорные плоскости смещаются. Стабильная форма сигнала зависит от стабильного опорного уровня, а это зависит от PDN с низким импедансом и контролируемого поведения возвратного тока.

Цели PDN для реальной высокоскоростной производительности

Низкий импеданс во всем частотном диапазоне: избегать пиков импеданса, совпадающих с гармониками переключения.
Низкая индуктивность на нагрузке: размещение и стратегия переходных отверстий важнее, чем добавление «большего количества конденсаторов».
Малые площади контуров: минимизировать размер коммутационного контура для снижения шума и ЭМП.

Стратегия развязки (практическая, не теоретическая)

Размещайте высокочастотные развязывающие конденсаторы близко к выводам питания с короткими соединениями к плоскостям.
Используйте плотные пары переходных отверстий (питание/земля) для уменьшения монтажной индуктивности.
Целенаправленно комбинируйте объемные + средне- + высокочастотные конденсаторы.
Избегайте изоляции развязывающих конденсаторов за длинными трассами или узкими сужениями.

Контроль ЭМП через дисциплину обратного пути

Прокладывайте высокоскоростные трассы над непрерывными опорными плоскостями.
Избегайте пересечения разделений и пустот плоскостей.
Планируйте переходы слоев так, чтобы обратные токи имели близкий путь (стратегия сшивания рядом с переходами при необходимости).
Уменьшайте преобразование синфазного сигнала, сохраняя дифференциальные структуры симметричными.

Для плотных, ориентированных на производительность сборок, где контроль процесса имеет решающее значение (жесткий импеданс, усовершенствованные переходные отверстия, строгая регистрация), раннее согласование с практиками передового производства печатных плат снижает риск масштабирования.

6. Моделирование и валидация производства

Проектирование высокоскоростных печатных плат должно быть предсказательным: рано моделируйте, затем проверяйте то, что вы фактически построили. Цель состоит в том, чтобы избежать «аппаратного обеспечения методом проб и ошибок», выявляя риски до изготовления, а затем подтверждая соответствие после производства.

Что проверить перед выпуском проекта

Осуществимость стека: можете ли вы достичь целевых значений импеданса с реалистичной геометрией трасс?
Чувствительность линии связи: какие разрывы доминируют (переходные отверстия, разъемы, корпуса, переходы площадок)?
Горячие точки перекрестных помех: плотный вывод, длинные параллельные трассы, настроечные меандры.
Риск PDN: эффективность развязки и тенденции импеданса.
Непрерывность обратного пути: определите каждое изменение опорной плоскости и убедитесь, что обратный путь контролируется.

Что проверять после изготовления

Измерение контролируемого импеданса с использованием тестовых купонов (цели и допуски TDR).
Подтверждение сборки стека (толщина диэлектрика, вес меди, совмещение).
Контроль повторяемости перед серийным производством (согласование процесса между партиями).

Для обеспечения согласованности от прототипа до серийного производства согласуйте ваш пакет выпуска с процессом изготовления печатных плат, чтобы производственные параметры соответствовали предположениям, использованным в вашем планировании SI/PI.

Заключение

Готовая к производству высокоскоростная конструкция печатной платы следует четкому рабочему процессу: сначала определить стек-ап, контролировать импеданс и обратные пути, трассировать DDR/SerDes с симметрией и контролем связи, спроектировать PDN для поддержания стабильности опорных плоскостей и проверять как в симуляции, так и в производстве.

Если вам нужна поддержка в создании высокоскоростных плат, которые могут надежно масштабироваться от прототипа до производства, APTPCB обеспечивает изготовление и верификацию с контролируемым импедансом посредством высокоскоростных печатных плат.

Навигация по меню