Когда масштабирование кристаллов замедляется, нагрузка на производительность переходит к корпусу. Что включает руководство по маршрутизации RDL fan-out подложек и для кого оно предназначено

Это руководство подготовлено для инженеров-разработчиков аппаратных систем, архитекторов корпусов микросхем и специалистов по закупкам, которым необходимо выбрать решения для маршрутизации RDL fan-out подложек. По мере замедления развития полупроводниковых технологий всё больше задач по повышению производительности переносится на уровень корпуса. Перераспределительные слои (RDL) в технологиях Fan-Out корпусирования (FOWLP/FOPLP) играют ключевую роль, обеспечивая переход между контактами кристалла нанометрового масштаба и геометрией печатных плат миллиметрового уровня.

Вероятно, вы читаете этот материал потому, что стандартная HDI технология уже не обеспечивает требуемую плотность выводов, либо ваша разработка переходит от проволочного соединения к передовым решениям на основе flip-chip или корпусированию на уровне пластины. Такой переход требует поиска компромисса между разрешением линий и зазоров, целостностью сигналов и механической надёжностью. Дефект в слое RDL может сделать дорогостоящий кремниевый кристалл полностью непригодным.

Это руководство выходит за рамки теории. Основное внимание уделено этапам закупки, оценки поставщика и инженерной валидации. Ниже описаны параметры, которые необходимо определить заранее, скрытые производственные риски и способы проверки производителя, такого как **APTPCB **, чтобы убедиться в возможности стабильного серийного выпуска с высоким выходом годных изделий. Практические чек-листы помогут ускорить процесс принятия решений.

Когда маршрутизация RDL fan-out подложек является правильным выбором (и когда от неё лучше отказаться)

Понимание конкретных преимуществ технологии RDL позволяет избежать избыточного проектирования и неоправданного роста стоимости.

Используйте RDL Fan-Out, когда:

Критична высокая плотность выводов: количество контактов кристалла превышает возможности стандартных fan-in соединений. Необходимо расширить область разводки, чтобы перейти к стандартному шагу BGA.
Есть ограничения по форм-фактору: требуется максимально тонкий корпус. В некоторых архитектурах, например wafer-level fan-out, RDL позволяет отказаться от отдельной органической сердцевины подложки.
Требуется высокая электрическая производительность: нужны более короткие пути прохождения сигнала по сравнению с проволочными соединениями для снижения паразитной индуктивности и ёмкости в высокоскоростных SerDes или RF-приложениях.
Выполняется гетерогенная интеграция: несколько кристаллов с разными технологическими нормами объединяются в одном корпусе и требуют высокоплотной межсоединительной разводки.
Необходимо улучшить управление теплом: требуется прямое соединение медью между поверхностью кристалла и системной платой для более эффективного отвода тепла по сравнению с проволочными соединениями.

Не используйте RDL Fan-Out, когда:

Низкое количество выводов: если стандартная технология wire bonding или корпус на выводной рамке уже обеспечивает необходимую связь, RDL становится неоправданным фактором увеличения стоимости.
Критична минимальная цена: для массовой потребительской электроники, где достаточно стандартных BGA или QFN корпусов, стоимость литографического производства тонкопроводного RDL может быть слишком высокой.
Требуются очень большие токи или высокая мощность: хотя RDL способен передавать питание, приложения с экстремальными токовыми нагрузками могут лучше подходить для силовых модулей или печатных плат с толстой медью, поскольку типичный процесс RDL обычно обеспечивает толщину менее 10 мкм.
Большой размер кристалла и значительное различие CTE: если кристалл имеет большой размер, а коэффициент теплового расширения платы сильно отличается, прямой fan-out без интерпозера или снятия механических напряжений с помощью underfill может привести к усталостному разрушению паяных соединений.

Спецификации и требования перед запросом цены

Параметры проектирования RDL fan-out подложки перед расчётом стоимости

Неопределённые требования приводят к появлению дополнительных инженерных запросов (EQ), которые могут задержать проект на несколько недель. Чтобы получить точный расчёт и обратную связь по DFM без задержек, необходимо заранее определить все ключевые параметры.

Ширина линии и зазор: укажите минимальную ширину проводника и расстояние между проводниками. Для RDL обычно применяются значения от 2 мкм/2 мкм до 10 мкм/10 мкм. Отдельно обозначьте слои, где требуется минимальный шаг.
Количество слоёв RDL: укажите число перераспределительных слоёв (например, 1 RDL, 2 RDL, 3+ RDL). Увеличение количества слоёв повышает гибкость разводки, но значительно увеличивает риск снижения выхода годных изделий и стоимость.
Диэлектрический материал: укажите тип полимера (например, Polyimide (PI), PBO, BCB или ABF). Этот параметр определяет температуру отверждения, диэлектрическую проницаемость (Dk) и уровень влагопоглощения.
Параметры переходных отверстий: определите тип переходов (глухие, stacked, staggered), диаметр (обычно 10–50 мкм для RDL) и размер контактной площадки.
Толщина меди: укажите требуемую толщину меди для сигнальных цепей и силовых слоёв. В RDL часто используется полуаддитивный процесс, поэтому медный слой обычно тоньше стандартной фольги PCB.
Финишное покрытие поверхности: задайте покрытие контактных площадок (например, ENEPIG, OSP, Immersion Tin), чтобы обеспечить совместимость с последующей сборкой или установкой шариков припоя.
Размер подложки/носителя: при использовании panel-level fan-out укажите размер панели (например, 510 мм x 515 мм) для оптимизации использования площади.
Контроль импеданса: укажите целевой импеданс (например, 50Ω для одиночной линии, 100Ω для дифференциальной пары) и допустимое отклонение (обычно ±10%). Это позволяет поставщику проверить параметры стека слоёв.
Допуск по короблению: задайте максимально допустимое коробление при комнатной температуре и температуре оплавления (например, <100 мкм по площади одного изделия).
UBM: определите структуру UBM, если поставщик отвечает за формирование выводов. Это критично для устойчивости к электромиграции.
Стандарты контроля: укажите конкретные критерии проверки (например, разрешение AOI до 1 мкм, 100% электрическое тестирование).
Уровень прослеживаемости: определите необходимость прослеживаемости на уровне панели или отдельного изделия для материалов и технологических данных.

Скрытые риски: причины возникновения и способы предотвращения

Производство RDL ближе к процессам изготовления полупроводников, чем к классическому производству PCB. Большинство проблем возникает на микроскопическом уровне, но их последствия могут быть масштабными.

Смещение кристалла (ошибка совмещения при литографии):
Риск: во время формирования компаунда в FOWLP кристаллы могут немного смещаться. Если последующая литография RDL не учитывает это изменение, переходные отверстия не попадут на контактные площадки кристалла.
Обнаружение: AOI после проявления; электрические испытания на обрывы и короткие замыкания.
Предотвращение: использование поставщиков с адаптивным формированием рисунка или высокоточным оборудованием для размещения кристаллов.
Расслоение из-за коробления:
Риск: различие CTE между компаундом, кремниевым кристаллом и диэлектриком RDL вызывает деформацию пластины или панели. Чрезмерное коробление приводит к расслоению между слоями RDL.
Обнаружение: сканирующая акустическая микроскопия; измерение коробления методом Shadow Moiré.
Предотвращение: правильный выбор CTE компаунда; балансировка плотности меди на верхних и нижних слоях.
Подтравливание затравочного слоя меди:
Риск: в полуаддитивном процессе затравочный слой должен быть удалён травлением. При слишком агрессивном воздействии возникает подтравливание проводников, ухудшается адгезия и растёт сопротивление.
Обнаружение: анализ поперечного сечения (SEM); измерение сопротивления.
Предотвращение: точный контроль химии и времени травления; применение селективных травителей.
Трещины в переходных отверстиях на границе соединения:
Риск: температурные циклы создают напряжение между основанием перехода и нижней контактной площадкой. Недостаточная очистка после сверления или хрупкие интерметаллические соединения могут вызвать трещины.
Обнаружение: испытания температурным ударом с последующим контролем сопротивления; FIB-анализ.
Предотвращение: надёжные процессы плазменного удаления загрязнений; очистка плазмой непосредственно перед нанесением покрытия.
Трещины диэлектрика:
Риск: хрупкие диэлектрические материалы могут разрушаться под механической нагрузкой или при температурном воздействии.
Обнаружение: температурные циклы; визуальный контроль под увеличением.
Предотвращение: использование материалов с высоким удлинением при разрыве, например специальных составов Polyimide.
Электромиграция (EM):
Риск: высокая плотность тока в очень тонких проводниках RDL вызывает перемещение атомов меди, что приводит к пустотам или коротким замыканиям.
Обнаружение: испытания HTOL; моделирование плотности тока.
Предотвращение: проектные ограничения по плотности тока; применение барьерных слоёв.
Поглощение влаги (эффект popcorn):
Риск: органические диэлектрики поглощают влагу. Во время пайки она превращается в пар и вызывает расслоение RDL.
Обнаружение: испытания MSL; анализ увеличения массы.
Предотвращение: предварительная сушка перед сборкой; выбор материалов с низким влагопоглощением, таких как LCP или отдельные марки ABF.
Потери выхода годных из-за предела разрешения:
Риск: использование возможностей поставщика на предельных значениях L/S (например, требование 2 мкм при линии 5 мкм) увеличивает вероятность коротких замыканий и обрывов из-за пыли или дефектов фоторезиста.
Обнаружение: анализ выхода годных по пластине или панели; AOI.
Предотвращение: проектирование с запасом (например, использование 5 мкм L/S, если 2 мкм не является обязательным); соблюдение требований чистого помещения.

План валидации: что проверять, когда проводить испытания и что считать успешным результатом

План проверки качества и надёжности RDL fan-out маршрутизации

Нельзя полагаться только на сертификат соответствия поставщика (CoC). Необходимо самостоятельно проверить целостность RDL fan-out маршрутизации подложки или привлечь независимую лабораторию.

Проверка непрерывности Daisy Chain:
Цель: подтвердить электрическую связь всех цепей, особенно через переходы и контакты кристалла.
Метод: создание тестового образца с последовательными соединениями и измерение сопротивления.
Критерий: сопротивление в пределах ±10% от расчётного значения; отсутствие обрывов.
Температурное циклирование (TC):
Цель: проверить усталостную стойкость медных проводников и переходов при температурных нагрузках.
Метод: JEDEC JESD22-A104. От -40°C до +125°C (или +150°C), 500–1000 циклов.
Критерий: изменение сопротивления <10% (или <20% в зависимости от класса); отсутствие трещин в сечении.
Высокотемпературное хранение (HTS):
Цель: оценить стабильность материалов и рост интерметаллических соединений.
Метод: JEDEC JESD22-A103. 150°C в течение 1000 часов.
Критерий: отсутствие расслоений; прочность соединения выводов соответствует спецификации.
Высокоускоренное испытание под нагрузкой:
Цель: проверить коррозию и дендритный рост при влажности и подаче напряжения.
Метод: JEDEC JESD22-A110. 130°C, 85% RH, приложенное напряжение, 96 часов.
Критерий: отсутствие отказов сопротивления изоляции и видимого роста дендритов.
Испытание падением:
Цель: оценить механическую прочность RDL и паяных соединений при ударных нагрузках.
Метод: JEDEC JESD22-B111. Испытание платы на падение.
Критерий: выдерживание заданного количества падений (например, 30 падений) без электрического отказа.
Измерение коробления:
Цель: убедиться, что подложка достаточно плоская для SMT-сборки.
Метод: Shadow Moiré при комнатной температуре, 150°C и 260°C.
Критерий: коробление <100 мкм или соответствие стандарту JEITA/JEDEC для данного размера корпуса.
Анализ поперечного сечения:
Цель: проверить физические размеры и качество покрытия.
Метод: механическое разделение сечения и SEM-исследование.
Критерий: толщина меди, совмещение переходов и толщина диэлектрика соответствуют чертежам.
Проверка паяемости:
Цель: убедиться в правильном смачивании площадок при сборке.
Метод: IPC-J-STD-003. Метод погружения и визуальной оценки или баланс смачивания.
Критерий: покрытие >95%; равномерное смачивание.

Чек-лист поставщика: RFQ и вопросы для аудита

Используйте этот список при работе с APTPCB или другими производителями передовых технологий. Он помогает отличить опытных партнёров по RDL от стандартных производителей PCB.

Данные для RFQ (что необходимо отправить)

Файлы Gerber/ODB++: полный набор данных разводки с определением всех слоёв.
Netlist: формат IPC-356 для проверки электрических соединений.
Чертёж стека слоёв: с указанием толщины диэлектриков, веса меди и типов материалов.
Таблица сверления/переходов: описание глухих, скрытых и сквозных переходов с отношением сторон.
Требования по импедансу: конкретные линии и опорные плоскости.
Чертёж панелизации: если требуется специальная компоновка для линии сборки.
Спецификация приёмки: ссылка на IPC-6012 или внутренние требования.
Прогноз объёма: EAU для определения ценового уровня и распределения производственных мощностей.

Подтверждение возможностей (что должен показать поставщик)

Минимальные возможности L/S: способен ли производитель стабильно выпускать изделия с требуемым шагом (например, 5 мкм/5 мкм)? Запросите данные CpK.
Соотношение сторон переходов: способен ли производитель формировать переходы с требуемым отношением сторон (например, 1:1 или 2:1 для глухих переходов) без пустот?
Опыт SAP/mSAP: есть ли специализированная линия полуаддитивного процесса? Стандартное травление не подходит для тонких RDL.
Квалификация материалов: прошли ли проверку выбранные диэлектрики (например, PI или ABF)?
Моделирование коробления: может ли поставщик заранее рассчитать деформацию на основе вашего стека?
Класс чистого помещения: относится ли зона формирования RDL к Class 100 или Class 1000? (Обычное PCB-производство часто использует неклассифицированные помещения или Class 10k+).

Система качества и прослеживаемость

Возможности AOI: какой минимальный размер дефекта может обнаружить система? (Желательно <50% ширины линии).
Электрический контроль: используется ли flying probe для прототипов или fixture-тестирование для серийного производства? Возможна ли проверка тонких контактных площадок?
Частота анализа сечения: как часто выполняется микросечение для каждой партии? (Рекомендуется минимум 1 на партию/панель).
Сертификация: ISO 9001 является минимальным требованием. IATF 16949 предпочтителен для надёжности. ISO 13485 необходим для медицинских изделий.
Анализ отказов: есть ли собственное оборудование SEM/EDX для исследования дефектов?

Управление изменениями и поставками

Политика PCN: готов ли поставщик предоставлять Product Change Notification при изменениях материалов или процессов?
Планирование мощностей: насколько загружено производство? (При загрузке >90% сроки могут увеличиваться).
Буферный запас: готов ли производитель хранить готовую продукцию для серийных заказов?
Срок производства: каков стандартный срок изготовления RDL? (Часто 4–6 недель для сложных конструкций).

Руководство по выбору: практические компромиссы проектирования

Каждое решение в RDL fan-out маршрутизации подложек имеет обратную сторону.

Компромисс: ширина линии и выход годных
Рекомендация: если приоритетом является стоимость, выбирайте более широкие линии (10 мкм+). Выход годных резко снижается при приближении к 2–5 мкм. Тонкие линии следует использовать только там, где они действительно необходимы для вывода контактов.
Компромисс: количество слоёв и коробление
Рекомендация: если важна плоскостность, выбирайте симметричные стеки. Нечётное количество RDL-слоёв или несбалансированное распределение меди создаёт эффект биметаллической пластины и вызывает сильное коробление.
Компромисс: диэлектрик и надёжность
Рекомендация: для высокой стойкости к температурным циклам выбирайте Polyimide (PI) благодаря хорошему удлинению. Для максимального разрешения тонкой разводки подходят PBO или BCB, которые часто обеспечивают более тонкую литографию, но могут быть более хрупкими.
Компромисс: размер переходов и сопротивление
Рекомендация: для максимальной плотности разводки используйте малые переходы (10–20 мкм). Для передачи мощности лучше применять более крупные переходы или массивы переходов. Малые переходы обладают повышенным сопротивлением и индуктивностью.
Компромисс: панельный или пластинный формат
Рекомендация: если важна стоимость единицы продукции при больших объёмах, выбирайте Panel-Level Fan-Out благодаря лучшему использованию площади. Если приоритетом являются точность и выход годных, выбирайте Wafer-Level Fan-Out. Оборудование для пластин обычно более зрелое и точное.

FAQ

Вопрос: В чём разница между RDL и обычными дорожками PCB? Ответ: Дорожки RDL обычно намного тоньше — 2–5 мкм по толщине и 2–10 мкм по ширине — чем стандартные дорожки PCB. Они формируются с помощью процессов, близких к полупроводниковому производству (напыление, фоторезист, гальваническое осаждение), на носителе или кристалле, а не методом травления медной фольги на ламинате.

Вопрос: Можно ли использовать стандартный FR-4 для RDL fan-out? Ответ: Обычно нет. Стекловолокнистая структура стандартного FR-4 слишком шероховатая для тонкой литографии RDL. Для получения необходимого разрешения обычно применяются гладкие диэлектрики на основе Polyimide или ABF.

Вопрос: Какой допуск контроля импеданса является типичным для RDL? Ответ: Стандартным считается ±10%, однако достижение ±5% очень сложно из-за малой толщины диэлектрических слоёв. Даже изменение толщины на 0,5 мкм значительно влияет на итоговый импеданс.

Вопрос: Как обеспечить управление теплом при использовании RDL? Ответ: Диэлектрики RDL часто являются теплоизоляторами. Для отвода тепла необходимо проектировать тепловые переходы, напрямую соединяющие площадки кристалла с шариками корпуса. Нельзя рассчитывать только на боковое распространение тепла через тонкие дорожки RDL.

Вопрос: Подходит ли RDL fan-out для высоковольтных приложений? Ответ: Обычно нет. Диэлектрические слои очень тонкие (5–10 мкм), что ограничивает напряжение пробоя. Необходимо проверить электрическую прочность материала и обеспечить достаточные зазоры.

Вопрос: Что такое зона запрета размещения в RDL? Ответ: Необходимо создавать KOZ вокруг края кристалла и корпуса. Максимальные механические напряжения возникают в углах кристалла. Не следует размещать критичные высокоскоростные сигналы или малые переходы непосредственно в этих областях, чтобы избежать трещин.

Вопрос: Как APTPCB обеспечивает безопасность данных RDL? Ответ: Мы используем защищённые FTP-серверы и соглашения NDA. Производственные данные разделяются, поэтому ваши конфиденциальные проекты разводки доступны только инженерным и CAM-командам, работающим над вашим проектом.

Вопрос: Можно ли ремонтировать RDL? Ответ: Нет. В отличие от PCB, где для прототипов иногда возможны перемычки и локальный ремонт, RDL имеет микроскопические размеры и находится внутри корпуса. Дефект внутреннего слоя RDL приводит к списанию изделия. Именно поэтому контроль процесса с помощью AOI имеет критическое значение.

Возможности HDI PCB – изучите базовые технологии высокоплотных соединений, которые предшествуют RDL или интегрируются с ним.
Передовое производство PCB – ознакомьтесь с современными технологиями изготовления сложных конструкций.
Проектирование стека PCB – узнайте, как формировать структуру слоёв для баланса целостности сигналов и механической стабильности.
BGA и сборка с малым шагом – изучите проблемы сборки после изготовления подложки.
Контроль качества PCB – информация о стандартах проверки и сертификации.

Запросить расчёт

Получить DFM-анализ и расчёт от APTPCB

Для точного расчёта стоимости RDL fan-out маршрутизации подложки предоставьте:

Файлы Gerber/ODB++: полный набор данных по слоям.
Описание стека слоёв: типы материалов и толщины слоёв.
Карту сверления и переходов: определения глухих и скрытых переходов.
Netlist: для электрической проверки.
Объём и сроки поставки: цели для прототипирования и серийного производства.

Наша инженерная команда проверит ваши файлы на соответствие принципам "Design for Manufacturing", чтобы выявить потенциальные риски выхода годных изделий до начала производства.

Заключение

Маршрутизация RDL fan-out подложек является одной из ключевых технологий для следующего поколения компактной и высокопроизводительной электроники. Она соединяет нанометровый мир кремниевых кристаллов с миллиметровой геометрией печатных плат. Однако успешное применение требует изменения подхода: от простого проектирования "печатной платы" необходимо перейти к разработке комплексной системы корпусирования.

Чёткое определение требований к линиям, зазорам и материалам, строгая проверка тепловых и механических рисков, а также аудит поставщика по детальному чек-листу позволяют безопасно управлять сложностью технологии. Успех определяется не только качеством проектирования, но и дисциплиной выполнения каждого производственного этапа.