Как проверить пакет SI PCIe Gen6 перед выпуском массового производства

PCIe Gen6 следует проверять как проблему выпуска высокоскоростной межсоединения, а не как универсальную этикетку возможностей.
Давление Gen6 возрастает, потому что публичный контекст PCIe 6.0 добавляет 64.0 GT/s и PAM4, поэтому локальные разрывы потребляют маржу быстрее, чем предполагают привычки проверки предыдущего поколения.
Самое важное раннее разделение — между владением пути платы, направлением стекапа и материалов, контролем локального перехода и доказательством проверки, которое принадлежит перед выпуском.
Многие задержки Gen6 происходят от пакетов, которые используют продвинутый язык интерфейса, оставляя геометрию запуска, стратегию перехода, владение прорывом или позуцию обратного сверления неопределенными.
Плата может звучать электрически амбициозно и всё ещё быть не готовой к массовому производству, если выпущенный пакет не показывает, какие части пути действительно контролируются, а какие части всё ещё принадлежат проверке разъёма, пакета, кабеля или платформы.
Самый безопасный путь выпуска — это разделение подтверждения изготовления, корреляции импеданса, доказательства первой сборки и нисходящей проверки SI или платформы вместо простого называния всей платы «проверенной».

Краткий ответ
Плата PCIe Gen6 должна проверяться как пакет высокоскоростной межсоединения на уровне платы, сформированный давлением системы 64.0 GT/s и PAM4. Первые инженерные вопросы: где путь Gen6 фактически принадлежит плате, соответствует ли стекап и семья материалов нагрузке маршрутизации, как контролируются запуски разъёма и переходы перехода, и какое доказательство должно существовать перед пилотным или производственным выпуском.

Для более широкой структуры выпуска, связывающей владение путем, направление материалов, локальные запуски, контекст экранирования и слоистую проверку, см. Руководство по производству высокоскоростных и RF PCB.

Если основной риск смещается от потери цифрового канала в чувствительность пути приёма, позуцию экранирования и ступенчатую проверку предварительного соответствия, продолжайте с Как проверить RF Front-End PCB перед тестами предварительного соответствия.

Публичные якоря параметров

Источник / метод	Примерные параметры	Сценарий	Граница
PCI-SIG PCIe 6.0 FAQ	`64.0 GT/s`, `PAM4`, `FEC`, `Flit Mode`	рамка контекста системы для проверки Gen6	не доказательство соответствия или проход/не проход
Страница высокоскоростной PCB APT	`Dk ≤ 3.5`, `Df ≤ 0.0015`, `±5% импеданс`, `3/3 mil` линия/пространство, `0.067 мм` лазерные микровиа	DFM и передача изготовления для высокоскоростных плат	контекст возможностей, не универсальное правило платы
Страница сверления APT	контролируемое обратное сверление и очистка шлейфа, целевой язык шлейфа `0.25 мм`	очистка перехода для высокоскоростных переходов	не каждая плата нуждается в той же позе обратного сверления
Даташит Isola Tachyon 100G	`Dk 3.02`, `Df 0.0015-0.0016` в стандартной строке таблицы	пример направления материалов для очень высокоскоростных цифровых сборок	только направление материалов, не автоматическое одобрение Gen6
Страница Panasonic MEGTRON 7	ультранизкое позиционирование `Dk/Df` для плат сервера/маршрутизатора высокой скорости	направление семьи материалов	не замена для проверки запуска, перехода или проверки

Если статья публикует число, держите его прикрепленным к методу, который его произвёл, и границе, которая его ограничивает.

Содержание

Что должны проверить инженеры сначала?
Что меняет Gen6 на уровне платы?
Какие элементы пакета обычно требуют наибольшего внимания?
Почему стекап и направление материалов должны проверяться вместе
Как должны проверяться запуски и переходы?
Почему объём проверки должен оставаться слоистым
Что должно быть заморожено перед выпуском объёма?
Следующие шаги с APTPCB
FAQ
Публичные источники

Что должны проверить инженеры сначала?

Начните с владения платой, направления стекапа и материалов, локальных переходов и объёма проверки.

Безопасный порядок проверки:

определить, какая часть пути PCIe Gen6 фактически принадлежит плате
подтвердить, является ли плата хост-платой, ускорительной картой, сегментом задней панели, областью riser или переходом, примыкающим к разъёму
проверить, соответствует ли стекап и семья материалов нагрузке маршрутизации, а не только названию интерфейса заголовка
убедиться, что геометрия запуска, стратегия перехода и поза обратного сверления являются явно частью выпущенного пакета
подтвердить, какое доказательство требуется перед пилотным и массовым производственным переходом

Что меняет Gen6 на уровне платы?

PCIe Gen6 увеличивает давление на уровне платы в трёх связанных способах.

Во-первых, публичный контекст PCIe 6.0 добавляет 64.0 GT/s и PAM4, что означает, что проверка платы не может рассматриваться как рутинное расширение старых привычек PCIe. Статье не нужно притворяться доказывать соответствие протокола, чтобы объяснить практический результат: меньшие электрические возмущения в пути платы становятся дороже, и неопределённость вокруг реально принадлежащего плате сегмента становится труднее терпеть.

Во-вторых, это давление напрямую перемещается в направление стекапа и материалов. Команды часто признают необходимость семьи ламината с меньшими потерями, но всё ещё проверяют плату так, как если владение маршрутизацией было очевидным. В реальных встречах выпуска нерешённый вопрос часто не «Выбрали ли мы премиальный материал?», а «Какая часть этого пути действительно контролируется PCB, и назначен ли этот путь слоям, структурам ссылки и переходам, которые стекап предполагает?»

В-третьих, Gen6 делает локальные переходы более видимыми. Запуски разъёма, прорывы BGA, сегменты перехода через и передача пути возврата могут потребовать уверенность раньше, чем предполагает общая диаграмма канала. Поэтому подтверждение изготовления, доказательство импеданса и нисходящая проверка SI или платформы должны оставаться разделёнными. В противном случае одна зелёная галочка в пакете просят нести больше значения, чем она реально может.

Какие элементы пакета обычно требуют наибольшего внимания?

Элемент проверки	Что проверять	Почему важно	Как обычно не удаётся в проверке
Стекап	порядок слоёв, планы ссылки и назначения слоёв сигнала	Неопределённый стекап делает остальную проверку нестабильной	Имя интерфейса замораживается до того, как заморозится реальная структура маршрутизации
Выбор материала	профиль потерь, семья ламината и намерение сборки	Каналы Gen6 чувствительны к избыточной потере и давлению длины маршрутизации	Заметки о материалах подразумеваются, а не явно привязаны к критическим дорожкам
Геометрия запуска	площадки разъёма, анти-пады, прорыв и короткие формы перехода	Малые проблемы запуска часто потребляют маржу первыми	Самые длинные маршруты проверяются, но разрыв запуска остаётся общим
Стратегия перехода	переход через, слепой переход, переходы пути возврата и поза обратного сверления	Контроль шлейфа часто является ограничивающим фактором	Обратное сверление называется поздно, после того как решения об уходе разъёма или BGA уже зафиксированы
Пакет проверки	TDR, корреляция SI и доказательство выпуска	Одна общая этикетка «проверено» недостаточно	Данные прохождения изготовления путаются с доказательством полного канала

Обычная задержка появляется, когда дизайн называется Gen6-ready, но пакет всё ещё читается как общая высокоскоростная плата. В этом случае этикетка опережает доказательство.

Типичный блокировщик выпуска выглядит так: стекап уже называет очень низкую потерю семьи, команда маршрутизации отметила раздел разъёма как критический путь Gen6, и чертёж изготовления упоминает контролируемый импеданс, но выпущенный пакет всё ещё не показывает, какие переходы ожидаются быть просверлены обратным сверлением, какие области запуска требуют особого внимания, или где граница платы останавливается и начинается ответственность разъёма/платформы. Проект звучит достаточно продвинутым для заслуживания производственного слота, но производственная команда всё ещё не может сказать, находится ли реальный риск в длинном маршруте, прорыве разъёма, переходе через или в более позднем системном пути, который магазин PCB не может владеть. Этот разрыв не означает автоматически, что дизайн плохой, но он надёжно вызывает инженерную паузу, потому что пакет недостаточно специфичен для поддержки дисциплинированного выпуска.

Другая задержка стиля EQ проще и более раздражающая: чертёж называет PCIe Gen6, заметка о материале ссылается на премиальную семью, и расписание отмечено как быстрый выпуск, но передача стекапа всё ещё не чётко идентифицирует, какие группы дорожек действительно чувствительны к потерям, а какие — обычное вспомогательное маршрутизирование. Команда проверки CAM или SI должна тогда спросить, применяется ли дорогое направление материалов ко всей сборке или только к одному принадлежащему плате коридору. Пока это не ответено, ни проверка затрат, ни проверка изготовляемости не могут быть чисто закрыты.

Почему стекап и направление материалов должны проверяться вместе

Вывод: Потому что давление Gen6 создаётся не только брендингом ламината. Оно исходит от того, как стекап, длина маршрутизации, структура пути возврата и локальные переходы взаимодействуют.

Более безопасный вопрос проверки — не «Выбрали ли мы премиальный материал?». Он:

Какие дорожки действительно чувствительны к потерям достаточно, чтобы оправдать маршрут с меньшими потерями
Держатся ли эти дорожки на слоях и структурах ссылки, которые стекап предполагает
Читается ли стекап ещё как общая высокоскоростная сборка, пока нагрузка маршрутизации уже ближе к проблеме тяжёлого разъёма или стиля задней панели
Использует ли плата продвинутый язык материалов для компенсации проблемы перехода, которая должна была быть проверена в геометрии сначала

Здесь многие дискуссии Gen6 идут неправильно. Семья материалов выбирается рано, затем пакет выпуска тихо предполагает, что канал теперь безопасен. На практике язык премиального ламината не спасает слабый запуск, длинный неконтролируемый сегмент перехода через или стекап, который никогда чётко не отделял критические дорожки от общего цифрового маршрутизирования.

Это также причина, почему имена материалов должны использоваться осторожно. Panasonic публично позиционирует MEGTRON 7 как семейство, совместимое с HDI, подходящее для компоновок с очень высоким количеством слоёв, а Isola позиционирует Tachyon 100G как ультранизкую систему ламината/препрег для очень высокоскоростных цифровых приложений, таких как задние панели и дочерние карты. Это полезные якоря для направления материалов. Это не доказательство, что любая выпущенная плата автоматически готова для Gen6 без соответствующего плана маршрутизации и проверки перехода.

Если команда не может объяснить, почему чувствительные к Gen6 маршруты принадлежат конкретному набору слоёв и почему этот выбор соответствует стратегии запуска и перехода, проверка стекапа всё ещё неполная.

Как должны проверяться запуски и переходы?

Вывод: Наиболее полезная граница проверки — локальная, потому что многие проблемы Gen6 появляются сначала на коротких переходах, а не на абстрактной диаграмме канала.

Локальная проверка должна фокусироваться на:

качество запуска разъёма
поза перехода
контроль обратного сверления
непрерывность пути возврата рядом с чувствительными маршрутами

Используйте словарь импеданса и SI осторожно. Это полезно для описания проверки, но само по себе не доказывает соответствие канала или выход объёма.

Одна повторяющаяся модель отказа заключается в том, что команда платы тратит большую часть времени, обсуждая самые длинные дорожки Gen6, в то время как производственная проверка постоянно возвращается к гораздо меньшей области: прорыв разъёма, уход BGA или сегмент перехода через, который всё ещё пересекает больше слоёв, чем подразумевают заметки запуска. Другими словами, плата может не пройти проверку не потому, что маршрут глобально неконтролируем, а потому что одна небольшая область перехода никогда не получала тот же уровень владения, что основной путь канала.

Это также место, где локальный язык перехода становится более полезным, чем общие марки. Если геометрия запуска разъёма всё ещё описывается в многоразовом, нейтральном к платформе способе, команда проверки не может сказать, был ли этот раздел намеренно настроен или просто унаследован от предыдущего поколения. Если поза обратного сверления подразумевается, а не выпущена, производственная сторона может не знать, является ли сегмент перехода через контролируемой SI поверхностью или просто следствием механического маршрутизирования. Эти двусмысленности не всегда создают немедленный отказ, но они создают слабое качество передачи, и слабое качество передачи — это, что блокирует чистый производственный выпуск.

Поэтому проверка запуска и перехода должна происходить перед выпуском, а не после того, как первая сборка начинает производить неоднозначные результаты SI.

Почему объём проверки должен оставаться слоистым

Потому что качество изготовления, подтверждение первой сборки, доказательство импеданса и нисходящая проверка отвечают на разные вопросы.

Держите лестницу отдельной:

проверка до изготовления
сборка прототипа или NPI
доказательство первого изделия
корреляция SI где необходимо
передача выпуска

Общая ошибка — позволить одному успешному шагу поглотить другие. Первая сборка может быть механически правильной и всё ещё оставлять открытые вопросы о контролируемых переходах. Купон или отчёт импеданса может подтвердить одну семейство структур без доказательства самого чувствительного запуска разъёма. Нисходящий системный тест может выявить проблему без чистого разделения, принадлежит ли проблема плате, разъёму, кабелю, стратегии ретимера или более широкому пути платформы.

Этот слоистый подход также улучшает связь с поставщиками. Если производителю сказано только, что плата Gen6, запрос слишком широк для выполнения. Если производителю сказано, какие структуры нуждаются в корреляции импеданса, какие переходы особенно чувствительны и какое доказательство выпуска ожидается перед пилотным или объёмным переходом, проверка становится уже, быстрее и менее оборонительной.

Что должно быть заморожено перед выпуском объёма

Заморозить:

роль и владение платы
стекап и семья материалов
назначения слоёв критических дорожек
стратегия запуска и перехода
поза обратного сверления и контроля шлейфа
доказательство проверки, необходимое для выпуска

Если эти элементы всё ещё движутся, пакет не готов к массовому производству.

Следующие шаги с APTPCB

Если вашему пакету PCIe Gen6 нужна проверка выпуска, отправьте стекап, Gerbers, заметки интерфейса и ожидания проверки на sales@aptpcb.com, или загрузите пакет через страницу запроса цены. Команда CAM и инженерии APTPCB может вернуть обратную связь DFM в течение 24 часов.

Если пакету всё ещё нужна очистка структуры, начните с PCB высокой скорости, стекап PCB или контроль импеданса PCB.

FAQ

Доказывает ли называние PCIe Gen6 в чертеже, что плата готова?

Нет. Чертёж может идентифицировать контекст интерфейса, но готовность к выпуску всё ещё зависит от того, какая часть пути владеет платой, как стекап и направление материалов поддерживают этот путь, как контролируются запуски и переходы и какие слои проверки завершены.

Почему проверка так сильно фокусируется на запуски разъёма и переходы?

Потому что локальные области перехода часто создают самые трудные вопросы выпуска. Обсуждение длинного маршрута может доминировать на встречах архитектуры, но производственная проверка обычно замедляется, когда геометрия прорыва, поза перехода через, непрерывность пути возврата или владение обратным сверлением всё ещё неопределённы.

Достаточно ли выбора MEGTRON 7 или Tachyon 100G само по себе?

Нет. Эти семьи материалов — полезные якоря направления цифровой высокой скорости, а не автоматическое доказательство, что конечный путь платы безопасен. План маршрутизации, владение слоём, качество запуска и пакет проверки всё ещё важны.

Заменяет ли инспекция первого изделия проверку SI?

Нет. Доказательство первого изделия помогает подтвердить выполнение сборки, но не заменяет корреляцию импеданса или более широкую проверку SI и платформы.

Что должен получить поставщик перед серьёзной проверкой выпуска Gen6?

Как минимум: стекап, заметки критической сети или пути, направление материалов, ожидания контролируемого перехода и чёткое описание того, какое доказательство требуется перед пилотным или производственным переходом.

Публичные источники

PCI-SIG PCI Express 6.0 FAQ
Поддерживает публичный язык контекста системы PCIe 6.0 вокруг 64.0 GT/s, PAM4, FEC и более широкое давление экосистемы.
Страница высокоскоростной PCB APT
Поддерживает публичный язык сайта вокруг стекапов с низкими потерями, словарь проверки высокой скорости и контекст выпуска на уровне платы.
Страница PCB с контролируемым импедансом APT
Поддерживает публичный контекст структуры импеданса и изготовления, проверенной TDR.
Страница сверления PCB APT
Поддерживает публичный контекст контролируемого глубинного обратного сверления и очистки шлейфа.
Страница семьи Panasonic MEGTRON 7
Поддерживает осторожное публичное позиционирование MEGTRON 7 как семейства, совместимое с HDI для компоновок PCB с очень высоким количеством слоёв.
Даташит Isola Tachyon 100G
Поддерживает осторожное публичное позиционирование Tachyon 100G как ультранизкую систему ламината/препрег для очень высокоскоростных цифровых приложений.
Страница портфеля TE Connectivity 112G
Поддерживает осторожный контекст экосистемы, что более высокое давление платы также распространяется на архитектуру разъёма и кабеля.