PCB bridge Chiplet per data center: Specifiche di produzione, lista di controllo del design e guida alla risoluzione dei problemi

PCB bridge Chiplet per data center: risposta rapida (30 secondi)

La progettazione e la produzione di un PCB bridge Chiplet per data center richiede la gestione dell'estrema densità dell'integrazione eterogenea. A differenza delle schede server standard, questi substrati devono supportare il routing sub-micronico e i die bridge incorporati (come EMIB o bridge organici) per collegare la logica ad alte prestazioni (CPU/GPU) con la memoria ad alta larghezza di banda (HBM).

Densità critica: Richiede capacità Linea/Spazio (L/S) spesso inferiori a 10µm/10µm nella regione del bridge, rendendo necessari processi semi-additivi modificati (mSAP).
Stabilità del materiale: Materiali con alto Tg e basso CTE (come ABF o BT specializzato) sono obbligatori per prevenire la deformazione durante il reflow di grandi package.
Controllo della planarità: La coplanarità deve essere mantenuta entro limiti rigorosi (spesso <50µm attraverso il package) per garantire una connettività micro-bump affidabile.
Gestione termica: L'elevata densità di potenza (spesso >500W per package) richiede strati di rame pesanti o soluzioni di raffreddamento incorporate nello stackup.
Integrità del segnale: Le tangenti di perdita (Df) devono essere <0.002 @ 28GHz per supportare le velocità di segnalazione PCIe Gen 6/7 e PAM4.
Validazione: APTPCB (APTPCB PCB Factory) raccomanda un'ispezione ottica automatizzata (AOI) al 100% e test elettrici specializzati per le interconnessioni bridge prima dell'assemblaggio finale.

Quando si applica (e quando non si applica) il PCB bridge Chiplet per data center

Comprendere quando passare da un design PCB monolitico a un substrato abilitato per chiplet è vitale per l'efficienza in termini di costi e prestazioni.

Utilizzare un PCB bridge Chiplet per data center quando:

I limiti del reticolo sono superati: La dimensione del vostro die di silicio si avvicina o supera il limite del reticolo di produzione (circa 850mm²), richiedendo che il design sia diviso in chiplet più piccoli.
È necessaria l'integrazione eterogenea: È necessario combinare diversi nodi di processo (ad esempio, logica a 3nm con I/O a 12nm o analogico) su un singolo interposer o substrato.
Integrazione HBM: Il design utilizza stack di memoria ad alta larghezza di banda (HBM) che richiedono interfacce parallele ultra-corte e ad alta densità (HBI/AIB) che le tracce PCB standard non possono supportare.
Scalabilità modulare: Si sta costruendo una piattaforma server in cui il numero di core scala aggiungendo più tile di calcolo anziché riprogettare un die monolitico massiccio.

NON utilizzare un PCB bridge Chiplet per data center quando:

Applicazioni server standard: I server per uso generale che utilizzano CPU standard non richiedono substrati personalizzati con bridge integrato; la tecnologia standard dei PCB per server e data center è sufficiente.
Interfacce a bassa velocità: Se le interconnessioni sono limitate a DDR4/5 o PCIe Gen 4 standard, il costo dell'integrazione del bridge non produce alcun ROI.
Progetti sensibili ai costi: La perdita di resa e la complessità di fabbricazione dei substrati per chiplet li rendono significativamente più costosi rispetto alle schede HDI standard.
Bassi carichi termici: I progetti che consumano <100W tipicamente non affrontano i problemi di espansione termica che rendono necessari substrati di packaging avanzati per chiplet.

Regole e specifiche dei PCB bridge per chiplet di data center (parametri chiave e limiti)

La seguente tabella illustra i vincoli di fabbricazione e i valori raccomandati per una produzione ad alto rendimento. Ignorare queste regole porta spesso a guasti immediati di continuità a livello di micro-bump.

Categoria della regola	Valore/Intervallo raccomandato	Perché è importante	Come verificare	Se ignorato
Larghezza/Spazio della traccia (Area del bridge)	2µm / 2µm (Substrato) a 9µm / 9µm	Essenziale per l'instradamento di migliaia di segnali I/O tra i chiplet.	Laser Direct Imaging (LDI) & SEM	Cortocircuiti o larghezza di banda insufficiente per HBM.
Diametro del microvia	20µm - 50µm	Collega strati ad alta densità senza consumare spazio di instradamento.	Analisi in sezione trasversale	Vie aperte o alta resistenza che causano caduta di tensione.
Materiale dielettrico	Df < 0.002 (es. Megtron 8, ABF GL102)	Previene l'attenuazione del segnale ad alte frequenze (56G/112G PAM4).	Test TDR di impedenza	Perdita di segnale, corruzione dei dati, portata ridotta.
Deformazione (Temperatura ambiente)	< 100µm (Totale)	Assicura che il substrato sia sufficientemente piatto per il posizionamento del chiplet.	Interferometria Moiré a ombra	Fessurazione del die o non bagnatura dei bump (Head-in-Pillow).
Deformazione (Temperatura di reflow)	< 50µm	Critico durante la fase liquida della saldatura per prevenire la formazione di ponti.	Moiré a ombra termica	Ponti di saldatura o giunti aperti durante l'assemblaggio.
Spessore del rame	12µm - 18µm (Segnale), >35µm (Potenza)	Bilancia la capacità di incisione delle linee sottili con l'erogazione di potenza (PDN).	Fluorescenza a raggi X (XRF)	Sovra-incisione delle linee sottili o caduta IR sui binari di alimentazione.
Finitura superficiale del pad	ENEPIG o SOP (Solder on Pad)	Fornisce una superficie piatta e resistente all'ossidazione per i micro-bump.	XRF e ispezione visiva	Scarsa affidabilità del giunto, difetti "Black Pad".
Tolleranza della cavità del ponte	± 15µm (X/Y), ± 10µm (Z)	Assicura che il ponte incorporato si allinei perfettamente con gli strati superficiali.	Profilometro 3D	Sporgenza/recessione del ponte che causa il fallimento della connessione.
Disallineamento CTE	< 3 ppm/°C di differenza vs. Die	Riduce lo stress meccanico tra silicio e substrato organico.	TMA (Analisi Termomeccanica)	Delaminazione o fatica dei bump di saldatura nel tempo.
Controllo dell'impedenza	42.5Ω / 85Ω ± 5%	Corrisponde ai requisiti PHY del chiplet per la minimizzazione delle riflessioni.	TDR (Riflettometria nel Dominio del Tempo)	Riflessioni del segnale, chiusura del diagramma a occhio.

Passi di implementazione del PCB del ponte Chiplet per data center (punti di controllo del processo)

L'implementazione di una PCB bridge Chiplet per data center implica una complessa interazione tra la fabbricazione del substrato e il packaging avanzato. Seguire questi passaggi per garantire che l'intento progettuale sopravviva alla produzione.

Definizione dello stackup e dei materiali
- Azione: Selezionare una struttura build-up senza nucleo o a nucleo sottile utilizzando ABF (Ajinomoto Build-up Film) o prepreg ad alta velocità come i materiali Megtron PCB.
- Parametro: Il CTE (Coefficiente di Dilatazione Termica) deve essere sintonizzato per corrispondere al die di silicio (circa 3-4 ppm/°C).
- Controllo: Simulare la deformazione dello stackup attraverso il profilo di reflow.
Formazione di cavità per il bridge (se integrato)
- Azione: Creare cavità nel materiale del nucleo per alloggiare il bridge in silicio (es. EMIB) o il bridge organico.
- Parametro: Tolleranza di profondità della cavità ±10µm.
- Controllo: Misurazione della profondità laser per garantire che il bridge sia coplanare con lo strato superiore.
Patterning di circuiti a linee sottili
- Azione: Utilizzare il Processo Semi-Additivo (SAP) o SAP Modificato (mSAP) per strati che richiedono una larghezza della traccia <15µm.
- Parametro: Fattore di incisione > 3,0 per pareti laterali verticali.
- Controllo: AOI (Ispezione Ottica Automatica) con risoluzione di 1µm per rilevare cortocircuiti/interruzioni.
Formazione e placcatura di microvia
- Azione: Forare al laser microvia cieche e riempirle con placcatura in rame.
- Parametro: Rapporto d'aspetto < 0,8:1 per un riempimento affidabile.

Controllo: Analisi in sezione trasversale per verificare l'assenza di vuoti nel riempimento dei via.

Applicazione della finitura superficiale
- Azione: Applicare ENEPIG o OSP specializzato progettato per l'assemblaggio flip-chip a passo fine.
- Parametro: Spessore del nichel 3-5µm, spessore dell'oro 0.05-0.15µm.
- Controllo: Misurazione XRF su coupon di prova.
Test elettrico e ispezione finale
- Azione: Eseguire test con sonda volante o con fixture specializzate per la continuità.
- Parametro: Resistenza di isolamento > 100MΩ.
- Controllo: Test Kelvin a 4 fili per le linee di alimentazione critiche per rilevare via ad alta resistenza.

Risoluzione dei problemi dei PCB bridge per chiplet di data center (modalità di guasto e soluzioni)

I difetti nei substrati dei chiplet sono costosi a causa dell'alto valore dei componenti coinvolti. Utilizzare questa guida per diagnosticare e risolvere i problemi comuni.

1. Sintomo: Difetti Head-in-Pillow (HiP)

Causa: Eccessiva deformazione del substrato durante la rifusione che provoca la separazione del bump dal pad, quindi la riconnessione durante il raffreddamento, senza coalescenza.
Controllo: Eseguire la Moiré d'ombra termica per mappare la deformazione a 240°C.
Soluzione: Regolare lo stackup del PCB per bilanciare la densità del rame; utilizzare un supporto più rigido durante l'assemblaggio.
Prevenzione: Utilizzare materiali del nucleo con CTE inferiore e bilanciare le percentuali di rame sugli strati superiore/inferiore.

2. Sintomo: Perdita di integrità del segnale (chiusura dell'occhio)

Causa: Superficie di rame ruvida (effetto pelle) o assunzione errata della costante di elettrica (Dk).
Verifica: Verificare la rugosità superficiale (Rz) della lamina di rame; misurare il Dk/Df effettivo del lotto.
Soluzione: Passare a lamina di rame HVLP (Hyper Very Low Profile).
Prevenzione: Specificare una rugosità della lamina < 2µm nelle note di fabbricazione.

3. Sintomo: Crepe nei microvia

Causa: L'espansione sull'asse Z del dielettrico esercita stress sul barilotto di rame durante i cicli termici.
Verifica: Eseguire test di shock termico (da -55°C a 125°C) seguiti da misurazione della resistenza.
Soluzione: Aumentare la duttilità della placcatura in rame o ridurre il CTE del dielettrico.
Prevenzione: Utilizzare via impilati solo se necessario; i via sfalsati sono meccanicamente più robusti.

4. Sintomo: Delaminazione del die a ponte

Causa: Scarsa adesione tra il composto di stampaggio/underfill e la superficie del die a ponte, o ingresso di umidità.
Verifica: Microscopia Acustica a Scansione (C-SAM) per visualizzare i vuoti.
Soluzione: Cuocere i substrati per rimuovere l'umidità prima dell'assemblaggio; ottimizzare i parametri di pulizia al plasma.
Prevenzione: Implementare controlli rigorosi del livello di sensibilità all'umidità (MSL).

5. Sintomo: Circuiti aperti nell'area del ponte

Causa: Disallineamento degli strati di litografia dovuto alla scalatura del materiale (ritiro/espansione) durante la lavorazione.
Verifica: Misurare la precisione di registrazione utilizzando modelli a nonio sul bordo del pannello.
Soluzione: Applicare fattori di scala dinamici nei dati LDI (Laser Direct Imaging) basati sulle misurazioni del pannello.
Prevenzione: Utilizzare LDI per tutti gli strati a passo fine per compensare il movimento del materiale.

Come scegliere il PCB bridge Chiplet per data center (decisioni di progettazione e compromessi)

Nel definire la vostra strategia per il PCB bridge Chiplet per data center, affronterete diversi compromessi tra prestazioni, costi e producibilità.

Substrato Organico vs. Interposer in Silicio

Interposer in Silicio (2.5D): Offre la massima densità (L/S < 1µm) ma è estremamente costoso e limitato dalle dimensioni del reticolo. Ideale per chip di addestramento AI di fascia altissima.
Substrato Organico (con Bridge): Offre un equilibrio. Il substrato PCB gestisce l'alimentazione e i segnali a bassa velocità, mentre i bridge integrati gestiscono i collegamenti die-to-die ad alta densità. Questo è più conveniente e consente dimensioni del package maggiori rispetto agli interposer in silicio.

Bridge Integrato vs. Fan-Out RDL

Bridge Integrato: Fornisce un routing localizzato ad alta densità solo dove necessario (ad esempio, tra CPU e HBM). Costo inferiore rispetto a un interposer a piena area ma richiede una complessa fabbricazione di cavità.
Fan-Out RDL: Utilizza strati di ridistribuzione costruiti direttamente sul composto di stampaggio. Buono per un numero inferiore di I/O ma può avere difficoltà con le sollecitazioni termiche e meccaniche dei grandi chip per data center.

Costo vs. Tempi di Consegna

HDI Standard: Se le interconnessioni dei vostri chiplet possono tollerare un passo >20µm, i processi PCB HDI standard sono più veloci (3-4 settimane) e più economici.
Substrato Avanzato (mSAP): Per un passo <10µm, i tempi di consegna si estendono a 8-12 settimane a causa delle attrezzature specializzate e delle sfide di resa. APTPCB consiglia di avviare le revisioni DFM in anticipo per definire stackup e materiali.

FAQ sui PCB bridge Chiplet per data center (costo, tempi di consegna, difetti comuni, criteri di accettazione, file DFM)

1. Qual è il tempo di consegna tipico per un prototipo di PCB bridge Chiplet per data center? A causa della complessità della lavorazione mSAP e degli strati di build-up, i tempi di consegna variano tipicamente da 6 a 10 settimane. I servizi accelerati potrebbero essere disponibili ma dipendono dalla disponibilità dei materiali.

2. Come si confronta il costo con i PCB per server standard? Aspettatevi costi da 5 a 10 volte superiori per unità di superficie rispetto alle schede server standard a 12 strati. Il costo è determinato dai materiali ABF, dalla lavorazione laser e dalla perdita di resa dovuta ai requisiti di passo fine.

3. Quali file specifici sono necessari per la revisione DFM? Oltre ai Gerber standard, richiediamo dati ODB++ o IPC-2581, un disegno dettagliato dello stackup con i requisiti di impedenza e una netlist per i test IPC-D-356. Per i bridge embedded, i file STEP 3D dell'assemblaggio sono cruciali.

4. È possibile produrre substrati con bridge in silicio embedded? Sì, ma ciò richiede un processo di "Cavity PCB". Il design deve definire rigorosamente le dimensioni e la tolleranza della cavità. Si consiglia di consultare le nostre linee guida per l'Assemblaggio BGA/Fine Pitch per le considerazioni sull'assemblaggio successivo. 5. Qual è il passo minimo del bump supportato? Per i substrati organici, supportiamo tipicamente passi del bump fino a 130µm sulla scheda principale e passi più fini (fino a 55µm o meno) sugli strati di substrato specializzati, a seconda del nodo tecnologico selezionato.

6. Come testate l'affidabilità delle interconnessioni a ponte? Utilizziamo una combinazione di test di continuità elettrica (sonda volante) e coupon di affidabilità sul margine del pannello che subiscono test di shock termico e stress per convalidare la qualità del lotto.

7. Quali materiali sono i migliori per l'integrità del segnale 112G PAM4? Raccomandiamo materiali a bassissima perdita come Panasonic Megtron 7 o 8, o AGC Tachyon. Questi materiali offrono il Dk stabile e il Df basso richiesti per i collegamenti di data center ad alta velocità.

8. Come viene controllata la deformazione per package di grandi dimensioni (ad esempio, 100mm x 100mm)? Utilizziamo materiali del nucleo a basso CTE e bilanciamo la distribuzione del rame su ogni strato. Impieghiamo anche irrigidimenti durante il processo di produzione per mantenere la planarità.

9. Quali sono i criteri di accettazione per l'incisione a linea fine? Per tracce <15µm, non consentiamo difetti di apertura/cortocircuito. La tolleranza della larghezza della linea è tipicamente di ±10-15%. Qualsiasi intaglio o sporgenza che superi il 20% della larghezza della traccia è motivo di rifiuto.

10. Supportate i design Co-Packaged Optics (CPO)? Sì, i design CPO utilizzano spesso architetture di ponte chiplet simili. La gestione termica e le caratteristiche di allineamento della fibra ottica devono essere co-progettate con il layout del PCB.

Risorse per PCB bridge Chiplet per data center (pagine e strumenti correlati)

Capacità PCB HDI: Esplora le tecnologie microvia e a linea sottile che costituiscono la base dei substrati chiplet.
PCB per server data center: Comprendi i requisiti più ampi per le schede madri dei server che ospitano questi package avanzati.
Materiali PCB Megtron: Specifiche dettagliate sui laminati a bassa perdita essenziali per l'integrità del segnale ad alta velocità.
Assemblaggio BGA e passo fine: Scopri le sfide e le soluzioni di assemblaggio per il montaggio di componenti a passo fine.

Glossario PCB bridge Chiplet per data center (termini chiave)

Termine	Definizione
Chiplet	Un die modulare più piccolo (circuito integrato) progettato per essere combinato con altri chiplet per formare un sistema complesso più grande.
Interposer	Un'interfaccia elettrica che instrada tra un socket o una connessione e un'altra, spesso utilizzata per estendere le connessioni a passo fine a un passo più ampio.
mSAP (Processo Semi-Additivo Modificato)	Un metodo di produzione di PCB utilizzato per creare tracce molto fini (<20µm) placcando il rame su un sottile strato di semina anziché inciderlo.
ABF (Film di accumulo Ajinomoto)	Un materiale isolante dominante utilizzato nei substrati IC di fascia alta grazie alla sua eccellente planarità e perforabilità laser.
Bump Pitch	La distanza centro-centro tra i bump di saldatura adiacenti su un die o un package.
CTE (Coefficiente di Espansione Termica)	Una misura di quanto un materiale si espande quando riscaldato. Le disuguaglianze nel CTE sono la causa principale dei guasti di affidabilità.
TSV (Through-Silicon Via)	Una connessione elettrica verticale (via) che attraversa completamente un wafer o un die di silicio.
RDL (Redistribution Layer)	Uno strato metallico aggiuntivo su un chip o un interposer che instrada i pad I/O verso diverse posizioni.
UBM (Under Bump Metallization)	Lo stack di strati metallici depositato sui pad del chip per consentire la formazione dei bump di saldatura.
LDI (Laser Direct Imaging)	Un metodo per modellare le immagini dei circuiti direttamente sul fotoresist del PCB utilizzando un laser, offrendo una precisione maggiore rispetto alla fotolitografia tradizionale.

Richiedi un preventivo per PCB bridge Chiplet per data center (revisione DFM + prezzi)

Pronto a portare il tuo design ad alte prestazioni in produzione? APTPCB fornisce revisioni DFM specializzate per substrati chiplet avanzati e interconnessioni per data center.

Per ottenere un preventivo accurato e una valutazione ingegneristica, si prega di fornire:

File Gerber/ODB++: Set di dati completo che include tutti i livelli di segnale e di piano.
Disegno dello stackup: Specificare i materiali (es. Megtron 7, ABF), il numero di strati e gli obiettivi di impedenza.
Tabella di foratura: Definire i via ciechi, interrati e passanti con i rapporti di aspetto.
Netlist: Per la convalida elettrica.
Volume e tempistiche: Quantità di prototipi e data target di avvio della produzione.

Conclusione: prossimi passi per i PCB bridge Chiplet per data center

Il successo nel dispiegamento di un PCB bridge Chiplet per data center richiede un passaggio dalla progettazione tradizionale di PCB a un approccio di co-progettazione che coinvolga silicio, package e scheda. Aderendo a regole rigorose per la planarità, la selezione dei materiali e il routing a linee sottili, è possibile ottenere la larghezza di banda e le prestazioni termiche richieste per i carichi di lavoro AI e server di prossima generazione. Assicurati che il tuo partner di produzione sia in grado di eseguire la lavorazione mSAP e test di affidabilità avanzati per minimizzare i rischi in questi dispiegamenti di alto valore.