PCB per Server EPYC

Che cos'è una PCB per server EPYC e a chi serve questa guida

Una PCB per server EPYC è una scheda progettata appositamente per ospitare processori AMD EPYC™ come Genoa, Bergamo o Turin. Rispetto a una normale scheda desktop o a una piattaforma server entry level, qui i requisiti cambiano radicalmente: fino a 128 corsie PCIe, 12 canali DDR5 e reti di alimentazione in grado di sostenere da 300 W a oltre 400 W di TDP per socket. La vera difficoltà sta nel mantenere l'integrità del segnale su PCIe Gen 5.0, e presto Gen 6.0, senza perdere stabilità termica lungo tutta la superficie della scheda.

Questa guida ripercorre l'intero processo di approvvigionamento e validazione tecnica di queste schede ad alte prestazioni. Non si limita alle note generiche di fabbricazione, ma entra nei vincoli propri dell'ecosistema SP5, nelle strutture con molti strati e nella scelta di laminati a perdita molto bassa. L'attenzione è rivolta alla fabbricazione della scheda nuda e ai limiti di assemblaggio che incidono direttamente sulla resa.

Il testo è pensato per ingegneri hardware, ingegneri SI e responsabili acquisti che stanno portando un progetto dal prototipo alla produzione pilota o in serie. Se devi qualificare piattaforme affidabili per centri dati, cluster HPC o sistemi di calcolo periferico, qui trovi il quadro tecnico e commerciale utile a ridurre il rischio.

Quando scegliere una PCB per server EPYC e quando basta un processo standard

Capire le richieste specifiche dell'architettura AMD aiuta a stabilire quando serve davvero un processo produttivo ad alta velocità dedicato e quando invece un normale processo per server è ancora adeguato.

Scegli un processo dedicato per PCB di server EPYC quando:

Virtualizzazione con molti core: Stai distribuendo sistemi dual-socket in cui la comunicazione Infinity Fabric tra socket richiede un controllo d'impedenza molto preciso per evitare corruzione dei dati.
Carichi AI e HPC: Stai sviluppando un PCB per server AI con più acceleratori GPU. La portata del segnale PCIe Gen 5.0 impone materiali a bassissima perdita e retroforatura per ridurre le riflessioni.
Storage ad alta densità: Il progetto usa tutte le 128 corsie PCIe per NVMe e quindi richiede HDI per portare fuori i segnali dal grande socket SP5 LGA.
Vincoli termici severi: Il sistema è inserito in uno chassis 1U compatto con poco flusso d'aria, quindi servono strati di rame pesanti, da 2 oz o 3 oz, per distribuire la potenza senza surriscaldare la scheda.

Resta su un processo standard o meno spinto quando:

Architetture precedenti: Usi processori di generazione più vecchia, come Naples, dove PCIe Gen 3.0 non richiede retroforatura avanzata né materiali speciali.
Nodi periferici a basso consumo: Stai progettando una scheda semplice a socket singolo che non sfrutta tutta la banda memoria né tutta la capacità I/O.
Uso general purpose sensibile al costo: Stai confrontando il progetto con un PCB per server ARM più economico destinato a hosting web di base, dove le velocità del segnale non mettono in crisi il FR-4.

Specifiche di una PCB per server EPYC (materiali, struttura degli strati, tolleranze)

Specifiche del PCB per server EPYC (materiali, struttura degli strati, tolleranze)

Per evitare che le richieste di chiarimento tecnico (EQ) rallentino la produzione, è necessario fissare in modo esplicito i parametri che rispondono alle esigenze elettriche e meccaniche della piattaforma EPYC.

Numero di strati e impilamento:
- Obiettivo: da 12 a 26 strati.
- Requisito: l'impilamento deve essere simmetrico per limitare le deformazioni. I segnali ad alta velocità vanno instradati su strati dedicati compresi tra piani di massa.
Materiale di base (laminato):
- Obiettivo: perdita ultra-bassa o super low loss.
- Specifiche: Panasonic Megtron 6, Megtron 7 o Isola Tachyon 100G. Il normale FR-4 in genere non basta più quando le tracce PCIe Gen 5.0 superano 5-7 pollici.
Peso del rame:
- Obiettivo: 1oz (segnale interno), 2oz+ (piani di alimentazione).
- Requisito: i processori EPYC generano forti transitori di corrente. I piani di alimentazione devono quindi sostenere oltre 300 A senza una caduta IR eccessiva.
Controllo d'impedenza:
- Obiettivo: coppie differenziali da 85 Ω o 100 Ω per PCIe, DDR5 e USB.
- Tolleranza: servono finestre strette, pari a ±5% o ±7%. Il ±10% standard è spesso troppo permissivo a 32 GT/s.
Retroforatura (foratura a profondità controllata):
- Obiettivo: moncone residuo < 10 mil (0,25 mm).
- Requisito: è essenziale sui via ad alta velocità per eliminare la parte di barilotto inutilizzata che si comporta come un'antenna e genera risonanze.
Finitura superficiale:
- Obiettivo: ENIG (Nichel Chimico Oro ad Immersione) o OSP (Preservante Organico di Saldabilità).
- Requisito: deve garantire una superficie perfettamente planare per il grande socket SP5 LGA e per i BGA a passo fine. HASL non è accettabile.
Tecnologia dei via:
- Obiettivo: Via passanti, ciechi e interrati.
- Requisito: la fabbrica deve gestire rapporti d'aspetto di 12:1 o superiori su schede spesse da 2,4 mm a 3,0 mm, necessarie per la rigidità meccanica.
Deformazione / incurvamento e torsione:
- Obiettivo: < 0,5% (IPC Classe 3 preferita).
- Requisito: parametro critico per il grande socket LGA. Una deformazione eccessiva porta a contatti aperti sui pin del processore.
Affidabilità termica:
- Obiettivo: Tg > 170°C, Td > 340°C.
- Requisito: il materiale deve reggere più cicli di rifusione, lato superiore, lato inferiore e rilavorazione, senza delaminarsi.
Pulizia:
- Obiettivo: Contaminazione ionica < 1,56 µg/cm² (equivalente NaCl).
- Requisito: serve a prevenire migrazione elettrochimica e crescita dendritica nei centri dati con alta tensione e umidità elevata.

Rischi di fabbricazione delle PCB per server EPYC (cause profonde e prevenzione)

Passare da un prototipo funzionante a un lotto di oltre 1.000 unità introduce molta più variabilità di processo. Di seguito trovi i rischi più tipici delle schede di classe EPYC e il modo per contenerli. 1. Crescita di filamenti anodici conduttivi (CAF)

Rischio: Cortocircuiti elettrici che si formano tra i via o le tracce lungo i fasci di fibre di vetro all'interno del materiale del PCB.
Perché succede: Alta densità di tensione nelle schede server combinata con umidità e cicli termici.
Rilevamento: Test di resistenza di isolamento ad alta tensione.
Prevenzione: Specificare materiali "resistenti al CAF" e garantire rapporti vetro-resina adeguati. Progettare con un adeguato spazio parete-parete tra i via.

2. Cratering del pad sotto il socket SP5

Rischio: Il pad di rame si separa dalla resina del PCB, interrompendo la connessione.
Perché succede: La massiccia forza di serraggio del dissipatore e del socket EPYC crea stress meccanici durante la manipolazione o le vibrazioni.
Rilevamento: Test di tintura e distacco (dye-and-pry) o sezionamento dopo test di shock meccanico.
Prevenzione: Utilizzare incollaggio agli angoli o riempimento sotto il componente sui BGA. Usare sistemi di resina con maggiore tenacità alla frattura e aggiungere raccordi a goccia alle giunzioni tra pad e traccia.

3. Perdita di integrità del segnale a causa dell'effetto di tessitura

Rischio: Le coppie differenziali ad alta velocità subiscono uno skew (disallineamento temporale) perché una traccia passa sopra i fasci di vetro e l'altra sopra la resina.
Perché succede: La costante di elettrica (Dk) del vetro differisce da quella della resina. A 32 GT/s, questa disuguaglianza è fatale per i margini di temporizzazione.
Rilevamento: TDR (Riflettometria nel Dominio del Tempo) che mostra variazioni di impedenza; collasso del diagramma a occhio.
Prevenzione: Utilizzare stili di vetro diffuso, per esempio 1067 o 1078, in cui le fibre sono appiattite. Ruotare il layout con un instradamento a zig-zag di 10 gradi rispetto all'intreccio.

4. Fatica dei fori metallizzati (PTH)

Rischio: Crepe nel barilotto dei via, che portano a circuiti aperti intermittenti.
Causa: I PCB spessi si espandono nell'asse Z durante i cicli termici. Se la placcatura in rame è troppo sottile o fragile, si spezza.
Rilevamento: Test di stress dell'interconnessione (IST).
Prevenzione: Specificare uno spessore minimo di placcatura in rame di 25 µm (1 mil) in media, senza alcuna lettura inferiore a 20 µm.

5. Errori di profondità della svasatura posteriore

Rischio: La foratura non è abbastanza profonda (lasciando un moncone) o va troppo in profondità (tagliando la connessione attiva).
Causa: Variazione dello spessore della scheda su tutto il pannello.
Rilevamento: Ispezione a raggi X dei fori svasati posteriormente; test TDR.
Prevenzione: Utilizzare macchine di foratura a profondità controllata che rilevano gli strati di rame. Definire una zona specifica "da tagliare" e "da non tagliare" nel disegno di fabbricazione.

6. Spostamenti di registrazione della maschera di saldatura

Rischio: La maschera di saldatura sale sui pad (saldatura scadente) o espone il rame adiacente (formazione di ponti).
Causa: Scalatura/ritiro del materiale durante la laminazione di pannelli di grandi dimensioni.
Rilevamento: Ispezione Ottica Automatica (AOI).
Prevenzione: Utilizzare l'imaging diretto laser (LDI) per l'applicazione della maschera di saldatura, che si adatta dinamicamente alle dimensioni effettive del pannello. 7. Discontinuità di impedenza alle transizioni di strato
Rischio: Riflessione del segnale quando una traccia si sposta da uno strato interno a uno strato esterno.
Perché succede: Cattiva progettazione dei via o mancanza di via di collegamento a massa.
Rilevamento: Test TDR.
Prevenzione: Simulare le transizioni dei via in risolutori di campo 3D. Posizionare i via di collegamento a massa vicino ai via di segnale per mantenere il percorso di ritorno.

8. Deformazione che impedisce l'assemblaggio SMT

Rischio: La scheda non resta sufficientemente planare e il socket SP5 o i grandi BGA possono sollevarsi durante la rifusione (difetti testa-su-cuscino).
Perché succede: Distribuzione sbilanciata del rame o profilo di polimerizzazione errato.
Rilevamento: Misurazione Shadow Moiré.
Prevenzione: Bilanciare la copertura del rame su tutti gli strati. Utilizzare un ciclo di laminazione "a basso stress". Utilizzare pallet durante l'assemblaggio se necessario.

Validazione e accettazione dei PCB per server EPYC (test e criteri di superamento)

Non affidarsi esclusivamente al Certificato di Conformità (CoC) del produttore. Implementare un piano di validazione che dimostri che la scheda può sopravvivere al ciclo di vita del server.

1. Analisi in microsezione (coupon)

Obiettivo: Verificare l'integrità della struttura interna.
Metodo: Coupon di qualità in sezione trasversale dal bordo del pannello.
Criteri: Nessuna delaminazione, nessun ritiro della resina, spessore della placcatura > 25µm, corretta registrazione degli strati.

2. Test di stress dell'interconnessione (IST)

Obiettivo: Test di vita accelerato per i via.
Metodo: Ciclo dei coupon tra temperatura ambiente e 150°C per oltre 500 cicli.
Criteri: Variazione di resistenza < 10%. Nessuna crepa nel barilotto.

3. Test di impedenza TDR

Obiettivo: Verificare le specifiche di integrità del segnale.
Metodo: Testare il 100% dei coupon di impedenza; controllare a campione le schede reali se il progetto lo consente.
Criteri: Tutte le coppie differenziali entro la tolleranza specificata (es. 85Ω ±5%).

4. Test di contaminazione ionica (ROSE)

Obiettivo: Garantire la pulizia della scheda.
Metodo: Test di resistività dell'estratto di solvente (ROSE).
Criteri: < 1,56 µg/cm² equivalente NaCl.

5. Test di saldabilità

Obiettivo: Assicurarsi che i pad accettino la saldatura durante l'assemblaggio.
Metodo: Test di immersione e osservazione / Test di bilanciamento della bagnabilità.
Criteri: > 95% di copertura del pad con saldatura fresca.

6. Stress termico (Flottazione in saldatura)

Obiettivo: Simulare la resistenza alla rifusione.
Metodo: Far galleggiare il campione in un bagno di saldatura a 288°C per 10 secondi (3x).
Criteri: Nessuna bolla, macchia o delaminazione.

7. Test ad alto potenziale (Hi-Pot)

Obiettivo: Verificare l'isolamento tra alimentazione e massa.
Metodo: Applicare alta tensione (es. 500V-1000V) tra le reti.
Criteri: Nessuna corrente di dispersione che superi il limite; nessun guasto.

8. Verifica dimensionale

Obiettivo: Garantire l'adattamento meccanico nel telaio (1U/2U/4U).
Metodo: CMM (Macchina di Misura a Coordinate).
Criteri: Dimensioni del contorno, posizioni dei fori e dimensioni delle fessure entro ±0,1 mm.

Lista di controllo per la qualificazione dei fornitori di PCB per server EPYC (RFQ, audit, tracciabilità)

Quando si valuta un fornitore di PCB per server EPYC, le capacità generiche non bastano. Utilizzate questa checklist per verificare una reale competenza sull’alta affidabilità. APTPCB raccomanda di usare questi criteri come base di confronto per ogni partner potenziale.

Gruppo 1: Input RFQ per PCB per server EPYC (Cosa dovete fornire)

File Gerber/ODB++: Sono completi di tutti gli strati di rame, foratura e maschera?
Disegno della struttura degli strati: Specifica i materiali dielettrici per nome (es. Megtron 6) e spessore?
Tabella di impedenza: Le linee target sono chiaramente identificate per strato e larghezza?
Tabella di foratura: I fori retroforati sono esplicitamente identificati con i requisiti di profondità?
Netlist: La netlist IPC-356 è inclusa per il confronto del test elettrico?
Panellizzazione: Binari e riferimenti (fiduciali) sono definiti per la vostra linea di assemblaggio?
Requisito di classe: La classe IPC 2 o la classe IPC 3 è chiaramente indicata?
Finitura superficiale: Lo spessore specifico ENIG/OSP è definito?

Gruppo 2: Prova di capacità per PCB per server EPYC (Chiedete al fornitore)

Numero di strati: Possono produrre più di 20 strati internamente senza esternalizzazione?
Rapporto d'aspetto: Possono placcare un via con un rapporto d'aspetto di 12:1 o 15:1 in modo affidabile?
Retroforatura: Dispongono di foratura automatizzata a profondità controllata con verifica a raggi X?
LDI: Utilizzano l'Imaging Diretto Laser (LDI) per la registrazione della maschera di saldatura?
Scorte di Materiale: Hanno in magazzino laminati ad alta velocità (Megtron/Tachyon) o li acquistano su richiesta? (influisce sui tempi di consegna).
Precisione dell'Impedenza: Possono garantire una tolleranza di ±5%?

Gruppo 3: Sistema Qualità & Tracciabilità

Certificazioni: Possiedono la certificazione ISO 9001 e UL per la specifica combinazione struttura/materiale?
AOI: L'ispezione ottica automatica (AOI) viene eseguita su ogni strato interno?
ET: Il test elettrico al 100% (Flying Probe o Bed of Nails) è obbligatorio?
Sezionamento: Eseguono microsezioni su ogni pannello di produzione?
Tracciabilità: Possono tracciare una scheda specifica fino al lotto di materia prima e al ciclo di pressatura di laminazione?
Età dell'Attrezzatura: L'attrezzatura di laminazione e foratura è sufficientemente moderna per lavori di alta precisione?

Gruppo 4: Controllo delle Modifiche & Consegna

Politica PCN: Accettano di fornire una notifica di modifica del prodotto (PCN) prima di modificare materiali o chimica?
Gestione EQ: Hanno ingegneri CAM anglofoni per risolvere rapidamente le richieste di ingegneria (EQ)?
Capacità: Hanno capacità di riserva per gestire la vostra crescita da 50 a 5.000 unità?
Imballaggio: Utilizzano imballaggi sigillati sottovuoto, sicuri ESD con schede indicatrici di umidità?
Supporto DFA: Possono fornire feedback sui rischi di assemblaggio (es. spaziatura dei componenti)?
Logistica: Hanno esperienza nella spedizione di schede con rame pesante senza danni?

Come scegliere una PCB per server EPYC (compromessi e regole decisionali)

L'ingegneria è l'arte del compromesso. Ecco come gestire i comuni compromessi nella progettazione di PCB per server EPYC.

1. Costo del materiale vs. Perdita di segnale

Compromesso: Il Megtron 7 è significativamente più costoso del FR4 High-Tg standard.
Guida: Se la vostra traccia PCIe Gen 5 più lunga è < 4 pollici, potreste cavarvela con un materiale a perdita media (come Isola 370HR) se simulate attentamente. Se le tracce superano i 5-6 pollici, scegliete Megtron 6/7. Il costo del materiale è inferiore al costo di un server non funzionante.

2. Densità vs. Numero di strati

Compromesso: L'uso di HDI (Microvias) riduce il numero di strati ma aumenta la complessità del processo e i costi.
Guida: Se siete vincolati dall'altezza Z (ad esempio, un server blade denso), scegliete HDI. Se avete spazio verticale (PCB per server 2U standard o PCB per server 4U), scegliete un numero maggiore di strati con fori passanti. È generalmente più robusto e più economico per volumi inferiori.

3. Retroforatura vs. Vias cieche

Compromesso: La retroforatura rimuove i monconi dai fori passanti; le vias cieche evitano completamente i monconi ma sono più difficili da laminare in sequenza.
Guida: Per le schede madri server standard, scegliete la retroforatura. È lo standard industriale per le schede EPYC ed è più conveniente rispetto ai cicli di laminazione sequenziale multipli richiesti per le vias cieche profonde.

4. Finitura superficiale OSP vs. ENIG

Compromesso: OSP è più piatto ed economico ma ha una durata di conservazione più breve. ENIG è robusto ma può soffrire di annerimento dei pad se mal gestito.
Guida: Per socket BGA grandi (SP5), scegli OSP se controlli strettamente la tempistica di assemblaggio. Offre la migliore coplanarità. Se le schede verranno conservate per mesi prima dell'assemblaggio, scegli ENIG.

5. Progettazione termica 1U vs 4U

Compromesso: I progetti di PCB per server 1U hanno un'elevata resistenza al flusso d'aria; i progetti di PCB per server 4U hanno ampio spazio.
Guida: In 1U, dai priorità agli strati interni in rame pesante per diffondere il calore lateralmente. In 4U, puoi fare più affidamento su dissipatori di calore e flusso d'aria, consentendo pesi di rame standard.

Domande frequenti sui PCB server EPYC (costo, tempi, file DFM, struttura degli strati, impedenza, Dk/Df)

D: Qual è la dimensione massima della scheda per un PCB di server EPYC? R: La maggior parte dei produttori può gestire fino a 24" x 30", ma i fattori di forma standard E-ATX o SSI EEB sono i più comuni. APTPCB può ospitare backplane di dimensioni maggiori se richiesto.

D: Ho davvero bisogno della retroforatura per PCIe Gen 4? R: Per Gen 4 è spesso raccomandata, ma in alcuni casi può restare opzionale a seconda della lunghezza della traccia. Per PCIe Gen 5, standard sulla serie EPYC 9004, la retroforatura è invece necessaria per ridurre la risonanza dei monconi.

D: Come si limita l’imbarcamento su una scheda così grande? R: Serve una struttura perfettamente simmetrica, con buon bilanciamento del rame e spessori dielettrici coerenti. Inoltre conviene controllare il contenuto di resina e usare supporti dedicati durante l’assemblaggio.

D: Posso usare FR4 standard sugli strati esterni e Megtron su quelli interni? R: Sì, è una struttura ibrida. Consente di ridurre il costo del materiale, ma richiede un controllo molto attento dei disallineamenti di CTE per evitare delaminazioni.

D: Quali sono i tempi di consegna tipici per queste schede? R: I prototipi richiedono di solito 10-15 giorni a causa dei passaggi complessi di laminazione e retroforatura. In produzione di volume, il riferimento più comune è 4-5 settimane.

D: Il socket SP5 richiede un rinforzo speciale del PCB? R: Sì. La piastra posteriore è standard, ma anche il PCB deve avere spessore sufficiente, in genere 2,4 mm o circa 93 mil, per sopportare la pressione di montaggio senza incurvarsi.

D: Quanti strati servono in genere per una scheda EPYC dual socket? R: Un progetto dual socket richiede di norma da 16 a 24 strati per instradare correttamente tutti i canali DDR5 e le linee PCIe.

D: Qual è il diametro minimo di foratura realistico su queste schede spesse? R: A causa dell’elevato rapporto d’aspetto, è preferibile restare sopra 0,25 mm (10 mil) con le forature meccaniche. Scendere a 0,2 mm (8 mil) è possibile, ma fa salire costo e rischio di vuoti di placcatura.

Risorse per PCB di server EPYC (pagine e strumenti correlati)

Soluzioni PCB per server e centri dati: Esplora le capacità specifiche per l'informatica ad alte prestazioni e l'infrastruttura di archiviazione.
Produzione di PCB ad alta velocità: Un'analisi approfondita dell'integrità del segnale, del controllo dell'impedenza e della selezione dei materiali per applicazioni ad alta frequenza.
Materiali PCB Megtron: Scopri perché Panasonic Megtron è lo standard di riferimento per i progetti PCIe Gen 5 e Gen 6.
Tecnologia PCB HDI: Scopri come le interconnessioni ad alta densità (HDI) consentono il routing di un numero massiccio di pin BGA negli ambienti server.
Fabbricazione di PCB per backplane: Esamina le tecniche specializzate utilizzate per schede spesse e con un elevato numero di strati che fungono da spina dorsale per i telai dei server.

Richiedi un preventivo per PCB per server EPYC (revisione DFM + prezzi)

Ottenere un preventivo accurato per un PCB per server EPYC richiede più delle semplici dimensioni. Per garantire che il tuo progetto sia producibile e ottimizzato in termini di costi, forniamo con ogni richiesta una revisione DFM gratuita orientata alla producibilità.

Cosa inviare per un preventivo preciso:

File Gerber (RS-274X) o ODB++: Il set di dati completo.
Schema della struttura degli strati: Inclusi i tipi di materiale (ad es. Megtron 7) e i requisiti di impedenza.
File di foratura: Con l’indicazione chiara delle posizioni di retroforatura.
Volume e tempi di consegna: Quantità prototipo vs. obiettivi di produzione.

Clicca qui per caricare i tuoi file e richiedere un preventivo ad APTPCB. Il nostro team tecnico esaminerà la struttura degli strati per individuare i rischi di integrità del segnale e ti fornirà un dettaglio costi completo entro 24 ore.

Conclusione: prossimi passi per i PCB server EPYC

La riuscita di un PCB server EPYC dipende dall’equilibrio tra integrità del segnale, scienza dei materiali e vincoli meccanici. Se definisci in modo rigoroso materiali e retroforatura, comprendi i rischi di scala come CAF e imbarcamento e validi con attenzione il fornitore, puoi costruire una base stabile per la tua infrastruttura ad alte prestazioni. Questa guida serve proprio a far sì che l’hardware acquistato sia all’altezza del potenziale del silicio che andrà a supportare.