PCB per Server EPYC

PCB per server EPYC: definizione, ambito e a chi è rivolta questa guida

Una PCB per server EPYC è la scheda a circuito stampato specializzata progettata per ospitare i processori della serie AMD EPYC™ (come Genoa, Bergamo o Turin). A differenza delle schede desktop standard o dei server entry-level, queste PCB devono supportare massicce capacità I/O, inclusi fino a 128 corsie PCIe, 12 canali di memoria DDR5 e reti di erogazione di potenza in grado di sostenere 300W a 400W+ TDP per socket. La complessità risiede nella gestione dell'integrità del segnale per PCIe Gen 5.0 (e la prossima Gen 6.0) mantenendo la stabilità termica su una vasta area superficiale.

Questa guida copre il processo end-to-end di approvvigionamento e validazione ingegneristica per queste schede ad alte prestazioni. Va oltre le note di fabbricazione di base per affrontare le sfide specifiche dell'ecosistema del socket SP5, degli stackup con un elevato numero di strati e della selezione di materiali a bassissima perdita. Ci concentriamo sulla fabbricazione fisica della scheda (scheda nuda) e sui vincoli critici di assemblaggio che influenzano la resa.

Questo playbook è scritto per ingegneri hardware, ingegneri di integrità del segnale (SI) e responsabili degli acquisti che stanno passando dal prototipo alla produzione pilota o di massa. Se sei responsabile dell'approvvigionamento di hardware affidabile per data center, cluster HPC o unità di edge computing, questa guida fornisce il quadro tecnico e commerciale per minimizzare i rischi.

Quando utilizzare una PCB per server EPYC (e quando un approccio standard è migliore)

Comprendere le specifiche esigenze architetturali della piattaforma AMD aiuta a determinare quando un processo di produzione specializzato ad alta velocità è strettamente necessario rispetto a quando un processo server standard è sufficiente.

Utilizzare un processo di produzione di PCB per server EPYC dedicato quando:

Virtualizzazione ad alto numero di core: Si stanno implementando sistemi dual-socket dove la comunicazione inter-socket (Infinity Fabric) richiede un'accurata corrispondenza di impedenza per prevenire la corruzione dei dati.
Carichi di lavoro AI e HPC: Si sta costruendo un PCB per server AI che integra più acceleratori GPU. La portata del segnale PCIe Gen 5.0 richiede materiali a bassissima perdita e backdrilling per minimizzare la riflessione del segnale.
Archiviazione ad alta densità: Il design utilizza tutte le 128 corsie PCIe per l'archiviazione NVMe, richiedendo interconnessioni ad alta densità (HDI) per estrarre i segnali dall'enorme socket SP5 LGA.
Estremi termici: Il telaio del server è un PCB per server 1U compatto dove il flusso d'aria è limitato, richiedendo strati di rame pesanti (2oz o 3oz) per una distribuzione efficiente dell'energia senza surriscaldamento.

Attenersi a un processo standard o di specifiche inferiori quando:

Architetture legacy: Si stanno utilizzando processori di vecchia generazione (es. Naples) dove le velocità PCIe Gen 3.0 non richiedono backdrilling avanzato o materiali esotici.
Nodi Edge a bassa potenza: Si sta progettando una scheda entry-level a socket singolo che non utilizza l'intera larghezza di banda della memoria o la capacità I/O.
Uso generale sensibile ai costi: Si sta confrontando con un PCB per server ARM di fascia bassa per l'hosting web di base, dove le velocità del segnale non spingono i limiti dei materiali FR-4.

Specifiche del PCB per server EPYC (materiali, stackup, tolleranze)

Per evitare che le richieste di ingegneria (EQ) blocchino la vostra produzione, è necessario definire parametri specifici che si allineino alle esigenze elettriche e meccaniche della piattaforma EPYC.

Conteggio strati e stackup:
- Obiettivo: da 12 a 26 strati.
- Requisito: Stackup simmetrico per prevenire la deformazione. Dedicare strati specifici per segnali ad alta velocità interposti tra piani di massa.
Materiale di base (Laminato):
- Obiettivo: Ultra-bassa perdita o Super bassa perdita.
- Specifiche: Panasonic Megtron 6, Megtron 7 o Isola Tachyon 100G. Il FR-4 standard è generalmente insufficiente per lunghezze di traccia PCIe Gen 5.0 superiori a 5-7 pollici.
Peso del rame:
- Obiettivo: 1oz (segnale interno), 2oz+ (piani di alimentazione).
- Requisito: I processori EPYC hanno transitori di corrente elevati. Assicurarsi che i piani di alimentazione possano gestire un'erogazione di 300A+ senza un'eccessiva caduta di tensione (caduta IR).
Controllo dell'impedenza:
- Obiettivo: Coppie differenziali da 85Ω o 100Ω (PCIe, DDR5, USB).
- Tolleranza: È richiesta una tolleranza stretta di ±5% o ±7%. La tolleranza standard di ±10% è spesso troppo lasca per la segnalazione a 32 GT/s.
Retroforatura (Foratura a profondità controllata):
- Obiettivo: Stub < 10 mil (0,25 mm).
Requisito: Essenziale per tutte le vie ad alta velocità per rimuovere la lunghezza del barilotto inutilizzata che agisce come un'antenna, causando risonanza del segnale.
Finitura superficiale:
- Obiettivo: ENIG (Nichel Chimico Oro ad Immersione) o OSP (Preservante Organico di Saldabilità).
- Requisito: Deve fornire una superficie perfettamente piatta per il massiccio socket LGA SP5 e i componenti BGA a passo fine. HASL non è accettabile.
Tecnologia dei via:
- Obiettivo: Via passanti, ciechi e interrati.
- Requisito: Capacità di rapporto d'aspetto di 12:1 o superiore per ospitare schede spesse (2,4 mm - 3,0 mm) necessarie per la rigidità.
Deformazione / Incurvamento e Torsione:
- Obiettivo: < 0,5% (IPC Classe 3 preferita).
- Requisito: Critico per il grande socket LGA. Una deformazione eccessiva porta a connessioni aperte sui pin del processore.
Affidabilità termica:
- Obiettivo: Tg > 170°C, Td > 340°C.
- Requisito: Il materiale deve resistere a più cicli di reflow (lato superiore, lato inferiore, rilavorazione) senza delaminazione.
Pulizia:
- Obiettivo: Contaminazione ionica < 1,56 µg/cm² (equivalente NaCl).
- Requisito: Previene la migrazione elettrochimica (crescita dendritica) in ambienti di data center ad alta tensione e alta umidità.

Rischi di fabbricazione dei PCB per server EPYC (cause profonde e prevenzione)

Il passaggio da un prototipo funzionale a un lotto di oltre 1.000 unità introduce variabilità. Ecco i rischi specifici per le schede di classe EPYC e come mitigarli. 1. Crescita di filamenti anodici conduttivi (CAF)

Rischio: Cortocircuiti elettrici che si formano tra i via o le tracce lungo i fasci di fibre di vetro all'interno del materiale del PCB.
Perché succede: Alta densità di tensione nelle schede server combinata con umidità e cicli termici.
Rilevamento: Test di resistenza di isolamento ad alta tensione.
Prevenzione: Specificare materiali "resistenti al CAF" e garantire rapporti vetro-resina adeguati. Progettare con un adeguato spazio parete-parete tra i via.

2. Cratering del pad sotto il socket SP5

Rischio: Il pad di rame si separa dalla resina del PCB, interrompendo la connessione.
Perché succede: La massiccia forza di serraggio del dissipatore e del socket EPYC crea stress meccanici durante la manipolazione o le vibrazioni.
Rilevamento: Test di tintura e distacco (dye-and-pry) o sezionamento dopo test di shock meccanico.
Prevenzione: Utilizzare "corner bonding" o underfill sui BGA. Utilizzare sistemi di resina con maggiore tenacità alla frattura. Aggiungere "teardrops" alle giunzioni pad-traccia.

3. Perdita di integrità del segnale a causa dell'effetto di tessitura

Rischio: Le coppie differenziali ad alta velocità subiscono uno skew (disallineamento temporale) perché una traccia passa sopra i fasci di vetro e l'altra sopra la resina.
Perché succede: La costante di elettrica (Dk) del vetro differisce da quella della resina. A 32 GT/s, questa disuguaglianza è fatale per i margini di temporizzazione.
Rilevamento: TDR (Riflettometria nel Dominio del Tempo) che mostra variazioni di impedenza; collasso del diagramma a occhio.
Prevenzione: Utilizzare stili "spread glass" (ad es. 1067, 1078) dove le fibre sono appiattite. Ruotare il layout (routing a zig-zag) di 10 gradi rispetto all'intreccio.

4. Fatica dei fori metallizzati (PTH)

Rischio: Crepe nel barilotto dei via, che portano a circuiti aperti intermittenti.
Causa: I PCB spessi si espandono nell'asse Z durante i cicli termici. Se la placcatura in rame è troppo sottile o fragile, si spezza.
Rilevamento: Test di stress dell'interconnessione (IST).
Prevenzione: Specificare uno spessore minimo di placcatura in rame di 25 µm (1 mil) in media, senza alcuna lettura inferiore a 20 µm.

5. Errori di profondità della svasatura posteriore

Rischio: La foratura non è abbastanza profonda (lasciando un moncone) o va troppo in profondità (tagliando la connessione attiva).
Causa: Variazione dello spessore della scheda su tutto il pannello.
Rilevamento: Ispezione a raggi X dei fori svasati posteriormente; test TDR.
Prevenzione: Utilizzare macchine di foratura a profondità controllata che rilevano gli strati di rame. Definire una zona specifica "da tagliare" e "da non tagliare" nel disegno di fabbricazione.

6. Spostamenti di registrazione della maschera di saldatura

Rischio: La maschera di saldatura sale sui pad (saldatura scadente) o espone il rame adiacente (formazione di ponti).
Causa: Scalatura/ritiro del materiale durante la laminazione di pannelli di grandi dimensioni.
Rilevamento: Ispezione Ottica Automatica (AOI).
Prevenzione: Utilizzare l'imaging diretto laser (LDI) per l'applicazione della maschera di saldatura, che si adatta dinamicamente alle dimensioni effettive del pannello. 7. Discontinuità di impedenza alle transizioni di strato
Rischio: Riflessione del segnale quando una traccia si sposta da uno strato interno a uno strato esterno.
Perché succede: Cattiva progettazione dei via o mancanza di via di collegamento a massa.
Rilevamento: Test TDR.
Prevenzione: Simulare le transizioni dei via in risolutori di campo 3D. Posizionare i via di collegamento a massa vicino ai via di segnale per mantenere il percorso di ritorno.

8. Deformazione che impedisce l'assemblaggio SMT

Rischio: La scheda non è piatta, causando il sollevamento del socket SP5 o di grandi BGA durante la rifusione (difetti "Head-in-Pillow").
Perché succede: Distribuzione sbilanciata del rame o profilo di polimerizzazione errato.
Rilevamento: Misurazione Shadow Moiré.
Prevenzione: Bilanciare la copertura del rame su tutti gli strati. Utilizzare un ciclo di laminazione "a basso stress". Utilizzare pallet durante l'assemblaggio se necessario.

Validazione e accettazione dei PCB per server EPYC (test e criteri di superamento)

Non affidarsi esclusivamente al Certificato di Conformità (CoC) del produttore. Implementare un piano di validazione che dimostri che la scheda può sopravvivere al ciclo di vita del server.

1. Analisi in microsezione (coupon)

Obiettivo: Verificare l'integrità della struttura interna.
Metodo: Coupon di qualità in sezione trasversale dal bordo del pannello.
Criteri: Nessuna delaminazione, nessun ritiro della resina, spessore della placcatura > 25µm, corretta registrazione degli strati.

2. Test di stress dell'interconnessione (IST)

Obiettivo: Test di vita accelerato per i via.
Metodo: Ciclo dei coupon tra temperatura ambiente e 150°C per oltre 500 cicli.
Criteri: Variazione di resistenza < 10%. Nessuna crepa nel barilotto.

3. Test di impedenza TDR

Obiettivo: Verificare le specifiche di integrità del segnale.
Metodo: Testare il 100% dei coupon di impedenza; controllare a campione le schede reali se il design lo consente.
Criteri: Tutte le coppie differenziali entro la tolleranza specificata (es. 85Ω ±5%).

4. Test di contaminazione ionica (ROSE)

Obiettivo: Garantire la pulizia della scheda.
Metodo: Test di resistività dell'estratto di solvente (ROSE).
Criteri: < 1,56 µg/cm² equivalente NaCl.

5. Test di saldabilità

Obiettivo: Assicurarsi che i pad accettino la saldatura durante l'assemblaggio.
Metodo: Test di immersione e osservazione / Test di bilanciamento della bagnabilità.
Criteri: > 95% di copertura del pad con saldatura fresca.

6. Stress termico (Flottazione in saldatura)

Obiettivo: Simulare la sopravvivenza al reflow.
Metodo: Far galleggiare il campione in un bagno di saldatura a 288°C per 10 secondi (3x).
Criteri: Nessuna bolla, macchia o delaminazione.

7. Test ad alto potenziale (Hi-Pot)

Obiettivo: Verificare l'isolamento tra alimentazione e massa.
Metodo: Applicare alta tensione (es. 500V-1000V) tra le reti.
Criteri: Nessuna corrente di dispersione che superi il limite; nessun guasto.

8. Verifica dimensionale

Obiettivo: Garantire l'adattamento meccanico nel telaio (1U/2U/4U).
Metodo: CMM (Macchina di Misura a Coordinate).
Criteri: Dimensioni del contorno, posizioni dei fori e dimensioni delle fessure entro ±0,1 mm.

Lista di controllo per la qualificazione dei fornitori di PCB per server EPYC (RFQ, audit, tracciabilità)

Quando si valuta un fornitore di PCB per server EPYC, le capacità generali non sono sufficienti. Utilizzate questa checklist per filtrare la competenza in alta affidabilità. APTPCB (APTPCB PCB Factory) raccomanda di utilizzare questi criteri specifici per confrontare qualsiasi potenziale partner.

Gruppo 1: Input RFQ per PCB per server EPYC (Cosa dovete fornire)

File Gerber/ODB++: Sono completi di tutti gli strati di rame, foratura e maschera?
Disegno dello stackup: Specifica i materiali dielettrici per nome (es. Megtron 6) e spessore?
Tabella di impedenza: Le linee target sono chiaramente identificate per strato e larghezza?
Tabella di foratura: I fori retroforati sono esplicitamente identificati con i requisiti di profondità?
Netlist: La netlist IPC-356 è inclusa per il confronto del test elettrico?
Panellizzazione: Binari e riferimenti (fiduciali) sono definiti per la vostra linea di assemblaggio?
Requisito di classe: La classe IPC 2 o la classe IPC 3 è chiaramente indicata?
Finitura superficiale: Lo spessore specifico ENIG/OSP è definito?

Gruppo 2: Prova di capacità per PCB per server EPYC (Chiedete al fornitore)

Numero di strati: Possono produrre più di 20 strati internamente senza esternalizzazione?
Rapporto d'aspetto: Possono placcare un via con un rapporto d'aspetto di 12:1 o 15:1 in modo affidabile?
Retroforatura: Dispongono di foratura automatizzata a profondità controllata con verifica a raggi X?
LDI: Utilizzano l'Imaging Diretto Laser (LDI) per la registrazione della maschera di saldatura?
Scorte di Materiale: Hanno in magazzino laminati ad alta velocità (Megtron/Tachyon) o li acquistano su richiesta? (influisce sui tempi di consegna).
Precisione dell'Impedenza: Possono garantire una tolleranza di ±5%?

Gruppo 3: Sistema Qualità & Tracciabilità

Certificazioni: Possiedono la certificazione ISO 9001 e UL per la specifica combinazione stackup/materiale?
AOI: L'ispezione ottica automatica (AOI) viene eseguita su ogni strato interno?
ET: Il test elettrico al 100% (Flying Probe o Bed of Nails) è obbligatorio?
Sezionamento: Eseguono microsezioni su ogni pannello di produzione?
Tracciabilità: Possono tracciare una scheda specifica fino al lotto di materia prima e al ciclo di pressatura di laminazione?
Età dell'Attrezzatura: L'attrezzatura di laminazione e foratura è sufficientemente moderna per lavori di alta precisione?

Gruppo 4: Controllo delle Modifiche & Consegna

Politica PCN: Accettano di fornire una notifica di modifica del prodotto (PCN) prima di modificare materiali o chimica?
Gestione EQ: Hanno ingegneri CAM anglofoni per risolvere rapidamente le richieste di ingegneria (EQ)?
Capacità: Hanno capacità di riserva per gestire la vostra crescita da 50 a 5.000 unità?
Imballaggio: Utilizzano imballaggi sigillati sottovuoto, sicuri ESD con schede indicatrici di umidità?
Supporto DFA: Possono fornire feedback sui rischi di assemblaggio (es. spaziatura dei componenti)?
Logistica: Hanno esperienza nella spedizione di schede con rame pesante senza danni?

Come scegliere una PCB per server EPYC (compromessi e regole decisionali)

L'ingegneria è l'arte del compromesso. Ecco come gestire i comuni compromessi nella progettazione di PCB per server EPYC.

1. Costo del materiale vs. Perdita di segnale

Compromesso: Il Megtron 7 è significativamente più costoso del FR4 High-Tg standard.
Guida: Se la vostra traccia PCIe Gen 5 più lunga è < 4 pollici, potreste cavarvela con un materiale a perdita media (come Isola 370HR) se simulate attentamente. Se le tracce superano i 5-6 pollici, scegliete Megtron 6/7. Il costo del materiale è inferiore al costo di un server non funzionante.

2. Densità vs. Numero di strati

Compromesso: L'uso di HDI (Microvias) riduce il numero di strati ma aumenta la complessità del processo e i costi.
Guida: Se siete vincolati dall'altezza Z (ad esempio, un server blade denso), scegliete HDI. Se avete spazio verticale (PCB per server 2U standard o PCB per server 4U), scegliete un numero maggiore di strati con fori passanti. È generalmente più robusto e più economico per volumi inferiori.

3. Retroforatura vs. Vias cieche

Compromesso: La retroforatura rimuove i monconi dai fori passanti; le vias cieche evitano completamente i monconi ma sono più difficili da laminare in sequenza.
Guida: Per le schede madri server standard, scegliete la retroforatura. È lo standard industriale per le schede EPYC ed è più conveniente rispetto ai cicli di laminazione sequenziale multipli richiesti per le vias cieche profonde.

4. Finitura superficiale OSP vs. ENIG

Compromesso: OSP è più piatto ed economico ma ha una durata di conservazione più breve. ENIG è robusto ma può soffrire di "Black Pad" se mal elaborato.
Guida: Per socket BGA grandi (SP5), scegli OSP se controlli strettamente la tempistica di assemblaggio. Offre la migliore coplanarità. Se le schede verranno conservate per mesi prima dell'assemblaggio, scegli ENIG.

5. Progettazione termica 1U vs 4U

Compromesso: I design di PCB per server 1U hanno un'elevata resistenza al flusso d'aria; i design di PCB per server 4U hanno ampio spazio.
Guida: In 1U, dai priorità agli strati interni in rame pesante per diffondere il calore lateralmente. In 4U, puoi fare più affidamento su dissipatori di calore e flusso d'aria, consentendo pesi di rame standard.

FAQ PCB server EPYC (La costante di elettrica (DK)/Df)

D: Qual è la dimensione massima della scheda per un PCB di server EPYC? R: La maggior parte dei produttori può gestire fino a 24" x 30", ma i fattori di forma standard E-ATX o SSI EEB sono i più comuni. APTPCB può ospitare backplane di dimensioni maggiori se richiesto.

D: Ho davvero bisogno di backdrilling per PCIe Gen 4? R: Per Gen 4, è raccomandato ma a volte opzionale a seconda della lunghezza della traccia. Per PCIe Gen 5 (standard sulla serie EPYC 9004), il backdrilling è obbligatorio per ridurre la risonanza dello stub.

D: Come prevengo la deformazione su una scheda così grande? R: Utilizzare uno stackup strettamente simmetrico (bilanciamento del rame e spessore dielettrico). Assicurarsi che il contenuto di resina sia uniforme. Durante l'assemblaggio, utilizzare un dispositivo/pallet per supportare la scheda. Q: Posso usare FR4 standard per gli strati esterni e Megtron per gli strati interni? A: Sì, questo è chiamato "stackup ibrido". Permette di risparmiare sui costi. Tuttavia, richiede un'attenta gestione delle discrepanze del CTE (Coefficiente di Dilatazione Termica) per prevenire la delaminazione.

Q: Qual è il tempo di consegna tipico per queste schede? A: I prototipi richiedono tipicamente 10-15 giorni a causa dei complessi passaggi di laminazione e retro-foratura. La produzione in volume è solitamente di 4-5 settimane.

Q: Il socket SP5 richiede un rinforzo speciale del PCB? A: Sì. Viene sempre utilizzata una piastra posteriore, ma il PCB stesso necessita di uno spessore sufficiente (solitamente 2,4 mm o circa 93 mil) per gestire la pressione di montaggio senza incurvarsi.

Q: Quanti strati sono tipici per una scheda EPYC a doppio socket? A: Un design a doppio socket richiede tipicamente da 16 a 24 strati per instradare con successo tutti i canali DDR5 e le corsie PCIe.

Q: Qual è la dimensione minima del foro per queste schede spesse? A: A causa dell'elevato rapporto d'aspetto (spessore della scheda rispetto al diametro del foro), cercare di mantenere i fori meccanici sopra 0,25 mm (10 mil) se possibile. 0,2 mm (8 mil) è possibile ma aumenta i costi e il rischio di vuoti di placcatura.

Risorse per PCB di server EPYC (pagine e strumenti correlati)

Soluzioni PCB per server e data center: Esplora le capacità specifiche per l'informatica ad alte prestazioni e l'infrastruttura di archiviazione.
Produzione di PCB ad alta velocità: Un'analisi approfondita dell'integrità del segnale, del controllo dell'impedenza e della selezione dei materiali per applicazioni ad alta frequenza.
Materiali PCB Megtron: Scopri perché Panasonic Megtron è lo standard di riferimento per i design PCIe Gen 5 e Gen 6.
Tecnologia PCB HDI: Scopri come le interconnessioni ad alta densità (HDI) consentono il routing di un numero massiccio di pin BGA negli ambienti server.
Fabbricazione di PCB per backplane: Esamina le tecniche specializzate utilizzate per schede spesse e con un elevato numero di strati che fungono da spina dorsale per i telai dei server.

Richiedi un preventivo per PCB per server EPYC (revisione DFM + prezzi)

Ottenere un preventivo accurato per un PCB per server EPYC richiede più delle semplici dimensioni. Per garantire che il tuo design sia producibile e ottimizzato in termini di costi, forniamo una revisione DFM (Design for Manufacturability) gratuita con ogni richiesta.

Cosa inviare per un preventivo preciso:

File Gerber (RS-274X) o ODB++: Il set di dati completo.
Diagramma di stackup: Inclusi i tipi di materiale (ad es. Megtron 7) e i requisiti di impedenza.
File di foratura: Indicando chiaramente le posizioni di backdrill.
Volume e tempi di consegna: Quantità prototipo vs. obiettivi di produzione.

Clicca qui per caricare i tuoi file e ottenere un preventivo da APTPCB. Il nostro team di ingegneri esaminerà il tuo stackup per rischi di integrità del segnale e fornirà una ripartizione dettagliata dei costi entro 24 ore.

Conclusione: Prossimi passi per i PCB di server EPYC

Il successo nel dispiegamento di un PCB di server EPYC richiede la navigazione in un complesso panorama di fisica dell'integrità del segnale, scienza dei materiali e vincoli meccanici. Definendo specifiche rigorose per i materiali e il backdrilling, comprendendo i rischi di scalabilità come CAF e deformazione, e validando rigorosamente il tuo fornitore, puoi assicurare una base stabile per la tua infrastruttura ad alte prestazioni. Questo playbook serve come tua roadmap per garantire che l'hardware che acquisti corrisponda all'incredibile potenziale del silicio che supporta.