Il PCB di un caricabatterie per veicoli elettrici (EV Charger PCB) deve essere revisionato come una scheda ad alta tensione partizionata, non come un'unica scheda di potenza piatta, poiché il suo rischio maggiore risiede al confine tra il lato rete e il lato logico a bassa tensione.
La prima domanda a livello di scheda è se la barriera di isolamento tra la zona rete AC (AC mains zone) e la zona di controllo SELV (SELV control zone) rimanga fisicamente intatta attraverso layout, solder mask, rivestimento (coating) e contaminazione sul campo.
Una scheda può superare un controllo a banco a secco (dry bench check), mentre il vero fattore di guasto è il tracciamento superficiale (surface tracking) e la dispersione (leakage) attraverso un gap di isolamento compromesso che conduce solo in presenza di umidità e polvere.
L'ingresso AC, il PFC, la barriera di isolamento e il controllo o le comunicazioni portano ciascuno un onere diverso, e trattarli come un'unica zona è ciò che fa fallire il partizionamento (partition).
Mantieni la revisione al confine della scheda. Non rivendica la conformità del caricabatterie (charger compliance), una prova esatta della spaziatura di sicurezza o risultati prestazionali fissi.

Risposta Rapida Un PCB per caricabatterie EV (EV charger PCB) si analizza al meglio come una scheda che deve separare l'energia pericolosa lato rete dai circuiti a bassa tensione (SELV) toccabili, mantenendo reale tale separazione dopo la produzione e durante il servizio all'aperto. La domanda pratica al momento del rilascio non è solo Il convertitore commuta?. È La barriera di isolamento tra la partizione ad alta tensione e il lato SELV resiste dopo l'applicazione del layout, della maschera, del rivestimento e in presenza di contaminazione? Il contesto applicativo inizia in Power & Energy PCB.

Sommario

Cosa deve fare bene un PCB per caricabatterie EV
Errori comuni nella partizione ad alta tensione
Perché quegli errori emergono come guasti sul campo
Cosa congelare prima della produzione (build)
FAQ
Riferimenti pubblici
Informazioni sull'autore e sulla revisione

Cosa deve fare bene un PCB per caricabatterie EV

Inizia con la partizione (partition), non con un'etichetta topologica. Una scheda EVSE è un insieme di zone accoppiate, e ciascuna zona definisce una diversa priorità di revisione. La barriera tra esse è dove si concentra la maggior parte del rischio a livello di scheda.

Regione	Cosa deve fare bene la scheda	Rischio primario a livello di scheda
Ingresso AC (AC input)	Dispositivi di inrush, fusione e protezione contro le sovratensioni atterrano con zone di esclusione (keep-outs) definite e un ritorno pulito; i riferimenti di fase, neutro e terra protettiva (protective-earth) restano distinti	Uno stadio di ingresso affollato accoppia l'energia di sovratensione o la corrente di terra nel rame del segnale vicino
PFC	Rame per correnti elevate, nodo di commutazione (switching node) e capacità bulk sono posizionati in modo che il loop ad alto di/dt rimanga stretto e lontano dalla barriera	Un'area del loop allentata irradia e spinge il rumore di commutazione (switching noise) verso il gap di isolamento e la zona di controllo
Barriera di isolamento (Isolation barrier)	La distanza di creepage (linea di fuga) e clearance (distanza in aria) attraverso il gap rete-SELV è stabilita dallo standard applicabile e rimane fisicamente ininterrotta da tracce, vie, maschere o riempimenti	Qualsiasi difetto del rame, della contaminazione o del rivestimento attraverso il gap diventa un percorso di tracciamento (tracking) e dispersione
Controllo / Comunicazioni	La logica a bassa tensione, il sensing e il routing delle comunicazioni sono riferiti al lato SELV e schermati dal rumore di commutazione	Il rame del sensing o delle comunicazioni che si disperde verso la barriera vanifica la separazione da cui dipende

I valori di distanza che definiscono la barriera sono regolati dallo standard dell'apparecchiatura (equipment standard) per la costruzione (ad esempio IEC 61851 per il sistema di ricarica e IEC 62368 o lo standard di sicurezza rilevante per l'elettronica), dal grado di inquinamento (pollution degree) dell'installazione e dalla tensione di lavoro (working voltage). Tratta le cifre esatte come input di progettazione confermati per progetto, non come un numero fisso copiato da un'altra scheda. Per la pianificazione della costruzione e dei layer, la pagina di supporto più vicina è PCB Stack-Up, e per il contesto più ampio della potenza automobilistica vedi Automotive Electronics PCB.

Errori comuni nella partizione ad alta tensione

La maggior parte dei guasti all'isolamento non è esotica. Derivano dal trattare la barriera come un dettaglio di sbroglio (routing) invece che come una caratteristica strutturale della scheda.

1. Affidarsi al solder mask come isolante

Il solder mask è un rivestimento, non un dielettrico classificato per attraversare un gap ad alta tensione. I progetti che instradano una traccia sotto la maschera attraverso la barriera, o che restringono il gap in aria (air gap) perché "la maschera lo copre", si appoggiano a uno strato che gli standard di sicurezza non riconoscono per quella distanza. La barriera dovrebbe essere mantenuta nella geometria del rame e, dove necessario, nelle caratteristiche fisiche della scheda, non nella maschera.

2. Progettare per la clearance ma ignorare il creepage

La clearance è la distanza attraverso l'aria; il creepage (linea di fuga) è la distanza lungo la superficie. Una scheda può soddisfare il gap in aria e fallire lo stesso perché il percorso superficiale tra due conduttori è troppo corto per il materiale e il livello di contaminazione. Su un caricabatterie da esterno il percorso superficiale è quello che si degrada, quindi di solito è quello che governa.

3. Scegliere il grado di inquinamento (pollution degree) sbagliato

Progettare le distanze della barriera per un ambiente interno pulito quando l'unità vive all'aperto, dietro un involucro ventilato, nella polvere e nella condensa, sottodimensiona il percorso superficiale. Il grado di inquinamento è un input di layout che modifica il creepage richiesto; sbagliarlo significa un silenzioso sottodimensionamento dell'intera barriera.

4. Ignorare la resistenza al tracking del materiale

La resistenza del laminato della scheda al tracciamento superficiale (surface tracking), caratterizzata dalla sua classe di Comparative Tracking Index (CTI) secondo la IEC 60112, stabilisce quanto corto possa essere il percorso di creepage. L'utilizzo di un materiale a basso CTI a un'alta tensione di lavoro forza un percorso superficiale più lungo di quello per cui il layout è stato disegnato, o accetta un rischio di tracking che il progettista non aveva previsto.

5. Colmare la barriera con fill o stitching

Piani di rame (Copper pour), riempimenti di terra, raggi di dissipazione termica (thermal-relief spokes) o via stitching (vie di cucitura) che si estendono attraverso il gap di isolamento lo accorciano silenziosamente. Il gap deve essere rispettato su ogni layer, non solo su quello superiore, e l'applicazione delle zone di esclusione (keep-out enforcement) sui riempimenti dei layer interni è una mancanza frequente.

6. Lasciare la barriera non sigillata contro la contaminazione

Laddove il conformal coating o il potting rappresentano la strategia per sopravvivere a un grado di inquinamento esterno, un bordo non rivestito, una fessura (slot) non riempita o una regione del connettore mascherata (masked-off) diventano il punto debole. Un piano di rivestimento parziale lascia spesso esattamente il ponte che il resto del progetto stava cercando di prevenire.

Perché quegli errori emergono come guasti sul campo (field failures)

Il motivo per cui questi errori sono pericolosi è che la scheda può sembrare corretta su un banco asciutto e portare comunque in sé un guasto latente attraverso la barriera.

Una catena di guasti a livello di scheda comune si sviluppa in questo modo:

la barriera di isolamento è in qualche modo compromessa: una traccia instradata troppo vicina, una maschera a cui ci si affida attraverso il gap, un riempimento del layer interno che si protende o un bordo di rivestimento lasciato aperto
sul campo l'unità vede l'umidità, la condensa e la polvere conduttiva depositarsi sulla superficie attraverso il gap rete-SELV
una corrente di dispersione superficiale (surface leakage current) inizia a scorrere lungo quel percorso contaminato, e cicli ripetuti di umido-asciutto iniziano a carbonizzare la superficie trasformandola in una traccia conduttiva (conductive track)
il tracciamento superficiale (surface tracking) abbassa nel tempo l'isolamento effettivo attraverso la barriera
il gap degradato alla fine raggiunge la rottura dielettrica (dielectric breakdown) o innalza la corrente di contatto (touch current) sul lato SELV oltre a quanto ipotizzato dal progetto

Il punto importante è ciò che non si manifesta in anticipo. Un controllo di isolamento (high-potential) o continuità a temperatura ambiente, a secco, può passare quando la barriera è già marginale, perché il percorso di dispersione conduce solo in presenza di contaminazione e umidità. Il difetto è ambientale e cumulativo, quindi emerge come un reso dal campo (field return) settimane o mesi dopo una produzione che "è passata", non come un fallimento al banco durante la validazione. Ecco perché la barriera di isolamento deve essere rivista come una caratteristica strutturale con un margine per l'ambiente di installazione (installation environment), piuttosto che confermata da un singolo test elettrico a secco.

Lo stress termico (Thermal stress) corre parallelamente a questo. Il calore proveniente dal PFC e dagli stadi di conversione guida l'espansione, e i percorsi in rame pesante, ad alta corrente, necessitano di una propria gestione termica attraverso opzioni come la costruzione Heavy Copper PCB e uno stackup High Thermal PCB. Ma per la scheda del caricabatterie EV la domanda di rilascio (release question) primaria rimane sulla barriera: il calore è un fattore di stress contribuente, mentre il guasto che fa male è il percorso di dispersione e tracking attraverso una separazione che il controllo a banco non ha potuto vedere.

Cosa congelare prima della produzione (build)

Utilizza una revisione a fasi (staged review) e blocca le decisioni che definiscono la barriera prima del rilascio, piuttosto che scoprirle su un reso dal campo (field return).

Decisione da congelare	Cosa confermare	Perché è un problema di rilascio
Distanze della barriera	Il creepage e la clearance attraverso il gap rete-SELV sono impostati in base allo standard applicabile, alla tensione di lavoro e al grado di inquinamento dell'installazione e confermati su ogni layer	La barriera è la caratteristica di sicurezza; un gap non verificato è un prodotto non verificato
Classe di tracking del materiale	La classe CTI (CTI class) del laminato corrisponde alla tensione di lavoro e al percorso superficiale effettivamente disegnato	Materiale e geometria devono concordare, o il layout risulta sottodimensionato per il proprio materiale
Strategia di isolamento	La separazione risiede nella geometria del rame e nelle caratteristiche fisiche, non nel solder mask, con i riempimenti dei layer interni e le vie (stitching) tenuti lontani dal gap	Fare affidamento sulla maschera o lasciare che il riempimento colmi il gap rimuove il margine da cui dipende il design
Piano di rivestimento e sigillatura	La copertura in conformal coating o potting attraverso la barriera è definita, senza bordi non sigillati, slot o regioni mascherate lasciate come ponte	Una sigillatura parziale reintroduce esattamente il percorso di contaminazione che la barriera doveva bloccare
Partizione di protezione dell'ingresso AC	Le referenze di surge, fusione e terra sono partizionate con zone di esclusione (keep-outs) definite dal segnale e dalla barriera	L'accoppiamento dello stadio di ingresso è un percorso separato che può vanificare una partizione altrimenti pulita
Confine di validazione (Validation boundary)	La pianificazione dei test include il comportamento di isolamento a umido o rilevante per l'umidità, non solo un passaggio di continuità a secco	Un controllo puramente a secco (dry-only check) è ciò che lascia spedire una barriera compromessa

Se il pacchetto di rilascio necessita ancora di pulizia dello stackup o di allineamento delle note di produzione (manufacturing-note), la risorsa associata è DFM Guidelines. Per il linguaggio di ispezione e validazione a livello di scheda vedi Testing & Quality, e per la pianificazione dei test funzionali (functional-test) attorno alla scheda assemblata vedi FCT Test.

Quando le decisioni sulla partizione e sulla barriera di cui sopra sono stabilite e desideri una revisione di produzione del pacchetto, il team di ingegneri può prenderlo in carico dalla pagina preventivi (quote page).

FAQ

Un articolo sul PCB per caricabatterie EV dimostra la conformità della sicurezza del caricabatterie?

No. Un articolo a livello di scheda può spiegare come rivedere la barriera di isolamento, la partizione dell'ingresso AC e la strategia di creepage (creepage strategy), ma non dimostra la conformità del sistema di ricarica (charging-system compliance), l'accettazione dell'isolamento o la qualificazione del programma. Questi sono confermati rispetto agli standard applicabili per la specifica costruzione.

Qual è la differenza tra creepage e clearance su questa scheda?

La clearance è la distanza più breve attraverso l'aria tra due conduttori e il creepage (linea di fuga) è la distanza più breve lungo la superficie isolante. Su un caricabatterie EV da esterno il percorso superficiale si degrada con la contaminazione, quindi il creepage governa di solito la barriera anche quando il gap d'aria sembra adeguato.

Perché una scheda supera un test a banco (bench test) e poi si guasta sul campo?

Perché il meccanismo di guasto della barriera di isolamento è ambientale. Un controllo a secco a temperatura ambiente può passare, mentre un gap marginale inizia a disperdere solo una volta che l'umidità e la polvere conduttiva si depositano attraverso la superficie, così il percorso di tracking (tracking path) si sviluppa in servizio piuttosto che al banco.

È possibile utilizzare il solder mask per isolare il gap ad alta tensione?

Non come una barriera classificata. Il solder mask è un rivestimento a cui gli standard di sicurezza generalmente non attribuiscono valore come isolamento attraverso una separazione ad alta tensione. La barriera dovrebbe essere mantenuta nella geometria del rame e nelle caratteristiche fisiche della scheda, con il rivestimento utilizzato per la sigillatura ambientale piuttosto che come gap primario.

Come influisce la scelta del materiale sulla barriera di isolamento?

La resistenza al tracking del laminato, caratterizzata dalla sua classe CTI (CTI class), definisce quanto corto possa essere il percorso di creepage superficiale a una determinata tensione di lavoro. Un materiale a basso CTI ad alta tensione impone un percorso superficiale più lungo, quindi materiale e geometria della barriera devono essere scelti insieme.

Quale pacchetto aiuta un produttore a revisionare la partizione prima della produzione (build)?

Gli input più utili sono i dati di fabbricazione con gli intenti per lo stackup, un posizionamento che renda l'ingresso AC, il PFC, la barriera e le zone di controllo facili da leggere, il contesto BOM per la protezione e le parti ad alta tensione, il grado di inquinamento e la tensione di lavoro (working voltage) previsti e il piano di rivestimento (coating) o resinatura (potting) attraverso la barriera.

Riferimenti pubblici

Power & Energy PCB Contesto della pagina applicativa sull'ambito di produzione per schede caricabatterie, convertitori e schede di potenza.
Automotive Electronics PCB Contesto della pagina applicativa per discussioni sull'hardware di potenza automotive ed EV.
PCB Stack-Up Contesto della pagina di supporto per la definizione dello stackup e la pianificazione costruttiva controllata.
Heavy Copper PCB Contesto della pagina di supporto per la costruzione con rame ad alta corrente (high-current copper) negli stadi di potenza.
DFM Guidelines Contesto della pagina di supporto per l'assunzione alla revisione di produzione (manufacturing review intake) e chiarimento pre-rilascio.
Testing & Quality Contesto della pagina di supporto per il linguaggio di ispezione, validazione e pianificazione test (test-planning) a livello di scheda.

Informazioni sull'autore e sulla revisione

Autore: Team editoriale di APTPCB
Revisione tecnica (Technical review): Team di revisione ingegneristica per Power Electronics PCB
Ambito della revisione (Review scope): Barriera di isolamento a livello di scheda, strategia di creepage e clearance, partizionamento ingresso AC, producibilità (manufacturability) e coerenza dei limiti di rilascio (release-boundary consistency)