La tecnologia fan-out a strato di ridistribuzione (RDL) (30 secondi)

La tecnologia fan-out a strato di ridistribuzione (RDL) colma il divario tra i die di silicio e le schede a circuiti stampati creando interconnessioni ad alta densità senza un substrato di package tradizionale. Per garantire resa e affidabilità, gli ingegneri devono validare parametri specifici durante le fasi di progettazione e produzione.

• Vincoli Linea/Spazio (L/S): Verificare la larghezza minima della traccia e la spaziatura, tipicamente comprese tra 2µm/2µm e 10µm/10µm a seconda del processo di litografia.
• Selezione del Materiale Dielettrico: Confermare l'uso di Poliimmide Fotosensibile (PSPI) o PBO (Polibenzossazolo) per una corretta elongazione e compatibilità della temperatura di polimerizzazione.
• Rapporto d'Aspetto del Via: Assicurarsi che i rapporti d'aspetto dei foto-via rimangano inferiori a 1:1 o 1,5:1 per garantire una placcatura completa e continuità elettrica.
• Controllo della Deformazione: Validare il CTE (Coefficiente di Dilatazione Termica) del supporto e le proprietà del composto di stampaggio per prevenire che la deformazione del pannello/wafer superi 1-2mm durante la lavorazione.
• Tolleranza allo Spostamento del Die: Tenere conto del movimento del die durante lo stampaggio; la logica di compensazione tipica richiede una misurazione accurata della posizione del die prima della modellazione RDL.
• Specifiche UBM (Under Bump Metallization): Controllare il diametro e la composizione dell'UBM (Ti/Cu/Ni) per garantire una robusta adesione della sfera di saldatura.

La tecnologia fan-out a strato di ridistribuzione (RDL) (e quando no)

Comprendere quando implementare un'architettura RDL fan-out rispetto a un packaging standard wire-bond o flip-chip è il primo passo nel processo di progettazione.

Utilizzare questa checklist quando:

• È richiesto un elevato numero di I/O: Il design richiede più connessioni I/O di quante l'ingombro del die possa supportare (limite Fan-In raggiunto).
• Il fattore di forma è critico: È necessario il profilo più sottile possibile (altezza z) per dispositivi mobili o indossabili.
• Integrazione Eterogenea: Si stanno combinando più die (SiP) con nodi diversi in un singolo package utilizzando interconnessioni RDL.
• Prestazioni Elettriche: Sono necessari percorsi di segnale più brevi e una minore induttanza parassita rispetto al wire bonding.
• Gestione Termica: Il design beneficia di percorsi termici diretti attraverso l'RDL verso il PCB.

Non utilizzare questa checklist quando:

• Basso numero di pin: I package standard leadframe o wire-bond sono significativamente più economici per chip a bassa complessità.
• Densità di Potenza Estrema: Applicazioni a potenza molto elevata potrebbero richiedere leadframe in rame pesante o substrati ceramici anziché RDL a film sottile.
• Rigidi Vincoli di Costo: Se l'applicazione non richiede alta densità, i substrati laminati tradizionali (BGA) offrono un costo di ingresso inferiore.
• Grande Dimensione del Die con Basso I/O: Se il die è abbastanza grande da ospitare tutti i bump (Fan-In), il Fan-Out aggiunge una complessità di processo non necessaria.

La tecnologia fan-out a strato di ridistribuzione (RDL) fan-out (parametri chiave e limiti)

Seguire un insieme rigoroso di regole di progettazione è essenziale per la producibilità. APTPCB (Fabbrica di PCB APTPCB) raccomanda di aderire a questi intervalli standard per massimizzare la resa.

Regola / Parametro	Valore/Intervallo Raccomandato	Perché è importante	Come verificare	Se ignorato
Min. Linea/Spazio (L/S)	2µm/2µm (High-end) a 10µm/10µm	Determina la densità di instradamento e l'integrità del segnale.	AOI (Ispezione Ottica Automatica)	Cortocircuiti, interruzioni o diafonia del segnale.
Diametro del Via	5µm - 20µm	Collega diversi strati RDL; influisce sulla resistenza.	SEM a sezione trasversale	Elevata resistenza del via o circuiti aperti.
Spessore dielettrico	5µm - 10µm per strato	Controlla l'impedenza e la tensione di rottura.	Profilometro / Ellissometria	Disadattamento di impedenza o rottura elettrica.
Passo del Pad	40µm - 150µm	Corrisponde alla densità I/O del die al RDL.	Analisi Gerber	Disallineamento durante la litografia.
Spessore del rame	3µm - 8µm	Influisce sulla capacità di trasporto di corrente e sulla resistenza.	Fluorescenza a raggi X (XRF)	Surriscaldamento o fusione della traccia sotto carico.
Budget di spostamento del die	< 10µm	I die si muovono durante lo stampaggio; la litografia deve adattarsi.	Ispezione metrologica post-stampaggio	Via disallineati che colpiscono il silicio attivo.
Limite di deformazione	< 1mm (Pannello/Wafer)	Critico per la manipolazione in apparecchiature automatizzate.	Moiré d'ombra	Errori di manipolazione, guasti del mandrino a vuoto.
Diametro UBM	200µm - 300µm (tipico)	Interfaccia per le sfere di saldatura al PCB.	Microscopia ottica	Giunti di saldatura deboli, fallimento del test di caduta.
Apertura di passivazione	> 5µm di sovrapposizione	Protegge i pad di Cu da ossidazione/corrosione.	AOI	Corrosione, fallimento dell'affidabilità a lungo termine.
Materiale delle sfere di saldatura	SAC305 / SAC405	Leghe standard senza piombo per l'affidabilità.	Certificato Materiale (CoC)	Giunti fragili o problemi di punto di fusione.
Disallineamento CTE	< 10 ppm/°C di differenza	Riduce lo stress tra die, stampo e RDL.	ATD (Analisi Termo-Meccanica)	Delaminazione o fessurazione durante il reflow.

La tecnologia fan-out a strato di ridistribuzione (RDL) fan-out (punti di controllo del processo)

L'implementazione di un design RDL fan-out comporta un processo di costruzione sequenziale. Ogni fase richiede una validazione specifica per prevenire errori cumulativi.

1. Ispezione di wafer/die in ingresso (KGD)

   • Azione: Verificare i die noti buoni (KGD) prima della lavorazione.
   • Parametro chiave: Resa del test elettrico > 99%.
   • Controllo: Mappare i die difettosi per assicurarsi che non vengano posizionati sul supporto.

2. Preparazione del supporto e laminazione del nastro

   • Azione: Preparare il supporto temporaneo in vetro o acciaio con nastro a rilascio termico.
   • Parametro chiave: Forza di adesione (sufficientemente bassa per il rilascio, sufficientemente alta per la lavorazione).
   • Controllo: Ispezionare la presenza di bolle o particelle sotto il nastro.

3. Posizionamento del die (Pick and Place)

• Action: Posizionare i die a faccia in giù sul supporto con alta precisione.
• Key Parameter: Precisione di posizionamento (< ±5µm).
• Check: Verifica ottica delle coordinate del die rispetto ai riferimenti.

4. Stampaggio a compressione

   • Action: Incapsulare i die con composto di stampaggio epossidico (EMC).
   • Key Parameter: Uniformità dello spessore dello stampo e temperatura di polimerizzazione.
   • Check: Misurare la variazione totale di spessore (TTV) e verificare l'assenza di vuoti.

5. Rilascio e distacco del supporto (se Chip-First Face-Up)

   • Action: Rimuovere il supporto per esporre i pad del die (dipendente dal processo).
   • Key Parameter: Profilo di temperatura di rilascio.
   • Check: Ispezionare la superficie del die per residui.

6. Deposizione dello strato dielettrico 1

   • Action: Rivestire per spin coating o laminare un dielettrico fotosensibile (PI/PBO).
   • Key Parameter: Spessore del film (es. 5µm).
   • Check: Verificare l'uniformità e l'assenza di fori di spillo.

7. Litografia e formazione di via

   • Action: Esporre e sviluppare i via per connettersi ai pad del die.
   • Key Parameter: Energia di esposizione e tempo di sviluppo.
   • Check: Misurare il diametro del fondo del via e i residui (scumming).

8. Strato di semina e placcatura RDL

   • Action: Sputterare uno strato di semina Ti/Cu, quindi elettroplaccare le tracce di rame.
   • Key Parameter: Densità di corrente di placcatura e chimica del bagno.
   • Check: Misurare l'altezza e la larghezza delle tracce (verifica L/S).

9. Incisione dello strato di semina

• Azione: Rimuovere lo strato di semina temporaneo per isolare le tracce.
• Parametro chiave: Selettività del tasso di incisione.
• Controllo: Test elettrico per cortocircuiti tra tracce adiacenti.

10. Caduta della sfera e rifusione
    • Azione: Applicare il flussante e posizionare le sfere di saldatura sui pad UBM.
    • Parametro chiave: Temperatura di picco di rifusione (es. 245°C).
    • Controllo: Test di taglio e ispezione della coplanarità della sfera.

La tecnologia fan-out a strato di ridistribuzione (RDL) (modalità di guasto e soluzioni)

Anche con una checklist robusta, possono verificarsi difetti. Utilizzare questa guida per diagnosticare e risolvere i problemi comuni del fan-out RDL.

• Sintomo: Spostamento del die / Disallineamento

  • Causa: Movimento dei die durante il processo di stampaggio ad alta pressione.
  • Controllo: Confrontare le coordinate pre-stampaggio e post-stampaggio.
  • Soluzione: Ottimizzare la pressione/velocità di stampaggio; utilizzare la scalatura litografica adattiva.
  • Prevenzione: Utilizzare nastro adesivo con maggiore adesione o tecniche di sotto-riempimento dello stampo.

• Sintomo: Cracking delle tracce RDL

  • Causa: Elevato stress dovuto a disallineamento del CTE tra EMC, die e polimero RDL.
  • Controllo: Risultati del test di cicli termici (TCT); analisi della sezione trasversale.
  • Soluzione: Selezionare un dielettrico con maggiore allungamento; regolare il CTE dell'EMC.
  • Prevenzione: Simulare lo stress utilizzando FEA (Finite Element Analysis) prima del blocco del design.

• Sintomo: Delaminazione

  • Causa: Scarsa adesione tra lo strato di semina e il dielettrico o la superficie del die.

• Controllo: C-SAM (Microscopia Acustica a Scansione) per gap di interfaccia.

• Risoluzione: Migliorare il processo di pulizia al plasma/descum prima dello sputtering.

• Prevenzione: Monitorare la rugosità superficiale e le condizioni della camera al plasma.

• Sintomo: Placcatura Via Incompleta

• Causa: Rapporto d'aspetto del via troppo alto o aria intrappolata nei via ciechi.

• Controllo: SEM a sezione trasversale che mostra vuoti nei via.

• Risoluzione: Ridurre lo spessore dielettrico o aumentare il diametro del via; ottimizzare l'agitazione della placcatura.

• Prevenzione: Rispettare le regole del rapporto d'aspetto (tipicamente < 1:1).

• Sintomo: Deformazione Superiore alle Specifiche

• Causa: Stack-up asimmetrico o polimerizzazione impropria dell'EMC.

• Controllo: Misurazione Shadow Moiré a temperatura ambiente e di reflow.

• Risoluzione: Regolare il rivestimento posteriore per bilanciare lo stress; ottimizzare lo spessore del supporto.

• Prevenzione: Bilanciare la densità del rame sugli strati RDL.

• Sintomo: Aperture Elettriche

• Causa: Contaminazione da particelle che blocca la litografia o sovra-incisione.

• Controllo: Mappa dei difetti AOI sovrapposta ai dati di test elettrico.

• Risoluzione: Migliorare la classe della camera bianca; regolare la concentrazione dell'agente di incisione.

• Prevenzione: Controllo rigoroso delle particelle e manipolazione automatizzata dei wafer.

La tecnologia fan-out a strato di ridistribuzione (RDL) (decisioni di progettazione e compromessi)

La scelta della giusta strategia RDL dipende dal bilanciamento tra prestazioni, costi e volume.

Chip-First vs. Chip-Last

• Chip-First: I die vengono posizionati per primi, poi la RDL viene costruita sopra. Ideale per la resa se lo spostamento del die è gestito. Costo inferiore per applicazioni standard.
• Chip-Last (RDL-First): La RDL è costruita su un supporto, poi i die vengono attaccati. Migliore per chip di fascia alta con L/S molto fini perché la RDL è costruita su un supporto piatto e stabile senza problemi di spostamento del die. Costo più elevato.

Livello Wafer (WLP) vs. Livello Pannello (PLP)

• Livello Wafer: Utilizza wafer rotondi standard da 300 mm. Ecosistema di attrezzature maturo. Ideale per design ad alta precisione, volumi minori o densità molto elevate.
• Livello Pannello: Utilizza grandi pannelli rettangolari (ad esempio, 600 mm x 600 mm). Maggiore produttività e costo unitario inferiore grazie all'efficienza dell'area. Ideale per la produzione di massa di elettronica di consumo, ma gli standard delle attrezzature sono meno unificati.

Materiale dielettrico: PI vs. PBO

• Poliimmide (PI): Temperatura di polimerizzazione più elevata (300°C+), eccellente resistenza chimica. Standard da molti anni.
• PBO: Temperatura di polimerizzazione inferiore (200°C-250°C), migliori proprietà elettriche (Dk/Df inferiore). Preferito per RF e die sensibili.

La tecnologia fan-out a strato di ridistribuzione (RDL) FAQ (costo, tempi di consegna, difetti comuni, criteri di accettazione, file DFM)

1. Qual è il tipico fattore di costo nella produzione di fan-out RDL? I principali fattori di costo sono il numero di strati RDL (passi di maschera) e la perdita di resa dovuta allo scarto di Known Good Dies (KGD) se il pacchetto finale fallisce. La minimizzazione del numero di strati riduce significativamente i costi. 2. Come si confronta il tempo di consegna del fan-out RDL con quello del flip-chip standard? Il fan-out RDL ha spesso un tempo di ciclo più breve rispetto al flip-chip perché elimina i tempi di attesa per la produzione e l'assemblaggio del substrato. Tuttavia, i tempi di consegna NPI (New Product Introduction) possono essere di 4-8 settimane per la generazione delle maschere e la messa a punto del processo.

3. Quali sono i criteri di accettazione standard per la larghezza di linea RDL? L'accettazione è solitamente ±10% della larghezza nominale di progetto. Per una linea di 5µm, la larghezza misurata deve essere compresa tra 4,5µm e 5,5µm.

4. Posso usare file Gerber standard per la progettazione di fan-out RDL? Sebbene i file Gerber siano accettati, i formati GDSII o ODB++ sono preferiti per il fan-out RDL perché gestiscono meglio le geometrie complesse e le definizioni di strato della litografia di grado semiconduttore rispetto ai Gerber PCB standard.

5. Come si specifica l'impedenza per le tracce RDL? È necessario specificare l'impedenza target (ad esempio, 50Ω) e fornire la costante dielettrica (Dk) del polimero (PI/PBO). Il produttore regolerà la larghezza della traccia e lo spessore del dielettrico per corrispondere.

6. Qual è il passo minimo dei via per il fan-out RDL? Per i processi standard, il passo minimo dei via è di circa 10µm-15µm. I processi avanzati possono raggiungere passi più stretti, ma i costi aumentano.

7. Come gestisce APTPCB il DFM per il fan-out RDL? Esaminiamo lo stack-up, le violazioni L/S e l'equilibrio della densità del metallo. Consulta le nostre linee guida DFM per le regole generali che si applicano alle interconnessioni ad alta densità. 8. L'underfill è richiesto per i package RDL fan-out? Generalmente, no. Il composto di stampaggio agisce come protezione. Tuttavia, l'underfill a livello di scheda potrebbe essere necessario dopo il montaggio sul PCB per l'affidabilità ai test di caduta.

9. Quali test vengono eseguiti sul substrato RDL finito? I test includono il test elettrico Open/Short (O/S), l'AOI (Ispezione Ottica Automatica) e l'ispezione visiva per crepe o vuoti.

10. Il fan-out RDL può gestire segnali RF ad alta frequenza? Sì. Le brevi lunghezze di interconnessione e i dielettrici a bassa perdita (come il PBO) lo rendono eccellente per applicazioni 5G e mmWave.

11. Qual è il numero massimo di strati RDL supportati? La maggior parte dei progetti utilizza 1-3 strati. Andare oltre 4 strati aumenta significativamente lo stress e il rischio di deformazione, richiedendo un attento bilanciamento del CTE.

12. Come valido l'affidabilità del mio design RDL? Sono richiesti test di affidabilità JEDEC standard (cicli di temperatura, HAST, test di caduta). Assicurati che il tuo design superi la simulazione prima della fabbricazione.

La tecnologia fan-out a strato di ridistribuzione (RDL) fan-out (pagine e strumenti correlati)

• Capacità PCB HDI: Comprendere le interconnessioni ad alta densità che condividono principi di progettazione simili con RDL.
• Produzione PCB avanzata: Esplora altre tecnologie avanzate di packaging e substrato disponibili presso APTPCB.
• Assemblaggio BGA e a passo fine: Scopri le sfide di assemblaggio per i componenti a passo fine che i package RDL fan-out spesso sostituiscono o con cui si interfacciano.

La tecnologia fan-out a strato di ridistribuzione (RDL) fan-out (termini chiave)

Termine	Definizione
RDL (Strato di ridistribuzione)	Strati metallici depositati su un die o wafer per reindirizzare i pad I/O a nuove posizioni.
Fan-Out	Tecnologia di packaging in cui le connessioni I/O si estendono oltre il bordo fisico del die.
Fan-In	Packaging in cui tutte le connessioni I/O sono situate all'interno del perimetro del die.
EMC (Composto di stampaggio epossidico)	Il materiale incapsulante utilizzato per proteggere il die e formare il corpo del package.
UBM (Metallizzazione sotto bump)	Lo strato di interfaccia metallica tra il pad di rame e la sfera di saldatura.
L/S (Linea/Spazio)	La larghezza di una traccia metallica e la distanza dalla traccia adiacente.
KGD (Die noto buono)	Die nudi che sono stati testati e verificati funzionali prima del packaging.
CTE (Coefficiente di dilatazione termica)	Una misura di quanto un materiale si espande con la temperatura; critica per l'affidabilità.
Spostamento del die	Il movimento involontario del die durante il processo di stampaggio.
PBO (Polibenzossazolo)	Un polimero dielettrico ad alte prestazioni utilizzato per gli strati RDL.
PI (Poliimmide)	Un comune polimero fotosensibile utilizzato come dielettrico nelle strutture RDL.
Strato di semina	Un sottile strato metallico (solitamente Ti/Cu) spruzzato per consentire la galvanostegia.

La tecnologia fan-out a strato di ridistribuzione (RDL) fan-out (revisione DFM + prezzi)

Pronto a portare il tuo design dal concetto alla produzione? APTPCB fornisce revisioni DFM complete e prezzi competitivi per packaging avanzato e substrati ad alta densità.

Per ottenere un preventivo accurato, si prega di fornire:

• Dati di progettazione: File GDSII, ODB++ o Gerber.
• Stack-up: Conteggio strati desiderato, spessore dielettrico e preferenza del materiale (PI vs PBO).
• Volume: Quantità prototipo vs. obiettivi di produzione di massa.
• Requisiti speciali: Controllo dell'impedenza, finiture superficiali specifiche o protocolli di test.

La tecnologia fan-out a strato di ridistribuzione (RDL) fan-out

Navigare con successo nella lista di controllo per substrati RDL fan-out richiede un approccio disciplinato alle regole di progettazione, alla selezione dei materiali e alla validazione del processo. Aderendo alle specifiche per L/S, formazione dei via e controllo della deformazione delineate in questa guida, gli ingegneri possono ottenere soluzioni di packaging avanzato affidabili e ad alto rendimento. Sia che tu stia prototipando un nuovo SiP o scalando un processore mobile, un'attenzione rigorosa a questi elementi della lista di controllo garantisce che il tuo prodotto soddisfi le esigenze dell'elettronica moderna.

Related links

• linee guida DFM
• Capacità PCB HDI
• Produzione PCB avanzata
• Assemblaggio BGA e a passo fine