Routing del substrato fan-out RDL

I Redistribution Layers (RDL) fan-out: cosa copre questo playbook (e a chi è rivolto)

Questa guida è progettata per ingegneri hardware, architetti di packaging e responsabili degli acquisti incaricati di reperire soluzioni di routing del substrato RDL fan-out. Poiché la scalatura dei semiconduttori rallenta, l'onere delle prestazioni si sposta sul package. I Redistribution Layers (RDL) nel packaging Fan-Out (FOWLP/FOPLP) sono fondamentali per colmare il divario tra l'I/O del die su scala nanometrica e le geometrie della scheda su scala millimetrica.

Probabilmente stai leggendo questo perché l'HDI standard non è più sufficiente per la tua densità di I/O, o stai passando dal wire-bond al flip-chip avanzato o al packaging a livello di wafer. La transizione comporta complessi compromessi tra risoluzione linea/spazio, integrità del segnale e affidabilità meccanica. Un guasto nello strato RDL rende inutile il costoso silicio.

Questo playbook va oltre la teoria. Si concentra sulla fase di approvvigionamento e validazione ingegneristica. Descriviamo esattamente quali specifiche definire, dove si annidano i rischi di produzione nascosti e come verificare un fornitore come APTPCB (APTPCB PCB Factory) per assicurarsi che possa garantire la resa su larga scala. Forniamo liste di controllo pratiche per semplificare il processo decisionale.

I Redistribution Layers (RDL) fan-out è l'approccio giusto (e quando non lo è)

Comprendere l'utilità specifica della tecnologia RDL previene l'eccessiva ingegnerizzazione e i costi inutili.

Utilizzare RDL Fan-Out quando:

La densità I/O è critica: Il tuo die ha un elevato numero di I/O che supera l'area disponibile per i bump fan-in standard. Devi "sventagliare" le connessioni su un'area più ampia per ospitare i pitch BGA standard.
Vincoli di fattore di forma: Richiedi il profilo del package più sottile possibile. L'RDL elimina la necessità di un core di substrato organico separato in alcune architetture (come il fan-out a livello di wafer).
Prestazioni elettriche: Hai bisogno di percorsi di segnale più corti di quelli che il wire bonding può fornire per ridurre l'induttanza e la capacità parassite per applicazioni SerDes ad alta velocità o RF.
Integrazione eterogenea: Stai combinando più die (chiplet) con nodi di processo diversi in un unico package e hai bisogno di un routing ad alta densità per interconnetterli.
Gestione termica: Hai bisogno di connessioni dirette in rame dalla faccia del die alla scheda di sistema per migliorare la dissipazione del calore rispetto ai wire bond.

Non usare RDL Fan-Out quando:

Basso numero di I/O: Se il wire bonding standard o i package lead-frame possono gestire la connettività, l'RDL è un fattore di costo non necessario.
Estrema sensibilità ai costi: Per l'elettronica di consumo standardizzata dove i package BGA o QFN standard sono sufficienti, i costi di litografia dell'RDL a passo fine possono essere proibitivi.
Requisiti di alta potenza/corrente: Sebbene l'RDL possa gestire la potenza, le applicazioni con correnti estremamente elevate potrebbero trarre maggior beneficio da PCB in rame spesso o moduli di potenza specifici con tracce più spesse di quanto i tipici processi RDL consentano (solitamente <10µm di spessore).
Grandi dimensioni del die con elevato disallineamento CTE: Se il die è molto grande e il CTE della scheda è molto diverso, il fan-out diretto senza un interposer o uno scarico delle sollecitazioni tramite underfill può portare a guasti per fatica dei giunti di saldatura.

Requisiti da definire prima di richiedere un preventivo

Requisiti vaghi portano a "richieste di ingegneria" (EQ) che ritardano i progetti di settimane. Definite chiaramente questi parametri per ottenere immediatamente un preventivo accurato e un feedback DFM.

Larghezza e Spazio della Linea (L/S): Definite la larghezza e la spaziatura minime delle tracce. L'RDL tipico richiede da 2µm/2µm a 10µm/10µm. Siate specifici su quali strati richiedono il passo più fine.
Numero di strati RDL: Specificate il numero di strati di ridistribuzione (ad es. 1 RDL, 2 RDL, 3+ RDL). Più strati aumentano la flessibilità di instradamento ma aumentano significativamente il rischio di resa e il costo.
Materiale Dielettrico: Specificate il tipo di polimero (ad es. Poliimmide (PI), PBO, BCB o ABF). Questo determina le temperature di polimerizzazione, la costante dielettrica (Dk) e i tassi di assorbimento dell'umidità.
Specifiche dei Via: Definite il tipo di via (cieco, impilato, sfalsato), il diametro (tipicamente 10µm–50µm per RDL) e la dimensione del pad di cattura.
Spessore del rame: Specificare lo spessore del rame richiesto per i piani di segnale rispetto ai piani di alimentazione. Il rame RDL è spesso placcato semi-additivamente (SAP) ed è più sottile della lamina PCB standard.
Finitura superficiale: Definire la finitura per i pad (es. ENEPIG, OSP, Stagno ad immersione) per garantire la compatibilità con l'assemblaggio successivo o l'attacco delle sfere di saldatura.
Dimensione del substrato/supporto: Se si utilizza il fan-out a livello di pannello, specificare la dimensione del pannello (es. 510mm x 515mm) per ottimizzare l'utilizzo.
Controllo dell'impedenza: Elencare l'impedenza target (es. 50Ω single-ended, 100Ω differenziale) e la tolleranza (tipicamente ±10%). Ciò obbliga il fornitore a verificare le altezze dello stackup.
Tolleranza di deformazione: Definire la massima deformazione consentita a temperatura ambiente e a temperatura di reflow (es. <100µm sull'unità).
UBM (Metallizzazione sotto il bump): Specificare la struttura UBM se il fornitore è responsabile del bumping. Questo è fondamentale per la resistenza all'elettromigrazione.
Standard di ispezione: Citare i criteri di ispezione specifici (es. risoluzione AOI fino a 1µm, test elettrico al 100%).
Livello di tracciabilità: Definire se è necessaria la tracciabilità a livello di pannello o di unità per i materiali e i dati di processo.

I rischi nascosti che bloccano la scalabilità

La produzione RDL è più vicina alla lavorazione dei semiconduttori che alla fabbricazione tradizionale di PCB. I rischi sono microscopici ma hanno impatti macroscopici.

Spostamento del die (Disallineamento litografico):
Rischio: Durante il processo di stampaggio (in FOWLP), i die possono spostarsi leggermente. Se la successiva litografia RDL non compensa, i via mancheranno i pad del die.
Rilevamento: AOI dopo lo sviluppo; test elettrico di apertura/cortocircuito.
Prevenzione: Utilizzare fornitori con "patterning adattivo" o bonder per il posizionamento dei die ad alta precisione.
Delaminazione indotta da deformazione:
- Rischio: La disomogeneità del CTE tra il composto di stampaggio, il die di silicio e il dielettrico RDL causa la deformazione del wafer/pannello. Una deformazione eccessiva porta alla delaminazione tra gli strati RDL.
- Rilevamento: Microscopia acustica a scansione (C-SAM); misurazione della deformazione Shadow Moiré.
- Prevenzione: Attenta selezione del CTE del composto di stampaggio; bilanciamento della densità del rame sugli strati superiore e inferiore.
Sottosquadro di incisione dello strato seed:
- Rischio: Nel processo semi-additivo (SAP), lo strato seed deve essere inciso via. Se inciso troppo aggressivamente, sottosquadra la traccia del segnale, indebolendo l'adesione e aumentando la resistenza.
- Rilevamento: Analisi in sezione trasversale (SEM); misurazioni di resistenza.
- Prevenzione: Controllo preciso della chimica e del tempo di incisione; utilizzo di agenti di incisione differenziali.
Crepatura del via all'interfaccia:
- Rischio: Il ciclaggio termico causa stress all'interfaccia tra la base del via e il pad sottostante. Una pulizia scadente (sbavatura) o intermetallici fragili causano crepe.
- Rilevamento: Test di shock termico seguito da monitoraggio della resistenza; tagli con fascio ionico focalizzato (FIB).
Prevenzione: Processi robusti di desmear al plasma; pulizia al plasma in-situ prima della placcatura.
Fessurazione del Dielettrico:
- Rischio: Materiali dielettrici fragili (come alcune resine epossidiche fotosensibili) possono fessurarsi sotto stress meccanico o shock termico.
- Rilevamento: Cicli termici; ispezione visiva sotto ingrandimento.
- Prevenzione: Utilizzare materiali con maggiore allungamento a rottura (es. specifiche formulazioni di Poliammide).
Elettromigrazione (EM):
- Rischio: L'alta densità di corrente in tracce RDL molto sottili provoca la migrazione degli atomi di rame, creando vuoti (interruzioni) o protuberanze (cortocircuiti).
- Rilevamento: Test di vita operativa ad alta temperatura (HTOL); simulazione della densità di corrente.
- Prevenzione: Regole di progettazione che limitano la densità di corrente; utilizzo di strati barriera.
Assorbimento di Umidità (Effetto Popcorn):
- Rischio: I dielettrici organici assorbono umidità. Durante il reflow, questa umidità si trasforma in vapore e delamina l'RDL (effetto popcorn).
- Rilevamento: Test MSL (Moisture Sensitivity Level); analisi dell'aumento di peso.
- Prevenzione: Cottura prima dell'assemblaggio; scelta di materiali a basso assorbimento di umidità (come LCP o specifici gradi ABF).
Perdita di Resa per Limite di Risoluzione:
- Rischio: Spingere la capacità L/S di un fornitore al limite (es. richiedere 2µm su una linea da 5µm) comporta cortocircuiti/interruzioni dovuti a polvere o difetti del fotoresist.
- Rilevamento: Analisi della resa per wafer/pannello; AOI.
Prevenzione: Progettare con un margine di sicurezza (es. usare 5µm L/S se 2µm non è strettamente necessario); applicazione della classe di camera bianca.

Piano di validazione (cosa testare, quando e cosa significa "superato")

Piano di validazione (cosa testare, quando e cosa significa

Non ci si può affidare esclusivamente al Certificato di Conformità (CoC) del fornitore. È necessario convalidare l'integrità del routing del substrato fan-out RDL autonomamente o tramite terzi.

Test di Continuità a Catena (Daisy Chain Continuity Test):
- Obiettivo: Verificare la connettività elettrica di tutte le reti, specialmente attraverso i via e i contatti del die.
- Metodo: Progettare un veicolo di prova con interconnessioni a catena. Misurare la resistenza.
- Accettazione: Resistenza entro ±10% della simulazione; nessuna interruzione.
Cicli Termici (TC):
- Obiettivo: Testare la vita a fatica delle tracce di rame e dei via sotto stress termico.
- Metodo: JEDEC JESD22-A104. Da -40°C a +125°C (o +150°C), da 500 a 1000 cicli.
- Accettazione: Variazione di resistenza <10% (o <20% a seconda della classe); nessuna crepa nella sezione trasversale.
Stoccaggio ad Alta Temperatura (HTS):
- Obiettivo: Valutare la stabilità del materiale e la crescita intermetallica nel tempo.
- Metodo: JEDEC JESD22-A103. 150°C per 1000 ore.
- Accettazione: Nessuna delaminazione; la resistenza al taglio dei bump rimane entro le specifiche.
Test di Stress Altamente Accelerato (HAST polarizzato):
- Obiettivo: Testare la corrosione e la crescita dendritica (migrazione elettrochimica) in condizioni di umidità e polarizzazione.
Metodo: JEDEC JESD22-A110. 130°C, 85% UR, tensione polarizzata, 96 ore.
Accettazione: Nessun guasto della resistenza di isolamento; nessuna crescita dendritica visibile.
Test di Caduta:
- Obiettivo: Valutare la robustezza meccanica dell'RDL e dei giunti di saldatura durante l'impatto.
- Metodo: JEDEC JESD22-B111. Test di caduta a livello di scheda.
- Accettazione: Sopravvivenza a un numero definito di cadute (es. 30 cadute) senza guasti elettrici.
Misurazione della Deformazione:
- Obiettivo: Assicurarsi che il substrato sia sufficientemente piatto per l'assemblaggio SMT.
- Metodo: Moiré a ombre a temperatura ambiente, 150°C e 260°C.
- Accettazione: Deformazione <100µm (o standard JEITA/JEDEC specifico per le dimensioni del package).
Analisi della Sezione Trasversale (Analisi Costruttiva):
- Obiettivo: Verificare le dimensioni fisiche e la qualità della placcatura.
- Metodo: Sezionamento meccanico e imaging SEM.
- Accettazione: Spessore del rame, allineamento dei via e spessore del dielettrico corrispondono alle tolleranze di disegno.
Test di Saldabilità:
- Obiettivo: Assicurarsi che i pad si bagnino correttamente durante l'assemblaggio.
- Metodo: IPC-J-STD-003. Ispezione visiva dopo immersione o bilancia di bagnatura.
- Accettazione: Copertura >95%; bagnatura uniforme.

Lista di controllo del fornitore (RFQ + domande di audit)

Utilizzare questa lista di controllo quando si collabora con APTPCB o altri produttori avanzati. Essa distingue i partner RDL capaci dai normali produttori di PCB.

Input RFQ (Cosa si invia)

Gerber/ODB++ Files: Dati completi del layout con chiare definizioni degli strati.
Netlist: Formato IPC-356 per la verifica del test elettrico.
Stackup Drawing: Mostra esplicitamente gli spessori dielettrici, i pesi del rame e i tipi di materiale.
Drill/Via Table: Definisce i via ciechi, interrati e passanti con rapporti d'aspetto.
Impedance Requirements: Linee specifiche e piani di riferimento.
Panelization Drawing: Se hai requisiti specifici di array per la tua linea di assemblaggio.
Acceptance Specification: Riferimento a IPC-6012 (Classe 2 o 3) o specifiche interne.
Volume Forecast: EAU (Estimated Annual Usage) per determinare il livello di prezzo e l'allocazione della linea di produzione.

Prova di Capacità (Cosa devono dimostrare)

Capacità L/S Minima: Possono dimostrare una produzione stabile al passo richiesto (es. 5µm/5µm)? Chiedere i dati CpK.
Rapporto d'aspetto del Via: Possono placcare il rapporto d'aspetto dei tuoi via (es. 1:1 o 2:1 per i via ciechi) senza vuoti?
Esperienza SAP/mSAP: Hanno una linea dedicata al processo semi-additivo? (L'incisione sottrattiva standard non può realizzare RDL fini).
Qualificazione del Materiale: Hanno qualificato il dielettrico specifico (es. PI o ABF) che hai richiesto?
Simulazione di Deformazione: Possono eseguire una simulazione basata sul tuo stackup per prevedere la deformazione prima della fabbricazione?
Classe della camera bianca: L'area di imaging RDL è di Classe 100 o Classe 1000? (Il PCB standard è spesso non classificato o Classe 10k+).

Sistema di Qualità e Tracciabilità

Capacità AOI: Qual è la dimensione minima del difetto che il loro AOI può rilevare? (Dovrebbe essere <50% della larghezza della linea).
Test Elettrico: Usano flying probe (per prototipi) o fixture (per volumi)? Possono testare pad a passo fine?
Frequenza di Sezionamento: Con quale frequenza eseguono micro-sezioni per lotto? (Dovrebbe essere almeno 1 per lotto/pannello).
Certificazioni: ISO 9001 è il minimo. IATF 16949 è preferita per l'affidabilità. ISO 13485 per il settore medico.
Analisi dei Guasti: Hanno SEM/EDX interno per l'analisi dei difetti?

Controllo delle Modifiche e Consegna

Politica PCN: Accettano di fornire una Notifica di Modifica del Prodotto (PCN) per qualsiasi modifica di materiale o processo?
Pianificazione della Capacità: Qual è il loro tasso di utilizzo attuale? (Se >90%, i tempi di consegna slitteranno).
Scorte di Buffer: Sono disposti a mantenere scorte di prodotti finiti (VMI) per ordini di volume?
Tempi di Consegna: Qual è il tempo di consegna standard per le costruzioni RDL? (Spesso 4-6 settimane per costruzioni complesse).

Guida alle decisioni (compromessi che puoi effettivamente scegliere)

Ogni decisione di progettazione nel routing del substrato fan-out RDL ha una contro-reazione.

Compromesso: Larghezza della Linea vs. Resa
Guida: Se si dà priorità al costo, scegliere linee più larghe (10µm+). La resa diminuisce esponenzialmente man mano che ci si avvicina a 2-5µm. Utilizzare linee sottili solo dove assolutamente necessario per il breakout.
Compromesso: Numero di strati vs. Deformazione
- Guida: Se si dà priorità alla planarità, scegliere stackup simmetrici. Un numero dispari di strati RDL o una distribuzione sbilanciata del rame crea un effetto a striscia bimetallica, causando una grave deformazione.
Compromesso: Materiale dielettrico vs. Affidabilità
- Guida: Se si dà priorità all'affidabilità al ciclo termico, scegliere la Poliimmide (PI). Ha un'eccellente allungamento. Se si dà priorità alla risoluzione a passo fine, scegliere PBO o BCB, che spesso consentono una litografia più fine ma possono essere più fragili.
Compromesso: Dimensione del via vs. Resistenza
- Guida: Se si dà priorità alla densità di instradamento, scegliere via più piccoli (10-20µm). Tuttavia, se si dà priorità all'erogazione di potenza, scegliere via più grandi o array di via. I via piccoli hanno alta resistenza e induttanza.
Compromesso: Formato pannello vs. Wafer
- Guida: Se si dà priorità al costo unitario ad alto volume, scegliere il Fan-Out a Livello di Pannello (PLP). L'utilizzo dell'area è migliore. Se si dà priorità alla precisione e alla resa, scegliere il Fan-Out a Livello di Wafer (WLP). L'attrezzatura per i wafer è generalmente più matura e precisa.

FAQ

D: Qual è la differenza tra RDL e le tracce PCB standard? A: Le tracce RDL (Redistribution Layer) sono tipicamente molto più sottili (spessore 2-5µm) e strette (larghezza 2-10µm) rispetto alle tracce PCB standard. Vengono create utilizzando processi simili a quelli dei semiconduttori (sputtering, fotorivestimento, placcatura) su un substrato o un die, anziché incidere una lamina di rame su un laminato.

D: Posso usare FR-4 standard per il fan-out RDL? R: Generalmente, no. La trama in fibra di vetro dell'FR-4 standard è troppo ruvida per la litografia RDL a linee sottili. L'RDL richiede solitamente dielettrici lisci, applicati per spin coating o a base di film, come il Poliimmide o l'ABF (Ajinomoto Build-up Film) per ottenere la risoluzione necessaria.

D: Qual è la tolleranza tipica di controllo dell'impedenza per RDL? R: Ottenere ±10% è standard, ma ±5% è molto difficile a causa della sottigliezza degli strati dielettrici. Piccole variazioni di spessore (ad esempio, 0.5µm) hanno un grande impatto percentuale sull'impedenza.

D: Come gestisco la dissipazione termica con RDL? R: I dielettrici RDL sono spesso isolanti termici. Per gestire il calore, è necessario progettare vie termiche che si impilano direttamente dal pad del die alle sfere del package. Non fare affidamento sulla diffusione laterale del calore attraverso le sottili tracce RDL.

D: Il fan-out RDL è adatto per applicazioni ad alta tensione? R: Di solito no. Gli strati dielettrici sono molto sottili (5-10µm), il che limita la tensione di rottura. Controllare la rigidità dielettrica (V/µm) del materiale e assicurare una spaziatura sufficiente per i requisiti di tensione.

D: Cos'è la "Keep Out Zone" (KOZ) per RDL? A: È necessaria una KOZ attorno al bordo del die e al bordo del package. Lo stress è massimo agli angoli del die. Evitare di instradare segnali critici ad alta velocità o di posizionare piccole vie esattamente nei punti di stress degli angoli del die per prevenire crepe.

D: Come gestisce APTPCB la sicurezza dei dati RDL? R: Utilizziamo server FTP sicuri e protezione NDA. I dati di produzione sono compartimentati, garantendo che i vostri progetti di routing proprietari siano accessibili solo ai team di ingegneria e CAM che lavorano al vostro progetto.

D: L'RDL può essere riparato? R: No. A differenza di un PCB dove un taglio e un ponte potrebbero essere possibili per un prototipo, l'RDL è microscopico e incapsulato. Un difetto in uno strato RDL interno comporta lo scarto dell'unità. Per questo l'ispezione in-process (AOI) è vitale.

Pagine e strumenti correlati

Capacità PCB HDI – Comprendere le tecnologie fondamentali di interconnessione ad alta densità che precedono o si integrano con le strategie RDL.
Produzione PCB avanzata – Esplorare la più ampia gamma di tecniche di fabbricazione avanzate disponibili per progetti complessi.
Progettazione dello stack-up PCB – Imparare a strutturare i vostri strati per bilanciare l'integrità del segnale e la stabilità meccanica, cruciale per il successo dell'RDL.
Assemblaggio BGA e a passo fine – Esamina le sfide di assemblaggio a valle della fabbricazione del substrato per assicurarti che il tuo package possa essere montato in modo affidabile.
Controllo Qualità PCB – Dettagli sugli standard di ispezione e le certificazioni che proteggono la tua catena di fornitura.

Richiedi un preventivo

Ottieni una revisione DFM e un preventivo da APTPCB

Per un preventivo accurato per il routing del substrato fan-out RDL, si prega di fornire:

File Gerber/ODB++: Dati completi dello strato.
Definizione dello Stackup: Tipi di materiale e spessori degli strati.
Mappa Fori/Via: Definizioni di via cieche/interrate.
Netlist: Per la verifica elettrica.
Volume e Tempi di Consegna: Obiettivi di prototipo vs. produzione.

Il nostro team di ingegneri esaminerà i tuoi file per la fattibilità del "Design for Manufacturing" (DFM) al fine di identificare potenziali rischi di resa prima dell'inizio della produzione.

Conclusione

Il routing del substrato fan-out RDL è il fattore abilitante per la prossima generazione di elettronica compatta e ad alte prestazioni. Colma il divario tra i nanometri del silicio e i millimetri dei PCB. Tuttavia, richiede un cambio di mentalità da "circuito stampato" a "sistema integrato". Definendo specifiche chiare per linea/spazio e materiali, convalidando rigorosamente i rischi termici e meccanici e auditando il vostro fornitore rispetto a una rigorosa lista di controllo, potete gestire questa complessità in sicurezza. Il successo non risiede solo nella progettazione, ma nella disciplina dell'esecuzione.