Layout della scheda raddrizzatore SiC: Regole di progettazione ad alta tensione e guida alla risoluzione dei problemi

La conversione di potenza ad alta efficienza si basa fortemente sulla tecnologia al carburo di silicio (SiC), ma le prestazioni di questi componenti sono strettamente limitate dal design fisico del PCB. Un layout scadente della scheda raddrizzatore SiC può trasformare un semiconduttore ad alte prestazioni in una fonte di pericolosi picchi di tensione, eccessiva interferenza elettromagnetica (EMI) e guasti termici. A differenza dei design standard basati sul silicio, i dispositivi SiC commutano a velocità incredibilmente elevate (dV/dt e di/dt elevati), il che significa che l'induttanza e la capacità parassite nel layout della scheda non sono più fattori trascurabili, ma sono vincoli di progettazione critici.

Questa guida fornisce un quadro tecnico completo per gli ingegneri che progettano circuiti raddrizzatori SiC. Trattiamo le specifiche essenziali, le strategie di implementazione passo-passo e i protocolli dettagliati di risoluzione dei problemi per garantire che il vostro progetto soddisfi gli standard di affidabilità industriali. Sia che stiate prototipando un inverter solare o finalizzando un modulo caricabatterie per veicoli elettrici, APTPCB (APTPCB PCB Factory) fornisce la precisione di produzione necessaria per realizzare questi layout esigenti.

Risposta Rapida (30 secondi)

Un layout di successo della scheda raddrizzatore SiC richiede la minimizzazione dell'area del loop di potenza per ridurre l'induttanza parassita, che causa sovratensioni e oscillazioni.

Minimizzare l'induttanza del loop: Mantenere l'induttanza totale del loop al di sotto di 10 nH posizionando i condensatori di disaccoppiamento il più vicino possibile ai dispositivi SiC.
Connessioni Kelvin: Utilizzare sempre connessioni Kelvin per il pilotaggio del gate per disaccoppiare il loop di controllo dal loop di potenza.
Gestione Termica: Utilizzare rame spesso (2oz o 3oz) e array di via termiche per gestire l'elevata densità di potenza dei componenti SiC.
Prossimità del Driver di Gate: Posizionare l'IC del driver di gate entro 20 mm dal MOSFET/Diodo SiC per ridurre l'induttanza del loop di gate.
Regole di Distanza: Rispettare rigorosamente gli standard di distanza di tensione IPC-2221B, poiché il SiC opera spesso a 600V–1200V+.
Layout Simmetrico: Assicurare un routing simmetrico per i dispositivi in parallelo per prevenire squilibri di corrente e runaway termico.

Quando si applica (e quando no) il layout della scheda raddrizzatore SiC

Comprendere quando applicare tecniche di layout SiC specializzate assicura che le risorse ingegneristiche siano allocate correttamente. Il SiC richiede un approccio diverso rispetto ai design standard in Silicio (Si) a causa della sua velocità di commutazione.

Si applica a:

Sistemi ad Alta Tensione: Progetti che operano sopra i 400V (es. caricabatterie EV, azionamenti per motori industriali) dove la tensione di rottura del SiC è vantaggiosa.
Commutazione ad Alta Frequenza: Convertitori che operano sopra i 50kHz–100kHz dove le perdite di commutazione del Silicio standard sarebbero proibitive.
Ambienti ad Alta Temperatura: Applicazioni che richiedono un funzionamento sopra i 150°C, sfruttando la stabilità termica del SiC.
Progetti con vincoli di spazio: Progetti che richiedono un'elevata densità di potenza, dove i componenti passivi (induttori/condensatori) devono essere minimizzati tramite il funzionamento ad alta frequenza.
Requisiti di alta efficienza: Sistemi che mirano a un'efficienza >98% (ad es., alimentatori 80 Plus Titanium).

Non si applica (o è eccessivo) per:

Rettifica a bassa tensione: Adattatori AC-DC standard da 12V/24V dove i diodi Schottky o i MOSFET Si sincroni sono sufficienti ed economici.
Rettifica a frequenza di rete: Ponti raddrizzatori a 50Hz/60Hz dove la velocità di commutazione è trascurabile e i ponti di diodi standard sono sufficientemente robusti.
Elettronica di consumo sensibile al costo: Dispositivi a bassa potenza dove il costo premium dei componenti SiC e della produzione specializzata di PCB non è giustificato.
Alimentatori lineari tradizionali: Progetti che non utilizzano topologie di commutazione.

Regole e specifiche

La seguente tabella illustra le regole di progettazione critiche per il layout della scheda raddrizzatore SiC. Queste specifiche derivano dalle migliori pratiche nell'elettronica di potenza ad alta tensione e dagli standard DFM (Design for Manufacturing).

Regola	Valore/Intervallo consigliato	Perché è importante	Come verificare	Se ignorato
Induttanza del loop di potenza	< 10 nH (Obiettivo < 5 nH)	Un di/dt elevato causa picchi di tensione ($V = L \cdot di/dt$). L'induttanza eccessiva porta a sovratensione del dispositivo.	Simulazione con 3D Field Solver / Q3D Extractor.	L'overshoot di tensione distrugge il dispositivo SiC; ringing eccessivo.
Induttanza del loop del gate	< 20 nH	Un'elevata induttanza rallenta la commutazione e causa ringing sul gate, rischiando un falso innesco.	Misurare la lunghezza della traccia; assicurarsi che il driver sia a < 20mm dal gate.	Falsa accensione (shoot-through); aumento delle perdite di commutazione.
Distanza di fuga	Secondo IPC-2221B (es. >5mm per 600V)	Previene l'arco superficiale tra nodi ad alta tensione, specialmente in ambienti sporchi.	CAD DRC (Controllo Regole di Progettazione) con regole di tensione impostate.	Arco, carbonizzazione del PCB, cortocircuito catastrofico.
Distanza di isolamento	Secondo IPC-2221B (es. >3mm per 600V)	Previene la scarica nell'aria tra parti conduttive.	CAD DRC; controllare la spaziatura dei pin dei componenti.	Scarica superficiale, pericolo per la sicurezza, guasto del dispositivo.
Spessore del rame	2 oz, 3 oz, o rame pesante	Il SiC gestisce un'elevata densità di corrente; il rame sottile causa riscaldamento resistivo ($I^2R$).	Controllare le specifiche dello stackup nelle note di produzione PCB.	Surriscaldamento della traccia, delaminazione, caduta di tensione.
Passo dei via termici	Griglia da 1.0mm - 1.2mm	Trasferisce efficientemente il calore dal componente dello strato superiore ai piani di massa interni/inferiori.	Ispezione visiva dell'impronta; simulazione termica.	Surriscaldamento del componente, riduzione della durata.
Larghezza Traccia Gate	> 20 mil (0.5mm)	Riduce l'induttanza e la resistenza della traccia per le elevate correnti di picco (2A-5A) dei gate driver.	Gestore vincoli CAD.	Commutazione lenta, aumento delle perdite di commutazione.
Routing Differenziale Gate	Accoppiamento stretto, parallelo	Rifiuta il rumore di modo comune indotto da eventi di commutazione ad alto dV/dt.	Controllo visivo; assicurarsi che il ritorno di Gate e Source siano affiancati.	Oscillazione del gate, commutazione involontaria.
Posizionamento Condensatore di Decoupling	< 5mm dai pin del dispositivo	Fornisce corrente immediata per gli eventi di commutazione, minimizzando l'area del loop.	Controllo visivo del posizionamento durante il layout.	Picchi di alta tensione, guasti EMI.
Stackup Strati	Simmetrico (es. 4 o 6 strati)	Previene la deformazione della scheda durante il reflow; consente piani di massa dedicati per la schermatura.	Rivedere lo stackup con le linee guida DFM.	Deformazione della scheda, scarse prestazioni EMI.
Apertura Solder Mask	1:1 o leggermente più grande	Assicura il rilascio della pasta saldante per pad grandi; previene la maschera di saldatura sui pad.	Ispezione con visualizzatore Gerber.	Giunti di saldatura scadenti, aumento dell'impedenza termica.
Spaziatura Componenti	> 1mm tra parti HV	Previene l'accoppiamento termico e consente il flusso del rivestimento conforme se necessario.	Revisione del disegno di assemblaggio.	Hotspot termici, vuoti nel rivestimento.

Passi di implementazione

L'esecuzione di un layout robusto della scheda raddrizzatore SiC richiede un flusso di lavoro disciplinato. Seguire questi passaggi garantisce che i requisiti elettrici, termici e meccanici siano soddisfatti contemporaneamente.

Fase 1: Stackup e selezione dei materiali

Azione: Selezionare un materiale PCB con un'elevata Tg (temperatura di transizione vetrosa) e un CTI (indice di tracciamento comparativo) appropriato.
Parametro chiave: Tg > 170°C; CTI > 600V (PLC 0) per alta tensione.
Verifica di accettazione: Confermare la disponibilità del materiale con APTPCB prima di iniziare il layout. L'FR4 standard potrebbe essere insufficiente per tensioni molto elevate; considerare i materiali elencati nella nostra guida materiali PCB.

Fase 2: Posizionamento dei componenti (Il loop critico)

Azione: Posizionare prima i diodi/MOSFET SiC e il condensatore di collegamento DC. Questi formano il loop di potenza ad alta frequenza.
Parametro chiave: La distanza tra i terminali del condensatore di collegamento DC e i terminali del dispositivo SiC deve essere minimizzata.
Verifica di accettazione: L'area fisica del loop dovrebbe essere visibile come un cerchio stretto, non come un percorso esteso.

Fase 3: Posizionamento del driver di gate

Azione: Posizionare l'IC del driver di gate immediatamente accanto all'interruttore SiC.
Parametro chiave: Lunghezza della traccia del gate < 20mm.
Verifica di accettazione: Verificare che l'uscita del gate drive e il percorso di ritorno della sorgente Kelvin corrano paralleli tra loro (instradamento a coppia differenziale).

Fase 4: Definizione del piano di alimentazione

Azione: Definire ampie aree di rame per i binari DC+ e DC-. Evitare tracce sottili per i percorsi di alimentazione.
Parametro chiave: Densità di corrente < 30 A/mm² (per il controllo dell'aumento di temperatura).
Controllo di accettazione: Utilizzare un calcolatore per verificare la larghezza della traccia rispetto alla capacità di corrente.

Fase 5: Cucitura di Via Termiche

Azione: Posizionare una griglia di via termiche sotto i pad esposti dei dispositivi SiC.
Parametro chiave: Dimensione del foro 0.3mm, passo 1.0mm, chiuse o coperte se richiesto dall'assemblaggio.
Controllo di accettazione: Assicurarsi che le via si connettano a grandi piani di rame interni o inferiori per la diffusione del calore.

Fase 6: Tagli di Isolamento ad Alta Tensione

Azione: Aggiungere zone di esclusione di routing e fessure fisiche (fresatura) tra i nodi ad alta tensione se la distanza di fuga sulla superficie è insufficiente.
Parametro chiave: La larghezza della fessura > 1mm di solito aggiunge un significativo margine di distanza di fuga.
Controllo di accettazione: Eseguire un controllo di clearance 3D nel software CAD.

Fase 7: Estrazione e Simulazione Parassitica

Azione: Se disponibili, utilizzare strumenti di simulazione per estrarre l'induttanza di loop.
Parametro chiave: Induttanza di loop totale < 10nH.
Controllo di accettazione: Se l'induttanza è alta, avvicinare i condensatori o utilizzare un approccio a busbar laminato all'interno degli strati del PCB.

Fase 8: Revisione DFM e Assemblaggio

Azione: Controllare la presenza di trappole acide, schegge e ponti di maschera di saldatura.
Parametro chiave: Larghezza minima della diga di saldatura (solitamente 4 mil).
Controllo di accettazione: Caricare i file su un visualizzatore Gerber per verificare che i dati di produzione finali corrispondano all'intento progettuale.

Modalità di guasto e risoluzione dei problemi

Anche con un'attenta disposizione del circuito stampato del raddrizzatore SiC, possono sorgere problemi durante i test. Le elevate velocità di commutazione del SiC espongono debolezze che il silicio standard nasconderebbe.

1. Sovraccarico di tensione eccessivo (Ringing)

Sintomo: I picchi di tensione attraverso il dispositivo SiC superano la tensione di rottura nominale durante lo spegnimento.
Cause: Elevata induttanza parassita nel circuito di potenza; disaccoppiamento insufficiente.
Verifiche: Misurare la distanza tra il condensatore del link DC e l'interruttore. Verificare la presenza di tracce lunghe e sottili nel percorso di potenza.
Soluzione: Aggiungere condensatori snubber ceramici ad alta frequenza (C0G/NP0) direttamente attraverso i pin del dispositivo SiC.
Prevenzione: Riprogettare il layout per minimizzare l'area fisica del circuito di commutazione.

2. Accensione Falsa (Effetto Miller)

Sintomo: Corrente di shoot-through; surriscaldamento del dispositivo; conduzione inattesa.
Cause: Accoppiamento dV/dt elevato attraverso la capacità di Miller ($C_{gd}$) che innalza la tensione di gate. Elevata induttanza nel percorso di ritorno del gate.
Verifiche: Verificare se viene utilizzato un Miller clamp attivo. Controllare l'impedenza della traccia del gate.
Soluzione: Utilizzare una tensione di pilotaggio del gate negativa (es. -4V o -5V) per fornire margine. Ridurre la resistenza del gate ($R_g$).
Prevenzione: Utilizzare rigorosamente connessioni di sorgente Kelvin. Mantenere il gate driver estremamente vicino al dispositivo.

3. Guasto EMI / EMC

Sintomo: Fallimento nei test di emissioni irradiate o condotte.
Cause: Grandi anelli di commutazione che agiscono come antenne; fronti di commutazione rapidi (alto dV/dt) che generano rumore ad alta frequenza.
Controlli: Identificare i nodi "caldi" (nodi con alto dV/dt) e controllare la loro area superficiale.
Soluzione: Aggiungere schermature; rallentare la velocità di commutazione (aumentare $R_g$) a scapito dell'efficienza; aggiungere induttori di modo comune.
Prevenzione: Minimizzare l'area di rame dei nodi ad alto dV/dt (nodi commutati) mantenendo la capacità di corrente. Utilizzare piani di massa interni come schermi.

4. Fuga Termica

Sintomo: La temperatura del dispositivo aumenta in modo incontrollato fino alla distruzione.
Cause: Scarsa interfaccia termica; peso insufficiente del rame; mancanza di vie termiche.
Controlli: Ispezionare i vuoti di saldatura sul pad termico (raggi X). Verificare la connettività delle vie termiche.
Soluzione: Migliorare il raffreddamento (dissipatore, ventola).
Prevenzione: Utilizzare rame da 2oz o 3oz. Massimizzare il numero di vie termiche. Assicurarsi che il processo di assemblaggio PCB raggiunga <25% di vuoti su pad grandi.

5. Rottura dell'Ossido di Gate

Sintomo: Cortocircuito permanente tra Gate e Source.
Cause: Picchi di tensione sul gate indotti dall'accoppiamento dell'anello di potenza o da ESD.
Controlli: Verificare la presenza di diodi Zener che proteggono il gate.
Soluzione: Installare diodi TVS bidirezionali vicino ai pin gate-source.
Prevenzione: Accoppiamento stretto delle tracce di gate e source (routing differenziale) per rifiutare il rumore indotto.

6. Fatica delle giunzioni di saldatura

Sintomo: Funzionamento intermittente o circuiti aperti dopo cicli termici.
Cause: Disallineamento del CTE (Coefficiente di Espansione Termica) tra il package ceramico SiC e il PCB FR4.
Controlli: Ispezionare le giunzioni per crepe.
Soluzione: Utilizzare underfill o leghe di saldatura flessibili.
Prevenzione: Scegliere materiali PCB con CTE più vicino al componente, o utilizzare package con pin per alleviare lo stress.

Decisioni di progettazione

Quando si pianifica il layout di una scheda raddrizzatore SiC, diverse decisioni strategiche devono essere prese all'inizio del processo. Queste scelte determinano il costo, le prestazioni e la producibilità della scheda finale.

Selezione dei materiali: FR4 vs. Substrati Specializzati Il FR4 standard è conveniente ma presenta limitazioni nella conduttività termica e nella perdita ad alta frequenza. Per applicazioni SiC ad alta potenza, gli ingegneri spesso considerano:

FR4 ad alto Tg: Essenziale per la saldatura senza piombo e le alte temperature operative.
Substrati Ceramici (DBC): Utilizzati per moduli di potenza estremamente elevata, offrendo prestazioni termiche superiori ma a un costo molto più elevato.
PCB a Nucleo Metallico (MCPCB): Eccellente per la dissipazione del calore ma generalmente limitato al routing a strato singolo, rendendo difficile un layout a bassa induttanza.
Guida alla Decisione: Utilizzare FR4 ad alto Tg con rame pesante per la maggior parte dei progetti <10kW. Considerare IMS/MCPCB solo se la topologia consente un routing semplice.

Spessore del Rame: 1oz vs. Rame Pesante I dispositivi SiC sono piccoli ma gestiscono una potenza enorme.

1oz (35µm): Generalmente insufficiente per il percorso di potenza principale nei progetti SiC, a meno che le tracce non siano estremamente larghe.
2oz - 3oz (70µm - 105µm): Lo standard per l'elettronica di potenza. Consente tracce più strette (riducendo l'induttanza) pur gestendo la corrente.
Guida alla Decisione: Iniziare con rame da 2oz. Se la simulazione termica mostra punti caldi, passare a 3oz o aggiungere busbar.

Finitura Superficiale

HASL (Hot Air Solder Leveling): Non raccomandato per package SiC a passo fine a causa delle superfici irregolari.
ENIG (Electroless Nickel Immersion Gold): Eccellente planarità, buono per il wire bonding e il passo fine.
Argento ad Immersione: Buona conduttività ma sensibile all'ossidazione.
Guida alla Decisione: Scegliere ENIG per il miglior equilibrio tra planarità, saldabilità e affidabilità nelle schede SiC di alto valore.

Topologia del Gate Drive

Unipolare (da 0V a 15V): Più semplice, ma rischia l'accensione falsa a causa dell'effetto Miller.
Bipolare (da -4V a 15V): Richiede un alimentatore più complesso ma fornisce una robusta immunità contro l'attivazione falsa.
Guida alla Decisione: Utilizzare sempre un gate drive bipolare per progetti SiC >600V o topologie a commutazione dura.

FAQ

D: Perché l'induttanza di loop è più critica nel SiC rispetto agli IGBT al Silicio? A: I dispositivi SiC commutano da 10 a 100 volte più velocemente degli IGBT. Il picco di tensione generato è proporzionale alla velocità di commutazione ($di/dt$). Anche 10nH di induttanza possono generare picchi di tensione distruttivi alle velocità SiC, mentre un IGBT potrebbe tollerarli.

Il $di/dt$ del SiC può superare i 3000 A/µs.
Il $di/dt$ dell'IGBT è tipicamente < 500 A/µs.

D: Posso usare FR4 standard per schede raddrizzatore SiC? R: Sì, ma con riserve. È necessario utilizzare FR4 ad alto Tg (Tg > 170°C) per resistere alle temperature operative più elevate. Per tensioni >1000V, prestare molta attenzione al valore CTI del laminato per prevenire il tracking.

D: Cos'è la connessione Kelvin e perché è obbligatoria? R: Una connessione Kelvin separa il percorso di potenza ad alta corrente dal percorso di controllo (gate) sensibile.

Impedisce che la caduta di tensione attraverso l'induttanza di sorgente si sottragga alla tensione di pilotaggio del gate.
Senza di essa, la commutazione rallenta e si verificano oscillazioni.

D: Come gestisco il calore se il dispositivo SiC è a montaggio superficiale (SMD)? R: È necessario fare affidamento sul PCB per il raffreddamento.

Utilizzare una fitta schiera di vie termiche (foro da 0.3mm, passo da 1mm) sotto il pad termico.
Collegare queste vie a grandi piani di rame sugli strati interni e inferiori.
Fissare un dissipatore di calore alla parte inferiore del PCB utilizzando un materiale di interfaccia termica (TIM).

D: Qual è la larghezza di traccia del gate consigliata? R: Sebbene la corrente media del gate sia bassa, la corrente di picco è alta (spesso 2A–5A).

Utilizzare tracce larghe almeno 20 mil (0.5mm).
Mantenere la lunghezza inferiore a 20mm.
Minimizzare i via nel percorso del gate (i via aggiungono induttanza).

D: Dovrei usare un piano di massa per i layout SiC? R: Sì, ma fai attenzione.

Se possibile, non posizionare un piano di massa direttamente sotto il nodo di commutazione ad alta tensione (drain/collettore), poiché ciò crea una capacità parassita ($C_{oss}$) che aumenta le perdite di commutazione.
Utilizzare piani di massa sotto i circuiti di controllo a bassa tensione per schermarli dal rumore.

D: Come garantisce APTPCB l'affidabilità delle schede SiC? R: Utilizziamo l'ispezione ottica automatizzata (AOI) e l'E-testing per verificare la connettività. Per le schede ad alta tensione, possiamo eseguire controlli specifici di controllo dell'impedenza e garantire che le specifiche dei materiali (come l'adesione del rame pesante) soddisfino gli standard IPC Classe 2 o 3.

D: Qual è l'impatto delle "trappole acide" nei layout ad alta tensione? R: Le trappole acide (angoli acuti nelle tracce) possono trattenere l'agente di incisione, causando corrosione nel tempo. Nelle schede SiC ad alta tensione, questa corrosione può portare a circuiti aperti o, peggio, creare un percorso per l'arco elettrico. Utilizzare sempre angoli di 45 gradi, mai angoli di 90 gradi o acuti.

D: Come si calcola la distanza di fuga richiesta per SiC a 1200V? R: Fare riferimento a IPC-2221B.

Per conduttori esterni non rivestiti: ~6mm a 10mm a seconda del grado di inquinamento.
L'uso di una fessura (fresatura) tra i pad può aumentare efficacemente la distanza di fuga senza allontanare ulteriormente i componenti.

D: Qual è il modo migliore per testare una scheda SiC prototipo? R: Iniziare con bassa tensione (es. 50V) e verificare i segnali di gate.

Utilizzare un oscilloscopio ad alta larghezza di banda (>500MHz) e sonde differenziali ad alta tensione.
Le sonde passive standard caricheranno il circuito e forniranno forme d'onda errate.
Aumentare lentamente la tensione del bus monitorando il ringing.

Glossario (termini chiave)

Termine	Definizione
SiC (Carburo di Silicio)	Un materiale semiconduttore a band gap ampio che consente tensioni, temperature e frequenze di commutazione più elevate rispetto al Silicio.
Induttanza Parassita	Induttanza indesiderata inerente alle tracce PCB e ai terminali dei componenti che resiste al cambiamento di corrente.
dV/dt	La velocità di variazione della tensione nel tempo. Un dV/dt elevato nel SiC causa accoppiamento di rumore e EMI.
di/dt	La velocità di variazione della corrente nel tempo. Un di/dt elevato genera picchi di tensione attraverso le induttanze.
Connessione Kelvin	Una tecnica di layout che utilizza coppie separate di contatti per il trasporto di corrente e il rilevamento di tensione (o gating) per eliminare le interferenze.
Effetto Miller	L'aumento della capacità di ingresso equivalente dovuto all'amplificazione della capacità tra i terminali di ingresso e di uscita ($C_{gd}$).
Area del Loop	L'area fisica racchiusa dal percorso della corrente. Area maggiore = induttanza maggiore = prestazioni peggiori.
Distanza di Creepage	La distanza più breve tra due parti conduttive lungo la superficie del materiale isolante.
Distanza di Clearance	La distanza più breve tra due parti conduttive attraverso l'aria.
CTI (Indice di Tracciamento Comparativo)	Una misura delle proprietà di scarica elettrica (tracking) di un materiale isolante.
Via Termica	Un foro placcato utilizzato specificamente per condurre il calore da uno strato del PCB a un altro, piuttosto che solo segnali elettrici.
Anello di Commutazione	Il percorso che la corrente prende durante la transizione dalla conduzione dell'interruttore alla conduzione del diodo (e viceversa).

Conclusione

La progettazione di un layout di scheda raddrizzatore SiC è un atto di bilanciamento tra la minimizzazione dell'induttanza parassita, la gestione di carichi termici intensi e l'adesione alle norme di sicurezza per l'alta tensione. La differenza tra un modulo di potenza affidabile e un prototipo fallito spesso risiede nei dettagli: la strettezza dell'anello di commutazione, la simmetria del routing e la qualità del substrato del PCB.

Seguendo le specifiche e i passaggi di risoluzione dei problemi sopra descritti, è possibile sfruttare appieno il potenziale della tecnologia al Carburo di Silicio. Quando sei pronto a trasformare il tuo layout in una realtà fisica, APTPCB è pronta ad assisterti. Le nostre capacità produttive sono ottimizzate per i requisiti di rame pesante, alto Tg e tolleranza di precisione dell'elettronica di potenza moderna.

Invia oggi stesso i tuoi file Gerber per una revisione DFM completa e assicurati che il tuo progetto SiC sia costruito per funzionare al meglio.