Compute Express Link (CXL) 3.0: definición, alcance y a quién va dirigida esta guía

Compute Express Link (CXL) 3.0 introduce un salto masivo en las velocidades de transferencia de datos, duplicando el ancho de banda de CXL 2.0 a 64 GT/s utilizando señalización PAM4. Para los ingenieros de hardware y los líderes de adquisiciones, la validación de PCB de interfaz CXL 3.0 es el proceso crítico para verificar que la placa desnuda y el ensamblaje pueden soportar físicamente estas señales de alta frecuencia sin corrupción de datos. Va más allá de las pruebas de continuidad estándar, abarcando una rigurosa verificación de la integridad de la señal, el cumplimiento de los materiales y la precisión de fabricación.

Esta guía está diseñada para los tomadores de decisiones que adquieren PCB para servidores de centros de datos, expansores de memoria y aceleradores. Se centra en los desafíos de la capa física impuestos por PCIe 6.0 (la base de CXL 3.0). Aprenderá a definir especificaciones que prevengan la pérdida de señal, a identificar los riesgos de fabricación tempranamente y a calificar a los proveedores capaces de manejar materiales de ultra baja pérdida.

En APTPCB (APTPCB PCB Factory), vemos que muchos diseños fallan no por errores lógicos, sino porque la placa física no puede manejar los márgenes ajustados de la modulación PAM4. Este manual proporciona los criterios accionables necesarios para validar sus diseños CXL 3.0 antes de la producción en masa.

Compute Express Link (CXL) 3.0 (y cuándo un enfoque estándar es mejor)

La validación estándar de PCB (continuidad IPC Clase 2/3 e inspección visual) es insuficiente para velocidades CXL 3.0. Los márgenes de señal en PAM4 son significativamente menores que en NRZ (utilizado en PCIe 5.0 e inferiores), lo que hace que la placa sea altamente sensible al ruido, la diafonía y las inconsistencias del material.

Utilice una validación rigurosa de PCB de interfaz CXL 3.0 cuando:

• Diseñe expansores de memoria: Su placa conecta CPUs a recursos de memoria compartidos utilizando protocolos CXL.
• Backplanes de alta velocidad: Está enrutando señales sobre trazas largas (>10 pulgadas) donde la pérdida de inserción se vuelve crítica.
• Utilice señalización PAM4: El diseño opera a 64 GT/s; la validación estándar FR4 no detectará fallas dependientes de la frecuencia.
• El número de capas excede 12+: Un alto número de capas aumenta los riesgos de registro que pueden arruinar el control de impedancia.

Manténgase en la validación estándar cuando:

• Interfaces heredadas: La placa solo admite velocidades CXL 1.1 o PCIe 4.0 (16 GT/s).
• Periféricos de baja velocidad: El PCB gestiona la alimentación o las señales de banda lateral (SMBus, I2C) pero no transporta los carriles de datos CXL principales.
• Solo prototipado lógico: Está probando la funcionalidad a velocidades reducidas y no necesita una certificación completa de la integridad de la señal todavía.

Compute Express Link (CXL) 3.0 (materiales, apilamiento, tolerancias)

Para garantizar la integridad de la señal a 32 GHz (frecuencia de Nyquist para 64 GT/s), las especificaciones deben ser explícitas. Solicitudes vagas como "control de impedancia" conducirán a pérdidas de rendimiento.

• Material base (Laminado): Debe utilizar materiales de ultra baja pérdida.
  • Objetivo: Df < 0,002 a 10 GHz.
  • Ejemplos: Panasonic Megtron 7/8, Isola Tachyon 100G, o equivalente.
• Rugosidad de la lámina de cobre: El cobre HVLP (Hyper Very Low Profile) o VLP2 es obligatorio para reducir las pérdidas por efecto pelicular.
  • Objetivo: Rz < 2,0 µm.
• Control de impedancia: Se requieren tolerancias más estrictas para los pares diferenciales (85Ω o 100Ω).
  • Objetivo: ±5% o ±7% (la tolerancia estándar de ±10% suele ser demasiado holgada para CXL 3.0).
• Taladrado posterior (Backdrilling): Esencial para eliminar los talones de vía que causan la reflexión de la señal.
  • Objetivo: Longitud del talón restante < 6–8 mils (0,15–0,20 mm).
• Estilo de tejido de vidrio: Vidrio extendido (por ejemplo, 1067, 1078, 1086) para prevenir el efecto de tejido de fibra (sesgo).
  • Requisito: Vidrio extendido mecánicamente o enrutamiento en zigzag (rotación de 10 grados).
• Tecnología de vías: Vías ciegas y enterradas, o VIPPO (Via-in-Pad Plated Over) para salidas BGA de alta densidad.
  • Relación de aspecto: Hasta 12:1 para orificios pasantes; 0,8:1 para microvías.
• Acabado superficial: ENIG (Níquel químico-oro de inmersión) o Plata de inmersión.
  • Restricción: Evitar HASL debido a la superficie irregular; evitar el Oro grueso (ENEPIG) si las uniones frágiles son una preocupación, aunque a menudo se utiliza para la unión por hilo.
• Precisión de registro: La desalineación capa a capa debe minimizarse para mantener el acoplamiento.
  • Objetivo: ±3 mils o mejor.
• Limpieza: Los niveles de contaminación iónica deben controlarse estrictamente para prevenir la migración electroquímica.
  • Estándar: < 1,56 µg/cm² equivalente de NaCl.
• Máscara de soldadura: Se prefiere una máscara de soldadura de baja pérdida, o retire la máscara sobre las trazas de alta velocidad en las capas externas.

Compute Express Link (CXL) 3.0 (causas raíz y prevención)

Los diseños CXL 3.0 de alta velocidad son implacables. Pequeñas desviaciones de fabricación que son aceptables en placas estándar pueden causar fallos en el entrenamiento de enlace en las interfaces CXL.

1. Riesgo: Pérdida de inserción excesiva

   • Causa raíz: Lote de material incorrecto o alta rugosidad del cobre.
   • Detección: Pruebas VNA en cupones de prueba.
   • Prevención: Especificar cobre HVLP y la serie exacta de laminado en el plano de fabricación.

2. Riesgo: Sesgo de señal (efecto de tejido de fibra)

   • Causa raíz: Trazas de par diferencial que se alinean con los huecos/nudos del tejido de vidrio, causando variaciones de velocidad.
   • Detección: Pruebas TDR que muestran variaciones de impedancia; desajuste de fase.
   • Prevención: Utilizar estilos de vidrio extendido o rotar el diseño/panel 10 grados.

3. Riesgo: Reflexiones de stub de vía

   • Causa raíz: Contratallado incompleto que deja un stub largo (>10 mils).
   • Detección: Análisis de microsección (corte transversal) o TDR.
   • Prevención: Establecer tolerancias estrictas de profundidad de contratallado y definir claramente las capas "obligatorias de corte".

4. Riesgo: Discontinuidad de impedancia en el BGA

• Causa Raíz: Mal enrutamiento de breakout o falta de referencia a tierra bajo el campo BGA.
• Detección: Simulación (pre-diseño) y TDR (post-fabricación).
• Prevención: Usar microvías HDI para minimizar la longitud del breakout; asegurar que los planos de referencia sean continuos.

5. Riesgo: Crecimiento de CAF (Filamento Anódico Conductivo)

   • Causa Raíz: Polarización de alto voltaje + humedad + fibras de vidrio huecas.
   • Detección: Pruebas de Temperatura-Humedad-Polarización (THB).
   • Prevención: Usar materiales resistentes a CAF y mantener un espaciado mínimo de pared a pared del orificio.

6. Riesgo: Cráteres en las almohadillas (Pad Cratering)

   • Causa Raíz: Material laminado quebradizo bajo estrés mecánico durante el ensamblaje.
   • Detección: Pruebas de tracción/cizallamiento.
   • Prevención: Usar sistemas de resina con mayor tenacidad a la fractura; evitar colocar vías directamente en los bordes de las almohadillas si es posible.

7. Riesgo: PIM (Intermodulación Pasiva)

   • Causa Raíz: Mala calidad de grabado del cobre u oxidación.
   • Detección: Pruebas PIM (raro para digital, pero relevante para placas híbridas).
   • Prevención: Química de grabado de alta calidad y control del acabado superficial.

8. Riesgo: Delaminación Térmica

   • Causa Raíz: Desajuste en el CTE (Coeficiente de Expansión Térmica) durante el reflujo.
   • Detección: Prueba de flotación de soldadura / Simulación de reflujo.
   • Prevención: Asegurar que se utilicen materiales con alto Tg (>170°C) y Td (>340°C).

Compute Express Link (CXL) 3.0 (pruebas y criterios de aprobación)

La validación asegura que la placa fabricada coincide con la simulación. Para CXL 3.0, la simple continuidad eléctrica no es suficiente.

• Prueba de impedancia (TDR):
  • Objetivo: Verificar que la impedancia de las trazas coincide con el diseño (85Ω/100Ω).
  • Método: Reflectometría en el dominio del tiempo en cupones y trazas en circuito.
  • Criterios de aprobación: Dentro de ±5% (o la tolerancia especificada) del objetivo.
• Prueba de pérdida de inserción:
  • Objetivo: Asegurar que la fuerza de la señal sigue siendo viable a 32 GHz.
  • Método: Analizador de red vectorial (VNA) utilizando los métodos SET2DIL o SPP.
  • Criterios de aprobación: Pérdida < X dB/pulgada (según lo definido por la hoja de especificaciones del material).
• Verificación de profundidad de backdrill:
  • Objetivo: Confirmar que se han eliminado los stubs.
  • Método: Microsección (destructiva) o rayos X (no destructiva).
  • Criterios de aprobación: Longitud del stub < 8 mils; sin daños en las capas internas.
• Prueba de estrés de interconexión (IST):
  • Objetivo: Verificar la fiabilidad de las vías bajo ciclos térmicos.
  • Método: Ciclos térmicos rápidos de cupones.
  • Criterios de aprobación: Cambio de resistencia < 10% después de 500 ciclos.
• Prueba de soldabilidad:
  • Objetivo: Asegurar que las almohadillas aceptan la soldadura correctamente.
  • Método: IPC-J-STD-003.
  • Criterios de aprobación: >95% de cobertura de humectación.
• Prueba de contaminación iónica:
  • Objetivo: Prevenir la corrosión y las fugas.
  • Método: Prueba ROSE o cromatografía iónica.
  • Criterios de aprobación: < 1,56 µg/cm² equivalente de NaCl.
• Medición dimensional:
• Objetivo: Verificar el ajuste físico y la alineación de las capas.
• Método: Medición CMM u óptica.
• Criterios de aprobación: Dimensiones dentro de las tolerancias del dibujo; deformación/torsión < 0,75%.
• Resistencia al pelado del cobre:
• Objetivo: Asegurar la adhesión de las pistas.
• Método: IPC-TM-650 2.4.8.
• Criterios de aprobación: Cumple los requisitos de IPC Clase 3 para el laminado específico.

Compute Express Link (CXL) 3.0 (RFQ, auditoría, trazabilidad)

Utilice esta lista de verificación para evaluar a los proveedores. Si un proveedor no puede proporcionar estos puntos de datos, es probable que no esté listo para la producción en volumen de CXL 3.0.

Grupo 1: Entradas de RFQ (Lo que usted envía)

• Archivos Gerber completos (RS-274X o X2) u ODB++.
• Dibujo de apilamiento que especifique el material por nombre (por ejemplo, "Megtron 7", no solo "Baja pérdida").
• Tabla de impedancia con capa, ancho de traza y planos de referencia.
• Tabla de perforación que identifique claramente los pares de perforación trasera (Capa de inicio -> Capa de parada).
• Netlist para comparación de pruebas eléctricas.
• Dibujo de fabricación con los requisitos de Clase 3 anotados.
• Requisitos de panelización (si el ensamblaje es automatizado).
• Solicitudes de cupones de prueba especiales (SET2DIL, SPP).

Grupo 2: Prueba de capacidad (Lo que ellos proporcionan)

• Evidencia de certificación UL para el material específico de alta velocidad.
• Informes TDR de muestra de construcciones de alta velocidad similares.
• Lista de equipos: ¿Poseen un VNA capaz de 40+ GHz?
• Estudio de capacidad de retroperforación (datos CpK para control de profundidad).
• Capacidad de perforación láser para microvías (si se utiliza HDI).
• Datos de precisión de registro para recuentos altos de capas (más de 20 capas).

Grupo 3: Sistema de Calidad y Trazabilidad

• ISO 9001 y preferiblemente AS9100 (para alta fiabilidad).
• Certificado de Conformidad de Material (CoC) del fabricante de laminado.
• Informes de sección transversal para cada lote de producción.
• Inspección Óptica Automatizada (AOI) utilizada en todas las capas internas.
• Certificación de Prueba Eléctrica (ET) al 100%.
• Sistema de trazabilidad (QR/Código de barras en PCB) vinculado a los datos del proceso.

Grupo 4: Control de Cambios y Entrega

• Acuerdo PCN (Notificación de Cambio de Proceso): No hay sustituciones de material sin aprobación.
• Informe DFM proporcionado antes de que comience la producción.
• Flujo de proceso EQ (Pregunta de Ingeniería).
• Especificaciones de embalaje (sellado al vacío, desecante, tarjeta indicadora de humedad).
• Confirmación del plazo de entrega para laminados especializados (a menudo 4-6 semanas).

Compute Express Link (CXL) 3.0 (compromisos y reglas de decisión)

Equilibrar el rendimiento con el costo es el desafío principal en la validación de PCB de interfaz CXL 3.0.

1. Selección de Materiales: Rendimiento vs. Costo
   • Si prioriza el alcance máximo de la señal (>20 pulgadas): Elija Megtron 7/8 o Tachyon 100G. Estos son caros pero necesarios para canales largos.

• Si prioriza el costo en enlaces más cortos (<5 pulgadas): Elija Megtron 6 o IT-968. Ofrecen un rendimiento decente a un precio más bajo, pero tienen una mayor pérdida.
• Regla de decisión: Nunca use FR4 estándar para las líneas de datos CXL.

2. Acabado superficial: Pérdida vs. Fiabilidad

   • Si prioriza la menor pérdida de inserción: Elija Immersion Silver. No tiene efecto piel de níquel, pero es sensible a la manipulación/deslustre.
   • Si prioriza la vida útil y la fiabilidad del ensamblaje: Elija ENIG. Es robusto, pero tiene una pérdida ligeramente mayor debido al níquel.
   • Regla de decisión: Use ENIG para placas de servidor generales; use Plata solo si los márgenes son extremadamente ajustados.

3. Apilamiento: Densidad vs. Integridad de la señal

   • Si prioriza la densidad de enrutamiento: Use HDI (Microvías). Esto reduce los stubs de forma natural, pero aumenta significativamente el costo.
   • Si prioriza el costo: Use Through-hole con Backdrilling. Es más barato, pero requiere una validación estricta del control de profundidad.
   • Regla de decisión: Use HDI para salidas BGA < 0,8 mm de paso; use backdrilling para conectores estándar.

4. Pruebas: Completas vs. Muestreo

   • Si prioriza cero defectos: Requerir 100% de pruebas TDR y VNA en cupones de cada panel.
   • Si prioriza la velocidad/el costo: Pruebe cupones de 2 paneles por lote y confíe en los controles de proceso.
   • Regla de decisión: Para NPI (Introducción de Nuevo Producto), pruebe al 100%. Para la producción en masa, pase al muestreo basado en CpK.

Compute Express Link (CXL) 3.0 (costo, plazo de entrega, archivos DFM, materiales, pruebas)

P: ¿Cómo se compara el costo de validación de PCB de interfaz CXL 3.0 con el de las placas PCIe 4.0 estándar? La validación para CXL 3.0 es entre un 30 y un 50% más cara debido al costo de los materiales de ultra baja pérdida (que pueden costar 3 veces el precio del FR4 estándar) y la necesidad de pruebas avanzadas como VNA y verificación de backdrill.

P: ¿Cuál es el plazo de entrega típico para los prototipos de validación de PCB de interfaz CXL 3.0? El plazo de entrega estándar es de 15 a 20 días hábiles. Esto se debe a la adquisición de laminados especializados y a los complejos ciclos de laminación requeridos para placas con un alto número de capas.

P: ¿Qué archivos DFM específicos se necesitan para la validación de PCB de interfaz CXL 3.0? Además de los Gerbers estándar, debe proporcionar un archivo IPC-2581 o ODB++ (datos inteligentes), un stackup detallado con constantes de material (Dk/Df) y un archivo de perforación que marque explícitamente las capas de backdrill.

P: ¿Puedo usar materiales FR4 estándar para la validación de PCB de interfaz CXL 3.0? No. El FR4 estándar tiene una tangente de pérdida (Df) de alrededor de 0.02, lo que destruiría la integridad de la señal de las señales PAM4 de 64 GT/s. Debe usar materiales con Df < 0.004.

P: ¿Cuáles son los criterios de aceptación para las pruebas de impedancia de validación de PCB de interfaz CXL 3.0? La mayoría de los diseños CXL requieren una impedancia diferencial de 85Ω o 100Ω con una tolerancia de ±5%. Una tolerancia de ±10% suele ser demasiado holgada para mantener los márgenes de pérdida de retorno requeridos. P: ¿Cómo valido la profundidad de retroperforación en la validación de PCB de interfaz CXL 3.0? La validación no destructiva es difícil; los proveedores suelen utilizar microsecciones en cupones de prueba ubicados en los rieles del panel para verificar que la profundidad de perforación esté dentro de las zonas especificadas de "debe cortar" y "no debe cortar".

P: ¿Por qué es importante el estilo de tejido de vidrio en la validación de PCB de interfaz CXL 3.0? A 32 GHz, el espacio entre los haces de vidrio puede causar una distorsión de la señal si una pata de un par diferencial viaja sobre vidrio y la otra sobre resina. El vidrio extendido (1067/1078) elimina estos espacios.

P: ¿APTPCB realiza pruebas VNA para la validación de PCB de interfaz CXL 3.0? Sí, para aplicaciones de alta frecuencia, podemos realizar pruebas de pérdida de inserción utilizando VNA en cupones de prueba para asegurar que el proceso de fabricación no ha degradado las propiedades del material.

Compute Express Link (CXL) 3.0 (páginas y herramientas relacionadas)

• Fabricación de PCB de alta velocidad: Explore nuestras capacidades para fabricar placas con impedancia controlada y baja pérdida de señal.
• Soluciones de PCB para servidores y centros de datos: Descubra cómo apoyamos los requisitos específicos de fiabilidad y escala de la infraestructura de los centros de datos.
• Materiales de PCB Panasonic Megtron: Detalles sobre los laminados de la serie Megtron esenciales para el rendimiento de CXL 3.0.
• Calculadora de impedancia: Una herramienta para ayudarle a estimar los anchos y espaciados de las pistas para su impedancia objetivo.
• Pruebas y garantía de calidad: Una descripción general de nuestros protocolos de prueba, incluyendo TDR, AOI y pruebas de fiabilidad.

Compute Express Link (CXL) 3.0 (revisión DFM + precios)

¿Listo para validar su diseño? Envíe sus datos a APTPCB para una revisión DFM exhaustiva y precios precisos.

Por favor, incluya lo siguiente para un presupuesto preciso:

1. Archivos Gerber / ODB++: Conjunto de datos completo.
2. Dibujo de apilamiento: Especifique el material (por ejemplo, Megtron 7) y el número de capas.
3. Tabla de perforación: Indique claramente los requisitos de perforación posterior (backdrill).
4. Volumen: Cantidad de prototipos vs. Estimación de producción en masa.
5. Requisitos de prueba: Especifique si se necesitan cupones VNA o TDR especializados.

Compute Express Link (CXL) 3.0

La validación de PCB de interfaz CXL 3.0 es el puente entre un diseño teórico de alta velocidad y un producto de hardware funcional y fiable. Al definir estrictamente los materiales, aplicar tolerancias de fabricación ajustadas y ejecutar un plan de validación robusto, se asegura que su hardware pueda mantener velocidades de 64 GT/s sin corrupción de datos. Concéntrese en la física de la placa —pérdida, sesgo y reflexiones— y asóciese con un proveedor que comprenda la precisión requerida para los centros de datos de próxima generación.

Related links

• Fabricación de PCB de alta velocidad
• Soluciones de PCB para servidores y centros de datos
• Materiales de PCB Panasonic Megtron
• Calculadora de impedancia
• Pruebas y garantía de calidad