Servicios de PCB de alta velocidad de APTPCB

Entregamos apilamientos de baja pérdida, documentación de SI y disciplina de fabricación para sistemas SERDES, PAM4 y RF/microondas.

Tipos de PCB de alta velocidad

Elija entre construcciones híbridas FR-4/baja pérdida, apilamientos completos de bajo Df, backplanes o reemplazos de mazos de alta velocidad rígido-flexibles.

• Multicapa híbrido de alta velocidad – Núcleos de baja pérdida cerca de las capas SERDES con FR-4 en otros lugares para controlar el costo.
• Apilamientos completos de baja pérdida – Megtron, Tachyon o I-Speed en todo el diseño para construcciones de hoja-espina (leaf-spine) de 56–112 Gbps.
• Backplane y Midplane – Apilamientos de más de 20 capas con backdrill dual, conectores de ajuste a presión y planos de cobre pesado.
• Rígido-flexible de alta velocidad – Las colas flexibles transportan enlaces de alta velocidad entre secciones rígidas para carcasas compactas.
• Híbridos de RF/microondas – Núcleos de PTFE o hidrocarburo cerca de las antenas, FR-4 para secciones de lógica y potencia.

Control de vía, lanzamiento y transición

• PTH con Backdrill: Elimine los stubs de vía que alimentan los canales SERDES para reducir las reflexiones.
• VIPPO: Vía en almohadilla chapada para BGA de paso fino, minimizando la inductancia en los lanzamientos.
• Microvías apiladas / escalonadas: Conecte capas densas de BGA sin añadir stubs.
• Núcleos de cobre recubierto de resina (RCC): Núcleos ultrafinos que mantienen constante el espaciado dieléctrico.
• Lanzamientos de borde embebidos: Transiciones controladas a conectores coaxiales o SMPM.
• Retornos a tierra biselados: Mantenga caminos de retorno cortos bajo los pares diferenciales.

Muestras de apilamientos de alta velocidad

• Híbrido de 14L: Pares de señal Megtron 6 en L2/L13 con núcleos FR-4 para distribución de potencia.
• Backplane de 20L: Grupos de stripline duales, operaciones de backdrill dual y zonas de conectores de ajuste a presión.
• Rígido-flexible de alta velocidad: Núcleo rígido de 8L con 2 colas flexibles que transportan enlaces PCIe Gen5 entre módulos.

Materiales y pautas de diseño

Empareje núcleos de bajo Df con cobre HVLP, controle el contenido de resina y mantenga apilamientos simétricos para mitigar el sesgo y el alabeo.

• Especifique la constante dieléctrica y el factor de disipación por capa para controlar el retraso y la pérdida.
• Use cobre VLP o HVLP para reducir la pérdida del conductor mientras equilibra el costo.
• Mantenga un espesor dieléctrico consistente para mantener la impedancia dentro de ±5%.
• Evite divisiones de plano bajo pares diferenciales; proporcione vías de retorno cerca de las transiciones.

Confiabilidad y validación de SI

La pérdida de inserción, el sesgo, la altura del ojo y la impedancia se verifican mediante cupones, TDR y barridos VNA opcionales antes del envío.

Guía de costos y aplicaciones

• Apilamientos híbridos: Use laminados de baja pérdida solo en capas críticas para controlar el BOM.
• Construcciones de backplane: Consolide los conectores de ajuste a presión y comparta los taladros para reducir costos.
• Prototipos SI de entrega rápida: Estandarice los recuentos de capas y materiales para una cotización más rápida y un NRE menor.