PCB de puente Chiplet para centro de datos: Especificaciones de fabricación, lista de verificación de diseño y guía de solución de problemas

PCB de puente Chiplet para centro de datos: respuesta rápida (30 segundos)

El diseño y la fabricación de una PCB de puente Chiplet para centro de datos requiere navegar por la densidad extrema de la integración heterogénea. A diferencia de las placas de servidor estándar, estos sustratos deben soportar un enrutamiento submicrónico y matrices de puente incrustadas (como EMIB o puentes orgánicos) para vincular la lógica de alto rendimiento (CPU/GPU) con la memoria de alto ancho de banda (HBM).

Densidad crítica: Requiere capacidades de Línea/Espacio (L/S) a menudo por debajo de 10µm/10µm en la región del puente, lo que necesita Procesos Semi-Aditivos Modificados (mSAP).
Estabilidad del material: Los materiales de alto Tg y bajo CTE (como ABF o BT especializado) son obligatorios para evitar la deformación durante el reflujo de paquetes grandes.
Control de planitud: La coplanaridad debe mantenerse dentro de límites estrictos (a menudo <50µm en todo el paquete) para garantizar una conectividad micro-bump fiable.
Gestión térmica: La alta densidad de potencia (a menudo >500W por paquete) exige capas de cobre pesadas o soluciones de enfriamiento integradas dentro del apilamiento.
Integridad de la señal: Las tangentes de pérdida (Df) deben ser <0.002 @ 28GHz para soportar velocidades de señalización PCIe Gen 6/7 y PAM4.
Validación: APTPCB (APTPCB PCB Factory) recomienda una inspección óptica automatizada (AOI) al 100% y pruebas eléctricas especializadas para las interconexiones del puente antes del ensamblaje final.

Cuándo se aplica (y cuándo no) la PCB de puente Chiplet para centro de datos

Comprender cuándo hacer la transición de un diseño de PCB monolítico a un sustrato habilitado para chiplets es vital para la eficiencia en costos y rendimiento.

Utilice una PCB de puente Chiplet para centros de datos cuando:

Se exceden los límites del retículo: El tamaño de su dado de silicio se acerca o excede el límite del retículo de fabricación (aprox. 850mm²), lo que requiere que el diseño se divida en chiplets más pequeños.
Se necesita integración heterogénea: Necesita combinar diferentes nodos de proceso (por ejemplo, lógica de 3nm con E/S de 12nm o analógica) en un solo interposer o sustrato.
Integración HBM: El diseño utiliza pilas de memoria de alto ancho de banda (HBM) que requieren interfaces paralelas de ultra-corta distancia y alta densidad (HBI/AIB) que las trazas de PCB estándar no pueden soportar.
Escalabilidad modular: Está construyendo una plataforma de servidor donde el número de núcleos escala añadiendo más mosaicos de cómputo en lugar de rediseñar un dado monolítico masivo.

NO utilice una PCB de puente Chiplet para centros de datos cuando:

Aplicaciones de servidor estándar: Los servidores de propósito general que utilizan CPUs comerciales no requieren sustratos personalizados con puente integrado; la tecnología estándar de PCB para servidores y centros de datos es suficiente.
Interfaces de baja velocidad: Si las interconexiones están limitadas a DDR4/5 o PCIe Gen 4 estándar, el costo de la integración del puente no produce ROI.
Proyectos sensibles al costo: La pérdida de rendimiento y la complejidad de fabricación de los sustratos de chiplets los hacen significativamente más caros que las placas HDI estándar.
Bajas cargas térmicas: Los diseños que consumen <100W típicamente no enfrentan los problemas de expansión térmica que requieren sustratos de empaquetado de chiplets avanzados.

Reglas y especificaciones de PCB de puente de chiplets para centros de datos (parámetros clave y límites)

La siguiente tabla describe las restricciones de fabricación y los valores recomendados para una producción de alto rendimiento. Ignorar estas reglas a menudo conduce a fallas de continuidad inmediatas a nivel de micro-bump.

Categoría de la regla	Valor/Rango recomendado	Por qué es importante	Cómo verificar	Si se ignora
Ancho/Espacio de la pista (Área del puente)	2µm / 2µm (Sustrato) a 9µm / 9µm	Esencial para enrutar miles de señales de E/S entre chiplets.	Imágenes directas por láser (LDI) y SEM	Cortocircuitos o ancho de banda insuficiente para HBM.
Diámetro de la microvía	20µm - 50µm	Conecta capas de alta densidad sin consumir espacio de enrutamiento.	Análisis de sección transversal	Vías abiertas o alta resistencia que causan caída de voltaje.
Material dieléctrico	Df < 0.002 (ej. Megtron 8, ABF GL102)	Previene la atenuación de la señal a altas frecuencias (56G/112G PAM4).	Pruebas TDR de impedancia	Pérdida de señal, corrupción de datos, alcance reducido.
Alabeo (Temperatura ambiente)	< 100µm (Total)	Asegura que el sustrato sea lo suficientemente plano para la colocación del chiplet.	Interferometría Moiré de sombra	Agrietamiento del dado o no humectación de las protuberancias (Head-in-Pillow).
Alabeo (Temperatura de reflujo)	< 50µm	Crítico durante la fase líquida de la soldadura para evitar puentes.	Moiré de sombra térmica	Puentes de soldadura o uniones abiertas durante el ensamblaje.
Espesor del cobre	12µm - 18µm (Señal), >35µm (Potencia)	Equilibra la capacidad de grabado de líneas finas con la entrega de energía (PDN).	Fluorescencia de rayos X (XRF)	Sobregrabado de líneas finas o caída de IR en los rieles de alimentación.
Acabado superficial de la almohadilla	ENEPIG o SOP (Solder on Pad)	Proporciona una superficie plana y resistente a la oxidación para micro-protuberancias.	XRF e inspección visual	Poca fiabilidad de la unión, defectos de "Black Pad".
Tolerancia de la cavidad del puente	± 15µm (X/Y), ± 10µm (Z)	Asegura que el puente incrustado se alinee perfectamente con las capas superficiales.	Perfilómetro 3D	Protrusión/recesión del puente que causa fallos de conexión.
Desajuste del CTE	< 3 ppm/°C de diferencia vs. Dado	Reduce el estrés mecánico entre el silicio y el sustrato orgánico.	TMA (Análisis Termomecánico)	Delaminación o fatiga de las protuberancias de soldadura con el tiempo.
Control de impedancia	42.5Ω / 85Ω ± 5%	Coincide con los requisitos PHY del chiplet para la minimización de la reflexión.	TDR (Reflectometría en el Dominio del Tiempo)	Reflexiones de señal, cierre del diagrama de ojo.

Pasos de implementación de PCB de puente Chiplet para centros de datos (puntos de control del proceso)

La implementación de una PCB de puente Chiplet para centros de datos implica una compleja interacción entre la fabricación de sustratos y el encapsulado avanzado. Siga estos pasos para asegurar que la intención del diseño sobreviva a la fabricación.

Definición de apilamiento y materiales
- Acción: Seleccione una estructura de apilamiento sin núcleo o de núcleo delgado utilizando ABF (Ajinomoto Build-up Film) o preimpregnados de alta velocidad como los materiales Megtron PCB.
- Parámetro: El CTE (Coeficiente de Expansión Térmica) debe ajustarse para coincidir con el chip de silicio (aprox. 3-4 ppm/°C).
- Verificación: Simule la deformación del apilamiento a lo largo del perfil de reflujo.
Formación de cavidades de puente (si está incrustado)
- Acción: Cree cavidades en el material del núcleo para alojar el puente de silicio (por ejemplo, EMIB) o el puente orgánico.
- Parámetro: Tolerancia de profundidad de la cavidad ±10µm.
- Verificación: Medición de profundidad por láser para asegurar que el puente se asiente coplanar con la capa superior.
Patronaje de circuitos de línea fina
- Acción: Utilice el Proceso Semi-Aditivo (SAP) o SAP Modificado (mSAP) para capas que requieran un ancho de traza <15µm.
- Parámetro: Factor de grabado > 3,0 para paredes laterales verticales.
- Verificación: AOI (Inspección Óptica Automatizada) con resolución de 1µm para detectar cortocircuitos/circuitos abiertos.
Formación y chapado de microvías
- Acción: Perfore con láser microvías ciegas y rellénelas con chapado de cobre.
- Parámetro: Relación de aspecto < 0,8:1 para un relleno fiable.

Verificación: Análisis de sección transversal para verificar la ausencia de huecos en el relleno de las vías.

Aplicación del acabado superficial
- Acción: Aplicar ENEPIG u OSP especializado diseñado para el ensamblaje de flip-chip de paso fino.
- Parámetro: Espesor de níquel 3-5µm, espesor de oro 0.05-0.15µm.
- Verificación: Medición XRF en cupones de prueba.
Prueba eléctrica e inspección final
- Acción: Realizar pruebas con sonda volante o con accesorios especializados para la continuidad.
- Parámetro: Resistencia de aislamiento > 100MΩ.
- Verificación: Prueba Kelvin de 4 hilos para rieles de alimentación críticos para detectar vías de alta resistencia.

Solución de problemas de PCB de puente de chiplet para centros de datos (modos de falla y soluciones)

Los defectos en los sustratos de chiplets son costosos debido al alto valor de los componentes involucrados. Utilice esta guía para diagnosticar y solucionar problemas comunes.

1. Síntoma: Defectos "Head-in-Pillow" (HiP)

Causa: El alabeo excesivo del sustrato durante el reflujo provoca que la protuberancia se separe de la almohadilla y luego se vuelva a conectar al enfriarse, sin lograr la coalescencia.
Verificación: Ejecutar Moiré de sombra térmica para mapear el alabeo a 240°C.
Solución: Ajustar el apilamiento de la PCB para equilibrar la densidad de cobre; usar un portador más rígido durante el ensamblaje.
Prevención: Usar materiales de núcleo con CTE más bajo y equilibrar los porcentajes de cobre en las capas superior/inferior.

2. Síntoma: Pérdida de integridad de la señal (cierre de ojo)

Causa: Superficie de cobre rugosa (efecto piel) o suposición incorrecta de la constante dieléctrica (Dk).
Verificación: Verificar la rugosidad superficial (Rz) de la lámina de cobre; medir el Dk/Df real del lote.
Solución: Cambiar a lámina de cobre HVLP (Hyper Very Low Profile).
Prevención: Especificar una rugosidad de la lámina < 2µm en las notas de fabricación.

3. Síntoma: Agrietamiento de microvías

Causa: La expansión en el eje Z del dieléctrico ejerce tensión sobre el barril de cobre durante el ciclaje térmico.
Verificación: Realizar pruebas de choque térmico (de -55°C a 125°C) seguidas de una medición de resistencia.
Solución: Aumentar la ductilidad del chapado de cobre o reducir el CTE del dieléctrico.
Prevención: Usar vías apiladas solo si es necesario; las vías escalonadas son mecánicamente más robustas.

4. Síntoma: Delaminación del chip puente

Causa: Mala adhesión entre el compuesto de moldeo/underfill y la superficie del chip puente, o entrada de humedad.
Verificación: Microscopía Acústica de Barrido (C-SAM) para visualizar huecos.
Solución: Hornear los sustratos para eliminar la humedad antes del ensamblaje; optimizar los parámetros de limpieza por plasma.
Prevención: Implementar controles estrictos del nivel de sensibilidad a la humedad (MSL).

5. Síntoma: Circuitos abiertos en el área del puente

Causa: Desalineación de las capas de litografía debido al escalado del material (contracción/expansión) durante el procesamiento.
Verificación: Medir la precisión de registro utilizando patrones de nonio en el borde del panel.
Solución: Aplicar factores de escala dinámicos en los datos LDI (Laser Direct Imaging) basados en las mediciones del panel.
Prevención: Utilice LDI para todas las capas de paso fino para compensar el movimiento del material.

Cómo elegir una PCB de puente Chiplet para centros de datos (decisiones de diseño y compensaciones)

Al definir su estrategia de PCB de puente Chiplet para centros de datos, se enfrentará a varias compensaciones entre rendimiento, costo y fabricabilidad.

Sustrato Orgánico vs. Interposer de Silicio

Interposer de Silicio (2.5D): Ofrece la mayor densidad (L/S < 1µm) pero es extremadamente caro y está limitado por el tamaño del retículo. Ideal para chips de entrenamiento de IA de gama ultra alta.
Sustrato Orgánico (con Puente): Ofrece un equilibrio. El sustrato de la PCB maneja la energía y las señales de baja velocidad, mientras que los puentes integrados manejan los enlaces de alta densidad de chip a chip. Esto es más rentable y permite tamaños de paquete más grandes que los interposers de silicio.

Puente Integrado vs. Fan-Out RDL

Puente Integrado: Proporciona enrutamiento localizado de alta densidad solo donde se necesita (por ejemplo, entre CPU y HBM). Menor costo que un interposer de área completa, pero requiere una fabricación de cavidades compleja.
Fan-Out RDL: Utiliza capas de redistribución construidas directamente sobre el compuesto de moldeo. Bueno para recuentos de E/S más bajos, pero puede tener dificultades con las tensiones térmicas y mecánicas de los grandes chips de centros de datos.

Costo vs. Plazo de Entrega

HDI Estándar: Si sus interconexiones de chiplets pueden tolerar un paso >20µm, los procesos PCB HDI estándar son más rápidos (3-4 semanas) y más baratos.
Sustrato Avanzado (mSAP): Para un paso de <10µm, los plazos de entrega se extienden a 8-12 semanas debido al equipo especializado y los desafíos de rendimiento. APTPCB aconseja realizar revisiones DFM temprano para fijar las configuraciones de capas y los materiales.

Preguntas frecuentes sobre PCB de puente Chiplet para centros de datos (costo, plazo de entrega, defectos comunes, criterios de aceptación, archivos DFM)

1. ¿Cuál es el plazo de entrega típico para un prototipo de PCB de puente Chiplet para centros de datos? Debido a la complejidad del procesamiento mSAP y las capas de acumulación, los plazos de entrega suelen oscilar entre 6 y 10 semanas. Los servicios acelerados pueden estar disponibles, pero dependen de la disponibilidad del material.

2. ¿Cómo se compara el costo con las PCB de servidor estándar? Espere que los costos sean de 5 a 10 veces más altos por unidad de área en comparación con las placas de servidor estándar de 12 capas. El costo se debe a los materiales ABF, el procesamiento láser y la pérdida de rendimiento por los requisitos de paso fino.

3. ¿Qué archivos específicos se necesitan para la revisión DFM? Más allá de los Gerbers estándar, requerimos datos ODB++ o IPC-2581, un dibujo detallado de la pila de capas con los requisitos de impedancia y una lista de redes para las pruebas IPC-D-356. Para los puentes integrados, los archivos 3D STEP del ensamblaje son cruciales.

4. ¿Pueden fabricar sustratos con puentes de silicio integrados? Sí, pero esto requiere un proceso de "Cavity PCB". El diseño debe definir estrictamente las dimensiones y la tolerancia de la cavidad. Recomendamos revisar nuestras pautas de Ensamblaje BGA/Paso Fino para consideraciones de ensamblaje posteriores. 5. ¿Cuál es el paso mínimo de bump soportado? Para sustratos orgánicos, típicamente soportamos pasos de bump de hasta 130µm en la placa principal, y pasos más finos (hasta 55µm o menos) en las capas de sustrato especializadas, dependiendo del nodo tecnológico seleccionado.

6. ¿Cómo prueban la fiabilidad de las interconexiones de puente? Utilizamos una combinación de pruebas de continuidad eléctrica (sonda volante) y cupones de fiabilidad en el margen del panel que se someten a pruebas de choque térmico y estrés para validar la calidad del lote.

7. ¿Qué materiales son los mejores para la integridad de la señal 112G PAM4? Recomendamos materiales de ultra baja pérdida como Panasonic Megtron 7 u 8, o AGC Tachyon. Estos materiales ofrecen el Dk estable y el Df bajo requeridos para enlaces de centros de datos de alta velocidad.

8. ¿Cómo se controla el alabeo para tamaños de paquete grandes (por ejemplo, 100mm x 100mm)? Utilizamos materiales de núcleo de bajo CTE y equilibramos la distribución del cobre en cada capa. También empleamos rigidizadores durante el proceso de fabricación para mantener la planitud.

9. ¿Cuáles son los criterios de aceptación para el grabado de líneas finas? Para trazas <15µm, permitimos cero defectos de apertura/cortocircuito. La tolerancia del ancho de línea es típicamente de ±10-15%. Cualquier muesca o protuberancia que exceda el 20% del ancho de la traza es motivo de rechazo.

10. ¿Soportan diseños de Co-Packaged Optics (CPO)? Sí, los diseños CPO a menudo utilizan arquitecturas de puente de chiplet similares. La gestión térmica y las características de alineación de la fibra óptica deben codiseñarse con el diseño de la PCB.

Recursos para PCB de puente Chiplet para centros de datos (páginas y herramientas relacionadas)

Capacidades de PCB HDI: Explore las tecnologías de microvías y líneas finas que forman la base de los sustratos de chiplets.
PCB para servidores de centros de datos: Comprenda los requisitos más amplios para las placas base de servidores que albergan estos encapsulados avanzados.
Materiales de PCB Megtron: Especificaciones detalladas sobre los laminados de baja pérdida esenciales para la integridad de la señal de alta velocidad.
Ensamblaje BGA y de paso fino: Conozca los desafíos y soluciones de ensamblaje para el montaje de componentes de paso fino.

Glosario de PCB de puente Chiplet para centros de datos (términos clave)

Término	Definición
Chiplet	Un dado modular más pequeño (circuito integrado) diseñado para combinarse con otros chiplets para formar un sistema complejo más grande.
Interposer	Una interfaz eléctrica que enruta entre un zócalo o conexión y otro, a menudo utilizada para extender las conexiones de paso fino a un paso más amplio.
mSAP (Proceso Semi-Aditivo Modificado)	Un método de fabricación de PCB utilizado para crear trazas muy finas (<20µm) mediante el chapado de cobre sobre una fina capa de semilla en lugar de grabarlo.
ABF (Película de acumulación Ajinomoto)	Un material aislante dominante utilizado en sustratos de CI de alta gama debido a su excelente planitud y capacidad de perforación láser.
Bump Pitch	La distancia centro a centro entre los bultos de soldadura adyacentes en un dado o paquete.
CTE (Coeficiente de Expansión Térmica)	Una medida de cuánto se expande un material cuando se calienta. Las discrepancias en el CTE son la causa principal de las fallas de fiabilidad.
TSV (Through-Silicon Via)	Una conexión eléctrica vertical (vía) que atraviesa completamente una oblea o un dado de silicio.
RDL (Redistribution Layer)	Una capa metálica adicional en un chip o interposer que enruta las almohadillas de E/S a diferentes ubicaciones.
UBM (Under Bump Metallization)	La pila de capas metálicas depositadas en las almohadillas del chip para permitir la formación de bultos de soldadura.
LDI (Laser Direct Imaging)	Un método para crear patrones de imágenes de circuitos directamente sobre la fotorresistencia de la PCB utilizando un láser, ofreciendo mayor precisión que la fotolitografía tradicional.

Solicite una cotización para PCB de puente Chiplet para centros de datos (revisión DFM + precios)

¿Listo para llevar su diseño de alto rendimiento a producción? APTPCB ofrece revisiones DFM especializadas para sustratos de chiplets avanzados e interconexiones de centros de datos.

Para obtener una cotización precisa y una evaluación de ingeniería, proporcione:

Archivos Gerber/ODB++: Conjunto de datos completo que incluye todas las capas de señal y plano.
Dibujo de apilamiento (Stackup): Especifique los materiales (por ejemplo, Megtron 7, ABF), el número de capas y los objetivos de impedancia.
Tabla de perforación: Defina las vías ciegas, enterradas y pasantes con sus relaciones de aspecto.
Netlist: Para validación eléctrica.
Volumen y cronograma: Cantidad de prototipos y fecha objetivo de aumento de la producción.

Conclusión: próximos pasos para los PCB de puente Chiplet para centros de datos

El despliegue exitoso de un PCB de puente Chiplet para centros de datos requiere un cambio del diseño tradicional de PCB a un enfoque de codiseño que involucre silicio, encapsulado y placa. Al adherirse a reglas estrictas de planitud, selección de materiales y enrutamiento de líneas finas, puede lograr el ancho de banda y el rendimiento térmico requeridos para las cargas de trabajo de IA y servidores de próxima generación. Asegúrese de que su socio de fabricación sea capaz de procesar mSAP y realizar pruebas de fiabilidad avanzadas para minimizar el riesgo en estos despliegues de alto valor.