PCB para switch de centro de datos: especificaciones de diseño de alta velocidad y guía de fabricación

Quick Answer (30 seconds)

El diseño y la fabricación de una Data Center Switch PCB requieren un estricto cumplimiento de los protocolos de integridad de señal para soportar rendimientos como 400G, 800G o 1.6T. A diferencia de las placas de red estándar, estas unidades exigen materiales de pérdida ultrabaja y tolerancias de fabricación precisas.

Material: Debe usar laminados de Baja Pérdida (Low-Loss) o Pérdida Ultrabaja (Ultra-Low-Loss) (ej., Panasonic Megtron 7/8, Isola Tachyon) con Df < 0.004 a 10GHz.
Layer Count (Número de Capas): Típicamente de 20 a 40+ capas para acomodar planos de potencia y enrutamiento denso.
Signal Integrity (Integridad de la Señal): El backdrilling es obligatorio para las vías en líneas de alta velocidad (>25 Gbps) para reducir la resonancia del stub; la longitud del stub debe ser < 10 mils (0.25 mm).
Impedance Control (Control de Impedancia): Una tolerancia estricta de ±5% o ±7% es estándar para pares diferenciales (85Ω o 100Ω).
Thermal Management (Gestión Térmica): A menudo se requieren capas de cobre grueso (2oz+) en las capas internas y la inserción de monedas (coin insertion) o granjas de vías térmicas para ASICs de alto vataje.
Validation (Validación): Las pruebas TDR (Reflectometría de Dominio de Tiempo) al 100% y las pruebas VNA (Analizador de Redes Vectoriales) para la pérdida de inserción son críticas.

When Data Center Switch PCB applies (and when it doesn’t)

Las arquitecturas de switches de alto rendimiento dictan requisitos específicos de PCB que difieren significativamente de la electrónica general.

Esta especificación se aplica cuando:

Se diseñan switches Top-of-Rack (ToR), End-of-Row (EoR) o Core para una infraestructura de Cloud Data Center PCB.
El sistema utiliza velocidades SerDes de 56G, 112G o 224G PAM4.
Se construye hardware para un entorno de Colocation Data Center PCB que requiere una fiabilidad de tiempo de actividad del 99.999%.
La densidad de la placa requiere estructuras de Interconexión de Alta Densidad (HDI), como apilamientos (stackups) 2+N+2 o 3+N+3.
Los requisitos de disipación térmica superan los 300W por ASIC, lo que requiere una integración avanzada de enfriamiento dentro de la PCB.

Esta especificación no se aplica cuando:

Se diseñan switches Gigabit Ethernet estándar para uso en oficinas pequeñas/oficinas en el hogar (SOHO) (FR-4 estándar es suficiente).
Se construjan placas de gestión de baja velocidad o unidades de Data Center Backup PCB donde las frecuencias de señal sean inferiores a 1 GHz.
El costo es el impulsor principal por encima del rendimiento; los materiales para Data Center Switch PCB son significativamente más caros que el TG170 estándar.
La aplicación es un entorno de Container Data Center PCB centrado únicamente en nodos de edge computing de bajo consumo sin necesidades de conmutación (switching) de alto rendimiento.

Rules & specifications

Para garantizar la integridad de la señal y la fiabilidad mecánica en una Data Center Switch PCB, los ingenieros deben cumplir con estrictas reglas de diseño y fabricación.

Rule	Recommended Value/Range	Why it matters	How to verify	If ignored
Dielectric Material (Material Dieléctrico)	Df ≤ 0.003, Dk ≤ 3.6	Minimiza la atenuación de la señal y el retraso de fase a altas frecuencias (25GHz+).	Revise la hoja IPC-4101 y Materiales Megtron PCB.	Alta pérdida de inserción; fallo del enlace a máxima velocidad.
Backdrill Stub Length (Longitud del Stub de Backdrill)	≤ 8-10 mils (0.20-0.25mm)	Los stubs largos actúan como antenas, causando reflexión y resonancia de la señal.	Análisis de microsección (corte transversal).	Severo jitter de señal; alta Tasa de Error de Bits (BER).
Impedance Tolerance (Tolerancia de Impedancia)	±5% (Alta Velocidad), ±10% (Potencia)	Asegura la coincidencia entre el controlador (driver), la línea de transmisión y el receptor.	Cupones de prueba TDR.	Reflexión de la señal; corrupción de datos.
Copper Surface Roughness (Rugosidad Superficial del Cobre)	VLP o HVLP (Rz ≤ 2µm)	El efecto pelicular (skin effect) a altas frecuencias empuja la corriente a la superficie; la rugosidad aumenta la pérdida.	SEM (Microscopio Electrónico de Barrido) de la lámina.	Mayor pérdida en el conductor; degradación de la señal.
Layer Registration (Registro de Capas)	±3 mils (0.075mm)	La desalineación afecta la impedancia y puede causar cortocircuitos en BGAs densos.	Inspección por Rayos X.	Circuitos abiertos/cortocircuitos; discontinuidades de impedancia.
Aspect Ratio (Plating) - Relación de Aspecto (Chapado)	12:1 a 16:1 (Max 20:1)	Asegura un espesor de chapado suficiente en vías profundas para la conectividad.	Medición de la sección transversal.	Grietas en el barril; circuitos abiertos intermitentes durante el ciclo térmico.
Glass Weave Style (Estilo de Tejido de Vidrio)	Spread Glass (1067/1078/1086)	Previene el Efecto de Tejido de Fibra (Fiber Weave Effect - skew) donde los pares diferenciales ven diferente Dk.	Verificación en la hoja de datos del material.	Desviación de tiempo (Timing skew); colapso de la señal diferencial.
Solder Mask Web (Malla de máscara de soldadura)	≥ 3 mils (0.075mm)	Previene puentes de soldadura entre pads de BGA de paso fino (fine-pitch).	AOI (Inspección Óptica Automatizada).	Puentes de soldadura; cortocircuitos durante el ensamblaje.
Via-in-Pad Plating	VIPPO (Lleno y Tapado)	Requerido para BGAs de paso fino para enrutar señales hacia afuera sin usar dog-bone fanouts.	Inspección visual y sección transversal.	Huecos en la soldadura (Solder voids); mala fiabilidad de la unión BGA.
Bow and Twist (Arqueo y Torsión)	≤ 0.5% (IPC Clase 3)	Crítico para el montaje plano de paquetes BGA grandes (ASICs).	Medidor de deformación.	Defectos de soldadura BGA (head-in-pillow / cabeza en la almohada).

Implementation steps

Pasar de un esquema a una Data Center Switch PCB física implica una secuencia de pasos precisos de ingeniería y fabricación.

Material Selection & Stackup Definition (Selección de Material y Definición del Apilamiento)
- Action: Seleccione un material como Megtron 7 o Isola Tachyon. Defina un apilamiento (stackup) simétrico (ej., 24 capas) equilibrando las capas de señal y de potencia.
- Key Parameter: Contenido de resina > 50% para evitar la escasez (starvation).
- Acceptance Check: Verifique que el espesor del stackup cumpla con las restricciones mecánicas (generalmente < 3.0 mm para conectores backplane).
Impedance Modeling (Modelado de Impedancia)
- Action: Calcule los anchos de pista y el espaciado para las impedancias requeridas (90Ω USB, 100Ω Par Diferencial). Utilice un solucionador de campo (field solver).
- Key Parameter: Constante dieléctrica (Dk) a la frecuencia de operación (ej., 14 GHz para 28 Gbps de Nyquist).
- Acceptance Check: Utilice una Calculadora de Impedancia para validar los valores teóricos frente a las capacidades de fabricación.
BGA Fan-out & Escape Routing (Salida del BGA y Enrutamiento de Escape)
- Action: Enrute las señales desde el ASIC del switch principal. Utilice enrutamiento "skip-layer" para señales de alta velocidad para minimizar el crosstalk.
- Key Parameter: Espaciado entre pistas > 3W (3 veces el ancho de la pista) para reducir el crosstalk.
- Acceptance Check: Sin ángulos agudos; rutas de enrutamiento suaves.
Power Integrity (PI) Design (Diseño de Integridad de Potencia)
- Action: Diseñe planos de potencia para rieles de bajo voltaje/alta corriente (ej., 0.8V a 200A). Coloque condensadores de desacoplamiento cerca de los pines del ASIC.
- Key Parameter: Resistencia del plano e inductancia de bucle.
- Acceptance Check: Simulación de caída de CC (DC Drop) que muestra una caída de voltaje < 3% bajo carga.
Backdrill Definition (Definición de Backdrill)
- Action: Identifique todas las vías de alta velocidad que transitan capas de señal y requieren la eliminación del stub. Genere un archivo de perforación específico para el backdrilling.
- Key Parameter: Distancia a la capa "Must Not Cut" (margen de seguridad, generalmente 6-8 mils).
- Acceptance Check: Los archivos Gerber indican claramente las ubicaciones y la profundidad del backdrill.
DFM Review (Revisión DFM)
- Action: Envíe los datos de diseño a APTPCB (APTPCB PCB Factory) para un análisis de Diseño para la Fabricabilidad (Design for Manufacturing).
- Key Parameter: Tamaño mínimo de perforación frente al grosor de la placa (Relación de Aspecto).
- Acceptance Check: El informe de Directrices DFM muestra cero infracciones críticas.
Fabrication & Lamination (Fabricación y Laminación)
- Action: Laminación secuencial (si es HDI) o laminación simple. Los ciclos de prensado deben controlarse para evitar el estrés del material.
- Key Parameter: Perfil de temperatura de prensado y presión de vacío.
- Acceptance Check: C-Scan o Rayos X para verificar si hay delaminación o desalineación.
Plating & Surface Finish (Chapado y Acabado Superficial)
- Action: Aplique el revestimiento de cobre seguido del acabado superficial. Se prefiere ENIG o ENEPIG para pads planos y compatibilidad con wire bonding (unión por hilos).
- Key Parameter: Grosor de níquel (118-236 µin) y grosor de oro (2-5 µin).
- Acceptance Check: Medición XRF del espesor del acabado.
Electrical Testing (Pruebas Eléctricas)
- Action: Realice pruebas de Flying Probe (Sonda Móvil) o Cama de Agujos (Bed of Nails).
- Key Parameter: Resistencia de continuidad < 10Ω, Aislamiento > 10MΩ.
- Acceptance Check: 100% de Aprobación en la verificación de la lista de redes (netlist).

Failure modes & troubleshooting

Incluso con diseños robustos, pueden surgir problemas durante la fabricación o el funcionamiento de una Data Center Switch PCB.

Symptom: High Bit Error Rate (BER) on specific channels (Alta tasa de error de bits (BER) en canales específicos)
- Cause: Longitud excesiva del stub de la vía debido a que se omitió el backdrilling o la profundidad fue insuficiente.
- Check: Microsección en la vía defectuosa para medir la longitud del stub.
- Fix: Ajustar los parámetros de profundidad del backdrill en futuras series.
- Prevention: Marcar claramente las capas de backdrill en los datos ODB++.
Symptom: Signal Skew (Timing mismatch) - Desviación de la señal (Desajuste de temporización)
- Cause: Efecto de tejido de fibra (Fiber Weave Effect); un tramo de un par diferencial pasa sobre el vidrio, el otro sobre la resina.
- Check: Inspeccionar la superficie de la placa y el tipo de laminado.
- Fix: Rotar el diseño 10 grados (enrutamiento en zig-zag) o usar vidrio extendido (spread glass - 1067/1078).
- Prevention: Especificar tejido de "Spread Glass" o "Mecánicamente extendido" en las notas de fabricación.
Symptom: Intermittent Open Circuits at High Temp (Circuitos abiertos intermitentes a alta temperatura)
- Cause: Grietas en el barril (Barrel cracks) en los orificios pasantes chapados (PTH) debido al desajuste de expansión del eje Z.
- Check: Prueba de ciclo térmico seguida de sección transversal.
- Fix: Usar material con alta Tg (>180°C) y bajo CTE-Z.
- Prevention: Asegurarse de que la relación de aspecto (aspect ratio) esté dentro de los límites del fabricante (ej., < 16:1).
Symptom: BGA "Head-in-Pillow" Defects (Defectos de BGA "Cabeza en la almohada")
- Cause: La deformación (warpage) de la PCB durante el reflujo impide que la bola se fusione con la pasta.
- Check: Medición de Moiré de Sombra (Shadow Moiré) de la planitud de la placa desnuda.
- Fix: Equilibrar la distribución del cobre en todas las capas.
- Prevention: Usar ciclos de laminación de bajo estrés y apilamientos simétricos.
Symptom: Impedance Out of Spec (Impedancia fuera de especificación)
- Cause: Sobregrabado (over-etching) de las pistas (las pistas son más estrechas que lo diseñado).
- Check: Medición del ancho de la pista en sección transversal.
- Fix: Ajustar los factores de compensación de grabado en la estación CAM.
- Prevention: Incluir cupones de impedancia en el raíl del panel para la verificación del lote.
Symptom: Delamination / Blistering (Delaminación / Formación de ampollas)
- Cause: La humedad atrapada en la placa se convierte en vapor durante el reflujo.
- Check: Inspeccionar si hay burbujas entre las capas.
- Fix: Hornear las placas (bake) a 120°C durante 4-6 horas antes del ensamblaje.
- Prevention: Almacenar las PCB en bolsas selladas al vacío con desecante (controles MSL).
Symptom: Conductive Anodic Filament (CAF) Growth (Crecimiento del Filamento Anódico Conductor)
- Cause: Migración electroquímica a lo largo de las fibras de vidrio causando cortocircuitos.
- Check: Prueba de aislamiento de alto voltaje.
- Fix: Aumentar el espaciado de orificio a orificio.
- Prevention: Utilizar materiales resistentes a CAF (Anti-CAF).

Design decisions

La resolución de problemas a menudo nos lleva de vuelta a las concesiones de diseño iniciales (trade-offs). Al configurar una Data Center Switch PCB, el equilibrio entre el costo y el rendimiento es crítico.

Material vs. Cost (Material vs. Costo): El uso de Megtron 7 para todas las capas proporciona el mejor rendimiento, pero es costoso. Un apilamiento (stackup) híbrido (usar Megtron para capas de señal de alta velocidad y FR-4 estándar para alimentación/tierra) puede reducir los costos, pero introduce riesgos de deformación debido a los diferentes valores de CTE. APTPCB generalmente recomienda una construcción de material homogéneo para placas de más de 20 capas para garantizar la planitud.

HDI vs. Through-Hole (HDI vs. Orificio Pasante): Si bien las vías pasantes (through-hole) son más baratas, consumen espacio de enrutamiento en todas las capas. Para chips de switch de alta densidad (más de 256 carriles), la tecnología HDI (Vías Ciegas/Enterradas) a menudo es inevitable para escapar del campo BGA. Esto aumenta el tiempo de entrega y el costo, pero es necesario para la integridad de la señal y la miniaturización.

Surface Finish (Acabado Superficial): HASL no es una opción para estas placas debido a la irregularidad. ENIG es el estándar, pero para aplicaciones de frecuencia ultra alta, es posible que se prefiera Plata de Inmersión (Immersion Silver) o ENEPIG para evitar el "efecto del níquel" en la pérdida de señal, aunque tienen una vida útil más corta (shelf life).

FAQ

Q: ¿Cuál es el número máximo de capas que APTPCB puede manejar para una Data Center Switch PCB? A: Fabricamos regularmente placas de hasta 60 capas. Para aplicaciones de switches, el rango más común es de 20 a 34 capas para acomodar el enrutamiento denso y los requisitos de potencia.

Q: ¿Es el backdrilling absolutamente necesario para los switches de 10Gbps? A: No siempre es estrictamente necesario para 10 Gbps si el apilamiento (stackup) está optimizado, pero se recomienda encarecidamente. Para 25 Gbps y superiores (incluyendo 56G/112G PAM4), el backdrilling es obligatorio para eliminar los stubs resonantes.

Q: ¿Puedo usar FR-4 estándar para una Cloud Data Center PCB? A: Por lo general, no. El FR-4 estándar tiene una tangente de pérdida (Df) demasiado alta (~0.020), lo que provoca una pérdida de señal excesiva. Necesita materiales de pérdida media o pérdida baja (Df < 0.010 o < 0.005).

Q: ¿Cómo se maneja la gestión térmica para los ASICs de más de 400 W? A: Usamos cobre grueso (2oz, 3oz) en las capas internas, granjas de vías térmicas debajo del componente, y podemos integrar tecnología de monedas de cobre (coin-in-board) para conducir el calor directamente al chasis.

Q: ¿Cuál es el plazo de entrega para un prototipo de Data Center Switch PCB? A: Debido a la complejidad (ciclos de laminación, backdrilling), el plazo de entrega estándar es de 10 a 15 días laborables. Los servicios acelerados pueden reducir esto a 7-8 días dependiendo de la disponibilidad del material.

Q: ¿Cómo verifican la impedancia en estas placas? A: Colocamos cupones de prueba en los rieles del panel de producción que imitan las pistas reales. Estos se prueban utilizando TDR (Reflectometría de Dominio de Tiempo) para garantizar que cumplen con la especificación de ±5% o ±10%.

Q: ¿Cuál es la diferencia entre Megtron 6 y Megtron 7? A: Megtron 7 tiene una pérdida de transmisión aún menor y una mejor resistencia al calor que Megtron 6, lo que lo hace más adecuado para aplicaciones 112G PAM4 y placas con un alto número de capas.

Q: ¿Soportan conectores press-fit? A: Sí, los conectores press-fit son estándar en los backplanes de centros de datos. Mantenemos estrictas tolerancias en los orificios (+/- 0.05 mm) para asegurar una retención adecuada de los pines sin dañar el chapado.

Q: ¿Qué formato de datos debo enviar para la fabricación? A: Se prefiere ODB++ ya que contiene datos inteligentes sobre el apilamiento (stackup), listas de redes (netlists) y tipos de perforación. Gerber X2 también es aceptable.

Q: ¿Cómo afecta el efecto del tejido de fibra (fiber weave effect) a mi diseño? A: A altas velocidades, si una pista corre paralela a un haz de vidrio, ve una Dk diferente que una pista sobre resina. Recomendamos utilizar estilos de "vidrio extendido" (spread glass) o enrutar las pistas en un ligero ángulo (10°) para mitigar esto.

Material Selection: Explore nuestros Materiales de PCB de Alta Frecuencia para comparar las opciones de Megtron, Rogers e Isola.
Manufacturing Capabilities: Vea nuestras especificaciones completas de Fabricación de PCB para recuentos de capas y tamaños de perforación.
Design Tools: Utilice nuestro Visor de Gerber para inspeccionar sus archivos antes de enviarlos.

Glossary (key terms)

Term	Definition	Context in Data Center Switch PCB
PAM4	Modulación de Amplitud de Pulso de 4 niveles (Pulse Amplitude Modulation 4-level)	Esquema de codificación que duplica la velocidad de datos (por ejemplo, 112G) frente a NRZ; requiere una mayor SNR y un diseño de PCB más limpio.
SerDes	Serializer/Deserializer	Bloque funcional de alta velocidad que convierte datos paralelos a serie; el principal impulsor de la complejidad de la PCB.
Backdrilling	Perforación de profundidad controlada (Controlled Depth Drilling)	Eliminar la porción no utilizada de un orificio pasante chapado (stub) para reducir la reflexión de la señal.
Insertion Loss (Pérdida de Inserción)	Atenuación de la Señal	La pérdida de potencia de la señal a medida que viaja; depende en gran medida del Df del material de la PCB y de la rugosidad del cobre.
Skew	Diferencia de Temporización (Timing Difference)	La diferencia de tiempo entre dos señales en un par diferencial que llegan al receptor.
Dk / Df	Constante Dieléctrica / Factor de Disipación	Propiedades del material que determinan la velocidad de la señal (Dk) y la pérdida de la señal (Df).
CTE	Coeficiente de Expansión Térmica (Coefficient of Thermal Expansion)	Cuánto se expande el material con el calor; fundamental para la fiabilidad de BGAs grandes y vías profundas.
HDI	Interconexión de Alta Densidad (High Density Interconnect)	Tecnología que utiliza microvías, vías ciegas y vías enterradas para aumentar la densidad de enrutamiento.
VIPPO	Via-in-Pad Plated Over	Colocar una vía directamente en un pad de componente, llenarla y recubrirla para ahorrar espacio.
TDR	Reflectometría de Dominio de Tiempo (Time Domain Reflectometry)	Técnica de medición utilizada para verificar la impedancia característica de las pistas de la PCB.

Conclusion

Construir una Data Center Switch PCB no se trata solo de conectar componentes; se trata de gestionar la física de la transmisión de señales de alta velocidad. Desde la selección del material correcto de pérdida ultra baja hasta la ejecución precisa del backdrilling y el control de impedancia, cada paso impacta en el rendimiento final y la fiabilidad de la red.

Ya sea que esté creando un prototipo de un nuevo switch 800G o escalando la producción para una implementación hiperescala, APTPCB proporciona el soporte de ingeniería y las capacidades de fabricación avanzadas necesarias para estas arquitecturas complejas. Asegúrese de que su diseño esté listo para la producción consultando a nuestro equipo de ingeniería en las primeras etapas del proceso.