Diseño de placa de interconexión EMIB: Especificaciones, reglas y lista de verificación DFM

Diseño de placa de interconexión EMIB: respuesta rápida (30 segundos)

El diseño de una placa de interconexión para aplicaciones EMIB (Embedded Multi-die Interconnect Bridge) requiere una estricta adherencia a los estándares de integración de alta densidad (HDI) y a los protocolos de gestión térmica.

Ancho/Espacio de traza: Debe soportar un enrutamiento ultrafino, requiriendo típicamente un ancho/espacio de línea (L/S) inferior a 10/10 µm para sustratos o 40/40 µm para la interfaz principal de PCB.
Selección de materiales: Utilice materiales de ultra baja pérdida (por ejemplo, Megtron 7 o películas ABF especializadas) para minimizar la atenuación de la señal a altas velocidades.
Control de la deformación: Mantenga la planitud de la placa dentro de <0,1% (diagonal) para evitar el agrietamiento del puente o las desconexiones de los bumps durante el reflujo.
Fiabilidad de las microvías: Las relaciones de aspecto no deben exceder 0,8:1 para las vías ciegas para asegurar una cobertura completa de chapado y la integridad estructural.
Gestión térmica: Incorpore densas matrices de vías térmicas o monedas de cobre, ya que los encapsulados EMIB generan un calor localizado significativo.
Control de impedancia: Se requiere una tolerancia estricta de ±5% para los pares diferenciales que se enrutan a través de la interfaz del puente.

Cuándo se aplica (y cuándo no) el diseño de placa de interconexión EMIB

Comprender cuándo utilizar la arquitectura de interconexión estilo EMIB frente al encapsulado estándar es fundamental para la optimización de costos y rendimiento.

Cuándo utilizar el diseño de placa de interconexión EMIB:

Integración Heterogénea: Al combinar chips de diferentes nodos de proceso (por ejemplo, CPU de 10 nm + SerDes de 28 nm) en un solo paquete.
Memoria de Alto Ancho de Banda (HBM): Cuando las aplicaciones requieren un procesamiento masivo de datos entre el procesador y las pilas de memoria.
Restricciones de Espacio: Cuando la altura Z debe minimizarse, ya que EMIB elimina la necesidad de un interposer de silicio completo.
Demandas de Integridad de la Señal: Al enrutar señales a distancias cortas con menor latencia de la que pueden proporcionar los sustratos orgánicos estándar.

Cuándo NO usarlo:

Electrónica de Consumo de Bajo Costo: El costo de fabricación y la complejidad exceden el presupuesto para dispositivos IoT o móviles estándar.
Bajo Conteo de E/S: Si el wire-bonding estándar o el flip-chip BGA pueden manejar el número de pines, EMIB es excesivo.
Potencia Extremadamente Alta: Aunque EMIB maneja bien el calor, los ASIC de potencia masiva aún podrían requerir interposers de silicio completos o soluciones de enfriamiento líquido no inherentes al diseño de la placa en sí.
Prototipado Rápido: El tiempo de entrega para sustratos y herramientas compatibles con EMIB es significativamente más largo que para las PCB rígidas estándar.

Reglas y especificaciones de diseño de la placa de interconexión EMIB (parámetros clave y límites)

Un diseño exitoso de placa de interconexión EMIB se basa en especificaciones precisas. Desviarse de estos valores a menudo resulta en una pérdida de rendimiento durante el ensamblaje.

Categoría de la Regla	Valor/Rango Recomendado	Por qué es importante	Cómo verificar	Si se ignora
Ancho/Espacio de traza (L/S)	5µm/5µm (Sustrato) 40µm/40µm (PCB)	Esencial para el enrutamiento de E/S de alta densidad desde el puente.	AOI (Inspección Óptica Automatizada)	Cortocircuitos o incapacidad para enrutar todas las señales.
Diámetro de microvía	50µm - 75µm	Permite interconexiones verticales de alta densidad (HDI).	Análisis de sección transversal	Fatiga de las vías o circuitos abiertos bajo ciclos térmicos.
Constante dieléctrica (Dk)	< 3.0 @ 10GHz	Reduce el retardo de propagación de la señal y la diafonía.	TDR (Reflectometría en el dominio del tiempo)	Degradación de la integridad de la señal y errores de temporización.
Factor de disipación (Df)	< 0.002 @ 10GHz	Minimiza la pérdida de señal (pérdida de inserción) a lo largo de la distancia.	VNA (Analizador de red vectorial)	Atenuación excesiva; fallo en la transmisión de datos.
Espesor del cobre	12µm - 18µm (0.3oz - 0.5oz)	Equilibra la capacidad de transporte de corriente con la capacidad de grabado de líneas finas.	Fluorescencia de rayos X (XRF)	Sobregrabado (trazas abiertas) o subgrabado (cortocircuitos).
Apertura de la máscara de soldadura	1:1 con pad o NSMD	Asegura el asiento adecuado de los bumps y el flujo del underfill.	AOI / Microscopio	Puentes de soldadura o baja fiabilidad de la unión.
Alabeo / Planitud	< 0.1% (Diagonal)	Crítico para alinear el puente y los troqueles durante el ensamblaje.	Interferometría Moiré de sombra	Desalineación de componentes, uniones de soldadura frías o agrietamiento del troquel.
Tolerancia de impedancia	85Ω / 100Ω ± 5%	Coincide con la impedancia del controlador/receptor para evitar reflexiones.	Prueba de cupón de impedancia	Reflexión de la señal, fluctuación (jitter) y corrupción de datos.
Acabado superficial de las almohadillas	ENEPIG o SOP	Proporciona una superficie plana y adherible para protuberancias de paso fino.	XRF / SEM	Mala humectación o defectos de "almohadilla negra".
Paso de vías térmicas	0.3mm - 0.5mm	Maximiza la transferencia de calor lejos del puente incrustado.	Verificación del archivo de perforación	Sobrecalentamiento, estrangulamiento o fallo del dispositivo.

Pasos de implementación del diseño de la placa de interconexión EMIB (puntos de control del proceso)

La implementación de un diseño de placa de interconexión EMIB implica un flujo de trabajo riguroso para asegurar que el sustrato orgánico o la PCB pueda soportar la tecnología de puente incrustado.

Definición de arquitectura y apilamiento:
- Acción: Definir el número de capas y el apilamiento de materiales.
- Parámetro: Seleccionar materiales de alta velocidad (por ejemplo, materiales Megtron) compatibles con múltiples ciclos de laminación.
- Verificación: Verificar la coincidencia del CTE (Coeficiente de Expansión Térmica) entre las capas.
Planificación de la cavidad del puente:
- Acción: Diseñar la cavidad o área de receso donde se incrustará el puente de silicio (si aplica) o definir el patrón de aterrizaje para el paquete EMIB.
- Parámetro: Tolerancia de profundidad de la cavidad ±10µm.
- Verificación: Asegurar el espacio libre para el adhesivo de fijación del dado.
Estrategia de enrutamiento Fan-Out:

Action: Enrutar señales desde los bumps de puente de paso fino a las capas de PCB más gruesas.
- Parameter: Usar microvías escalonadas para ahorrar espacio.
- Check: Confirmar la ausencia de ángulos agudos en las trazas de alta velocidad.

Análisis de Integridad de Potencia (PI):
- Action: Simular la caída de voltaje (caída IR) a través de la red de suministro de energía.
- Parameter: Objetivo: caída de voltaje CC < 5% en la carga.
- Check: Verificar la colocación suficiente de condensadores de desacoplo cerca de la interfaz del puente.
Simulación de Integridad de Señal (SI):
- Action: Simular la pérdida de inserción y la pérdida de retorno para los carriles críticos de alta velocidad.
- Parameter: Pérdida de retorno < -10dB hasta la frecuencia de Nyquist.
- Check: Ajustar la geometría de la traza si no se alcanzan los objetivos de impedancia.
Simulación de Estrés Térmico:
- Action: Modelar la ruta de disipación de calor a través de la placa.
- Parameter: Temperatura máxima de unión (Tj) < 105°C (o límite específico del dado).
- Check: Añadir monedas de cobre o granjas de vías térmicas si existen puntos calientes.
Revisión DFM (Diseño para Fabricación):
- Action: Enviar archivos Gerber a APTPCB para una verificación de la fabricabilidad.
- Parameter: Espacio/traza mín., relaciones de aspecto y astillas de máscara.
- Check: Resolver todas las banderas DFM antes de la liberación de fabricación.
Fabricación y Prueba:
- Action: Fabricar la placa desnuda utilizando técnicas avanzadas de fabricación de PCB.

Parámetro: Prueba eléctrica al 100% (sonda volante).
Verificación: Validar cupones de impedancia y dimensiones físicas.

Solución de problemas de diseño de la placa de interconexión EMIB (modos de falla y soluciones)

Incluso con un diseño robusto, pueden surgir problemas durante la fabricación o el ensamblaje. Aquí se explica cómo solucionar fallas comunes en las placas de interconexión EMIB.

1. Síntoma: Circuitos abiertos en microvías

Causa: Chapado incompleto debido a una alta relación de aspecto o residuos atrapados; desajuste de la expansión térmica que causa grietas en el barril.
Verificación: Análisis de sección transversal (SEM) de la vía fallida.
Solución: Reducir la relación de aspecto a <0,8:1; cambiar a vías apiladas rellenas de cobre.
Prevención: Usar materiales con un CTE más bajo en el eje Z.

2. Síntoma: Deformación de la placa durante el reflujo

Causa: Distribución de cobre desequilibrada o apilamiento asimétrico; Tg de material incorrecto.
Verificación: Medición de Moiré de sombra a temperatura ambiente vs. temperatura de reflujo.
Solución: Equilibrar el área de cobre en las capas superior/inferior; usar una malla de cobre ficticia (thieving).
Prevención: Simular la curvatura del apilamiento antes del diseño; usar materiales con alto Tg.

3. Síntoma: Pérdida de integridad de la señal (BER alto)

Causa: Desajuste de impedancia en la transición puente-PCB; efecto de tejido de fibra.
Verificación: Medición TDR; inspeccionar el tipo de tejido de vidrio.
Solución: Back-drill de los stubs; usar "vidrio extendido" o rotar el enrutamiento 10 grados.
Prevención: Especificar tejido de vidrio extendido (p. ej., 1067/1086) en las notas de fabricación. 4. Síntoma: Puente de soldadura bajo componentes de paso fino
Causa: Error de registro de la máscara de soldadura o apertura excesiva de la plantilla.
Verificación: Inspeccionar la alineación de la máscara de soldadura; revisar el espesor de la plantilla.
Solución: Ajustar los diques de la máscara de soldadura; reducir el área de apertura de la plantilla en un 10-15%.
Prevención: Usar Imagen Directa por Láser (LDI) para la aplicación de la máscara de soldadura.

5. Síntoma: Delaminación de capas

Causa: Absorción de humedad o mala unión entre la resina y el cobre.
Verificación: C-SAM (Microscopía Acústica de Barrido) para localizar huecos.
Solución: Hornear las placas antes del ensamblaje; mejorar el tratamiento de óxido en las capas internas.
Prevención: Almacenar las placas en bolsas selladas al vacío con desecante; seleccionar un bondply de alta fiabilidad.

6. Síntoma: "Black Pad" o no humectación

Causa: Corrosión de la capa de níquel en los acabados ENIG/ENEPIG.
Verificación: Análisis SEM/EDX de la superficie de la almohadilla.
Solución: Controlar estrictamente la química del baño de inmersión en oro.
Prevención: Auditar el proceso de acabado superficial; considerar OSP si la vida útil lo permite.

Cómo elegir el diseño de la placa de interconexión EMIB (decisiones de diseño y compensaciones)

Elegir la estrategia de interconexión correcta implica comparar el diseño de la placa de interconexión EMIB con tecnologías de encapsulado alternativas como los interpuestos de silicio (2.5D) o el empaquetado a nivel de oblea con salida extendida estándar (FOWLP).

EMIB vs. Interpuesto de silicio

Costo: EMIB es generalmente de menor costo porque utiliza un pequeño puente de silicio solo donde es necesario, en lugar de un retículo de interposer de silicio grande y costoso.
Rendimiento: Los interposers de silicio ofrecen una densidad ligeramente mayor para un enrutamiento masivo, pero EMIB proporciona un mejor rendimiento eléctrico para enlaces de alta velocidad específicos debido a rutas más cortas.
Complejidad: EMIB requiere una fabricación compleja de sustratos orgánicos. Si su fabricante no puede manejar características de <10µm, un interposer de silicio podría ser una apuesta más segura (aunque más cara).

EMIB vs. Standard HDI PCB:

Densidad: La tecnología estándar de PCB HDI típicamente limita L/S a ~40µm. Los sustratos EMIB reducen esto a <10µm localmente.
Aplicación: Utilice HDI estándar para la placa base. Utilice sustratos compatibles con EMIB para el propio encapsulado.
Térmico: Las estructuras EMIB concentran el calor. El HDI estándar lo distribuye de manera más uniforme pero no puede soportar el ancho de banda.

Marco de decisión:

Requisito de ancho de banda: Si >500 Gbps entre los chips, elija EMIB o Interposer.
Sensibilidad al costo: Si el presupuesto es ajustado pero el rendimiento es clave, EMIB es el ganador del "punto intermedio".
Cadena de suministro: Asegúrese de que su proveedor de PCB/sustratos (como APTPCB) tenga el equipo avanzado para litografía de línea fina y perforación láser.

Preguntas frecuentes sobre el diseño de placas de interconexión EMIB (costo, tiempo de entrega, defectos comunes, criterios de aceptación, archivos DFM)

1. ¿Cuál es el principal factor de costo para el diseño de placas de interconexión EMIB? Los principales factores de costo son el número de capas (a menudo más de 10), el uso de materiales avanzados de baja pérdida (como ABF o Megtron) y la pérdida de rendimiento asociada con el grabado de líneas ultrafinas. Espere costos 3-5 veces más altos que los de las placas HDI FR4 estándar.

2. ¿Cuál es el plazo de entrega para la fabricación de sustratos compatibles con EMIB? Debido a la complejidad de la laminación secuencial y la formación de imágenes precisa, los plazos de entrega suelen oscilar entre 4 y 8 semanas para los prototipos. Las PCB estándar pueden tardar de 1 a 2 semanas, pero la naturaleza de alta densidad de los sustratos EMIB requiere tiempo de procesamiento adicional.

3. ¿Qué materiales son los mejores para el diseño de placas de interconexión EMIB? La película Ajinomoto Build-up Film (ABF) es el estándar de la industria para las capas de acumulación debido a su planitud y capacidad de líneas finas. Para el núcleo, se recomiendan materiales de alto Tg como Megtron 7 o Tachyon 100G para cumplir con los requisitos de rendimiento eléctrico.

4. ¿Cómo pruebo una placa de interconexión EMIB? Las pruebas requieren equipo especializado. Las pruebas estándar de lecho de agujas a menudo son imposibles debido a la densidad de paso. Las pruebas de sonda volante se utilizan para prototipos, mientras que la inspección óptica automatizada (AOI) especializada y las pruebas de continuidad sin contacto se utilizan para la producción en volumen.

5. ¿Cuáles son los criterios de aceptación para la planitud de las placas EMIB? El estándar de la industria (JEDEC) normalmente requiere que la deformación sea inferior al 0,1% de la dimensión diagonal a temperatura ambiente y durante el perfil de reflujo. Exceder esto conduce a defectos de "cabeza en almohada" o agrietamiento del puente.

6. ¿Qué archivos se necesitan para una revisión DFM de un diseño EMIB? Debe proporcionar archivos ODB++ o Gerber X2, un dibujo detallado del apilamiento que especifique los tipos de materiales y los espesores dieléctricos, una netlist (IPC-356) para la verificación de pruebas eléctricas y un dibujo de perforación que defina las estructuras de vías ciegas/enterradas.

7. ¿Puede APTPCB fabricar el puente de silicio en sí? No, APTPCB (APTPCB PCB Factory) se especializa en el sustrato orgánico de alta densidad y la PCB principal que alberga el paquete. El puente de silicio es fabricado por fundiciones de semiconductores. Nosotros nos encargamos de la integración a nivel de placa y la fabricación del sustrato.

8. ¿Cómo afecta el diseño EMIB a la gestión térmica? El puente de silicio localizado crea una alta densidad de flujo de calor. El diseño de la placa debe incluir rutas térmicas optimizadas, como vías rellenas de cobre directamente debajo del área del puente, para transferir el calor al disipador de calor del sistema o a los planos de tierra internos.

9. ¿Cuál es el paso mínimo de microvías para estos diseños? Para el sustrato orgánico que soporta EMIB, el paso de microvías puede ser tan bajo como 80µm-100µm. En la interfaz de la PCB principal, un paso de 0,4 mm o 0,35 mm es común para el fan-out BGA.

10. ¿Cómo evito las discontinuidades de impedancia en la interfaz del puente? Mantenga un plano de referencia continuo (tierra) debajo de las señales de alta velocidad que ingresan a la región del puente. Evite cruzar planos divididos y asegúrese de que la transición de la traza de PCB al bump del paquete se modele en solucionadores de campo 3D.

Recursos para el diseño de placas de interconexión EMIB (páginas y herramientas relacionadas)

Capacidades de PCB HDI: Explore las tecnologías de interconexión de alta densidad esenciales para el soporte EMIB.
Fabricación avanzada de PCB: Aprenda sobre los procesos de grabado de líneas finas y perforación láser.
Materiales de PCB Megtron: Especificaciones para materiales de baja pérdida utilizados en diseños de alta velocidad.
Calculadora de impedancia: Verifique el ancho y el espaciado de sus trazas para una impedancia controlada.
Directrices DFM: Reglas generales de diseño para asegurar la fabricabilidad.

Glosario de diseño de placas de interconexión EMIB (términos clave)

Término	Definición
EMIB	Embedded Multi-die Interconnect Bridge; una tecnología de encapsulado 2.5D que utiliza un puente de silicio.
Sustrato	La placa orgánica (a menudo basada en ABF) que sirve de interfaz entre los chips de silicio y la PCB principal.
Microvía	Un orificio perforado con láser (típicamente <150µm) que conecta capas adyacentes en placas HDI.
RDL	Capa de redistribución; capas metálicas que enrutan las señales desde los pads del chip a los bumps del sustrato.
TSV	Vía pasante de silicio; una conexión vertical que atraviesa completamente una oblea de silicio (utilizada en interposers, menos en EMIB).
CTE	Coeficiente de expansión térmica; la tasa a la que un material se expande con el calor. La falta de coincidencia causa deformación.
Underfill	Relleno inferior; material epoxi inyectado debajo del chip/puente para distribuir el estrés mecánico y proteger los bumps.
Bump Pitch	Paso de los bumps; la distancia centro a centro entre bumps de soldadura o pads adyacentes.
L/S	Línea/Espacio; el ancho de una traza y el espacio hasta la siguiente traza (por ejemplo, 5/5 µm).
SerDes	Serializador/Deserializador; bloques funcionales de alta velocidad a menudo conectados a través de puentes EMIB.
Interposer	Interposer; una interfaz eléctrica que enruta entre un zócalo o conexión y otro (de silicio u orgánico).
Warpage	Deformación; la distorsión de la planitud de la placa, crítica en el ensamblaje de paquetes grandes.

Solicite un presupuesto para el diseño de placas de interconexión EMIB

¿Listo para llevar su diseño de alta densidad del concepto a la producción? APTPCB ofrece revisiones DFM completas y fabricación de precisión para placas de interconexión avanzadas.

Para obtener un presupuesto preciso y un análisis DFM, prepare:

Archivos Gerber RS-274X u ODB++: Datos completos de las capas.
Dibujo de apilamiento: Especifique el material (por ejemplo, Megtron 7, ABF), el peso del cobre y el espesor dieléctrico.
Archivos de perforación: Defina las vías ciegas, enterradas y pasantes.
Requisitos de impedancia: Enumere la impedancia objetivo y las capas de referencia.
Volumen y plazo de entrega: Cantidad de prototipos frente a objetivos de producción en masa.

Obtenga su revisión DFM y presupuesto ahora

Conclusión: Próximos pasos en el diseño de placas de interconexión EMIB

Dominar el diseño de placas de interconexión EMIB requiere un cambio de las reglas estándar de PCB a una precisión similar a la de los semiconductores. Al controlar estrictamente las geometrías de las trazas, seleccionar materiales de ultra baja pérdida y gestionar la deformación térmica, puede implementar con éxito paquetes heterogéneos de alto rendimiento. Ya sea que esté prototipando un nuevo acelerador de IA o un módulo de red de alta velocidad, el cumplimiento de estas especificaciones garantiza que su diseño sea fabricable y fiable.