Diseño de placas de interconexión EMIB: especificaciones, reglas y checklist DFM

Diseño de placas de interconexión EMIB: respuesta rápida (30 segundos)

El diseño de una placa de interconexión para aplicaciones de Embedded Multi-die Interconnect Bridge (EMIB) requiere el cumplimiento estricto de los estándares de integración de alta densidad (HDI) y de los protocolos de gestión térmica.

Trace Width/Space (Ancho/Espacio de Pista): Debe soportar un enrutamiento ultrafino, requiriendo típicamente un ancho/espacio de línea (L/S) por debajo de 10/10 µm para sustratos o 40/40 µm para la interfaz principal de la PCB.
Material Selection (Selección de Materiales): Utilice materiales de pérdida ultra baja (por ejemplo, Megtron 7 o películas ABF especializadas) para minimizar la atenuación de la señal a altas velocidades.
Warpage Control (Control de Pandeo): Mantenga la planitud de la placa dentro de <0.1% (diagonal) para evitar que el puente se agriete o que los bumps se desconecten durante el reflujo.
Microvia Reliability (Confiabilidad de las Microvías): Las relaciones de aspecto (aspect ratios) no deben superar 0.8:1 para las vías ciegas a fin de garantizar una cobertura completa del revestimiento y la integridad estructural.
Thermal Management (Gestión Térmica): Incorpore matrices densas de vías térmicas o monedas de cobre (copper coins), ya que los paquetes EMIB generan un calor localizado significativo.
Impedance Control (Control de Impedancia): Se requiere una tolerancia estricta del ±5% para el enrutamiento de pares diferenciales a través de la interfaz del puente.

When Designing an interconnect board for Embedded Multi-die Interconnect Bridge (EMIB) interconnect board design applies (and when it doesn’t)

Comprender cuándo utilizar la arquitectura de interconexión de estilo EMIB en lugar del empaquetado estándar es fundamental para la optimización de los costos y el rendimiento.

When to use EMIB interconnect board design (Cuándo usarlo):

Heterogeneous Integration (Integración Heterogénea): Al combinar matrices (dies) de diferentes nodos de proceso (por ejemplo, CPU de 10 nm + SerDes de 28 nm) en un solo paquete.
High-Bandwidth Memory (HBM - Memoria de Gran Ancho de Banda): Cuando las aplicaciones requieren un rendimiento de datos masivo entre el procesador y las pilas de memoria.
Space Constraints (Limitaciones de Espacio): Cuando la altura en el eje Z debe minimizarse, ya que EMIB elimina la necesidad de un interposer de silicio completo.
Signal Integrity Demands (Exigencias de Integridad de la Señal): Al enrutar señales en distancias cortas con una latencia menor de la que pueden proporcionar los sustratos orgánicos estándar.

When NOT to use it (Cuándo NO usarlo):

Low-Cost Consumer Electronics (Electrónica de Consumo de Bajo Costo): El costo y la complejidad de la fabricación superan el presupuesto para los dispositivos IoT o móviles estándar.
Low I/O Count (Bajo Recuento de E/S): Si la unión por cables estándar (wire-bonding) o flip-chip BGA pueden manejar el recuento de pines, EMIB es excesivo.
Extreme High Power (Potencia Extremadamente Alta): Si bien EMIB maneja bien el calor, los ASIC de potencia masiva aún podrían requerir interposers de silicio completos o soluciones de enfriamiento líquido que no son inherentes al diseño de la placa en sí.
Rapid Prototyping (Prototipado Rápido): El tiempo de entrega (lead time) de los sustratos y herramientas compatibles con EMIB es significativamente mayor que el de las PCBs rígidas estándar.

Reglas y especificaciones para placas de interconexión EMIB (parámetros y límites clave)

EMIB interconnect board design rules and specifications (key parameters and limits)

El diseño exitoso de una placa de interconexión EMIB se basa en especificaciones precisas. Desviarse de estos valores a menudo resulta en una pérdida de rendimiento (yield loss) durante el ensamblaje.

Rule Category	Recommended Value/Range	Why it matters	How to verify	If ignored
Trace Width/Space (L/S) / Ancho/Espacio de Pista	5µm/5µm (Sustrato) 40µm/40µm (PCB)	Esencial para enrutar E/S de alta densidad desde el puente.	AOI (Inspección Óptica Automatizada)	Cortocircuitos o incapacidad para enrutar todas las señales.
Microvia Diameter (Diámetro de Microvía)	50µm - 75µm	Permite interconexiones verticales de alta densidad (HDI).	Análisis de sección transversal	Fatiga de la vía o circuitos abiertos bajo ciclos térmicos.
Dielectric Constant (Dk) / Constante Dieléctrica	< 3.0 @ 10GHz	Reduce el retraso en la propagación de la señal y la diafonía (crosstalk).	TDR (Reflectometría de Dominio de Tiempo)	Degradación de la integridad de la señal y errores de temporización.
Dissipation Factor (Df) / Factor de Disipación	< 0.002 @ 10GHz	Minimiza la pérdida de señal (pérdida de inserción) con la distancia.	VNA (Analizador de Redes Vectoriales)	Atenuación excesiva; fallo en la transmisión de datos.
Copper Thickness (Espesor del Cobre)	12µm - 18µm (0.3oz - 0.5oz)	Equilibra la capacidad de conducción de corriente con la capacidad de grabado de líneas finas.	Fluorescencia de Rayos X (XRF)	Sobre-grabado (pistas abiertas) o sub-grabado (cortocircuitos).
Solder Mask Opening (Apertura de Máscara de Soldadura)	1:1 con el pad o NSMD	Asegura el asentamiento adecuado del bump y el flujo de underfill.	AOI / Microscopio	Creación de puentes de soldadura o mala confiabilidad de la unión.
Warpage / Flatness (Pandeo / Planitud)	< 0.1% (Diagonal)	Crítico para alinear el puente y las matrices (dies) durante el ensamblaje.	Interferometría de Moiré de Sombra	Desalineación de componentes, soldaduras frías o agrietamiento de la matriz (die).
Impedance Tolerance (Tolerancia de Impedancia)	85Ω / 100Ω ± 5%	Iguala la impedancia del controlador/receptor para evitar reflejos.	Prueba de Cupón de Impedancia	Reflexión de la señal, jitter (fluctuación) y corrupción de datos.
Pad Surface Finish (Acabado de Superficie del Pad)	ENEPIG o SOP	Proporciona una superficie plana y apta para la adhesión de bumps de paso fino.	XRF / SEM	Mala humectación o defectos de "pad negro".
Thermal Via Pitch (Paso de Vías Térmicas)	0.3mm - 0.5mm	Maximiza la transferencia de calor lejos del puente incrustado.	Verificación del archivo de taladro (Drill file)	Sobrecalentamiento, estrangulamiento térmico (throttling) o falla del dispositivo.

Pasos de implementación para placas de interconexión EMIB (puntos de control del proceso)

EMIB interconnect board design implementation steps (process checkpoints)

La implementación de un diseño de placa de interconexión EMIB implica un flujo de trabajo riguroso para asegurar que el sustrato orgánico o la PCB puedan soportar la tecnología de puente incrustado.

Architecture & Stackup Definition (Arquitectura y Definición de Apilamiento):
- Action: Defina el número de capas y el apilamiento de materiales.
- Parameter: Seleccione materiales de alta velocidad (por ejemplo, materiales Megtron) compatibles con múltiples ciclos de laminación.
- Check: Verifique la coincidencia del CTE (Coeficiente de Expansión Térmica) entre las capas.
Bridge Cavity Planning (Planificación de la Cavidad del Puente):
- Action: Diseñe la cavidad o el área de rebaje donde se incrustará el puente de silicio (si corresponde) o defina el patrón de aterrizaje (landing pattern) para el paquete EMIB.
- Parameter: Tolerancia de la profundidad de la cavidad ±10µm.
- Check: Asegure el espacio libre para el adhesivo de fijación del die (die attach).
Fan-Out Routing Strategy (Estrategia de Enrutamiento Fan-Out):
- Action: Enrute las señales desde los bumps de paso fino del puente hacia las capas más gruesas de la PCB.
- Parameter: Use microvías escalonadas (staggered) para ahorrar espacio.
- Check: Confirme que no haya ángulos agudos en las pistas de alta velocidad.
Power Integrity (PI) Analysis (Análisis de Integridad de Energía):
- Action: Simule la caída de voltaje (caída IR) a través de la red de suministro de energía.
- Parameter: Objetivo <5% de caída de voltaje DC en la carga.
- Check: Verifique la colocación suficiente de condensadores de desacoplo cerca de la interfaz del puente.
Signal Integrity (SI) Simulation (Simulación de Integridad de la Señal):
- Action: Simule la pérdida de inserción y la pérdida de retorno para las líneas críticas de alta velocidad.
- Parameter: Pérdida de retorno < -10dB hasta la frecuencia de Nyquist.
- Check: Ajuste la geometría de la pista si no se alcanzan los objetivos de impedancia.
Thermal Stress Simulation (Simulación de Estrés Térmico):
- Action: Modele la ruta de disipación de calor a través de la placa.
- Parameter: Temperatura máxima de unión (Tj) < 105°C (o límite específico del die).
- Check: Agregue monedas de cobre (copper coins) o granjas de vías térmicas si existen puntos calientes (hotspots).
DFM Review (Design for Manufacturing) / Revisión de Diseño para Manufacturabilidad:
- Action: Envíe los archivos Gerber a APTPCB para una verificación de fabricabilidad.
- Parameter: Pista/espacio mínimo, relaciones de aspecto y astillas de máscara (mask slivers).
- Check: Resuelva todas las advertencias (flags) DFM antes de la liberación para fabricación.
Fabrication & Test (Fabricación y Prueba):
- Action: Fabrique la placa desnuda (bare board) utilizando técnicas de fabricación avanzada de PCB.
- Parameter: Prueba eléctrica al 100% (sonda móvil / flying probe).
- Check: Valide los cupones de impedancia y las dimensiones físicas.

Solución de problemas en placas de interconexión EMIB (modos de fallo y correcciones)

Incluso con un diseño robusto, pueden surgir problemas durante la fabricación o el ensamblaje. A continuación, se explica cómo solucionar fallos comunes en las placas de interconexión EMIB.

1. Symptom: Open Circuits at Microvias (Circuitos Abiertos en Microvías)

Cause: Revestimiento (plating) incompleto debido a una alta relación de aspecto o a escombros atrapados; desajuste de expansión térmica causando grietas en el barril (barrel cracks).
Check: Análisis de sección transversal (SEM) de la vía defectuosa.
Fix: Reduzca la relación de aspecto a <0.8:1; cambie a vías apiladas (stacked vias) rellenas de cobre.
Prevention: Use materiales con un CTE de eje Z más bajo.

2. Symptom: Board Warpage During Reflow (Pandeo de la Placa Durante el Reflow)

Cause: Distribución de cobre desequilibrada o apilamiento asimétrico; Tg del material incorrecto.
Check: Medición de Moiré de Sombra a temperatura ambiente vs. temperatura de reflujo.
Fix: Equilibre el área de cobre en las capas superior/inferior; use una malla de cobre ficticia (thieving).
Prevention: Simule el rizo (curl) del apilamiento antes del diseño (layout); use materiales de Alto Tg.

3. Symptom: Signal Integrity Loss (High BER) / Pérdida de Integridad de la Señal (Alta Tasa de Errores de Bit - BER)

Cause: Desajuste de impedancia en la transición del puente a la PCB; efecto del tejido de fibra (fiber weave effect).
Check: Medición TDR; inspeccione el tipo de tejido de vidrio.
Fix: Perfore la parte posterior de los stubs (back-drill stubs); use "vidrio extendido" (spread glass) o rote el enrutamiento 10 grados.
Prevention: Especifique tela de vidrio extendida (por ejemplo, 1067/1086) en las notas de fabricación.

4. Symptom: Solder Bridging Under Fine-Pitch Components (Puentes de Soldadura Bajo Componentes de Paso Fino)

Cause: Error de registro de la máscara de soldadura o apertura excesiva del stencil.
Check: Inspeccione la alineación de la máscara de soldadura; revise el grosor del stencil.
Fix: Apriete las barreras (dams) de la máscara de soldadura; reduzca el área de apertura del stencil en un 10-15%.
Prevention: Use Láser Direct Imaging (LDI) para la aplicación de la máscara de soldadura.

5. Symptom: Delamination of Layers (Delaminación de Capas)

Cause: Absorción de humedad o mala adhesión entre la resina y el cobre.
Check: C-SAM (Microscopía Acústica de Escaneo) para localizar vacíos (voids).
Fix: Hornee las placas (baking) antes del ensamblaje; mejore el tratamiento de óxido en las capas internas.
Prevention: Almacene las placas en bolsas selladas al vacío con desecante; seleccione bondply de alta confiabilidad.

6. Symptom: "Black Pad" or Non-Wetting ("Pad Negro" o Falta de Humectación)

Cause: Corrosión de la capa de níquel en acabados ENIG/ENEPIG.
Check: Análisis SEM/EDX de la superficie del pad.
Fix: Controle estrictamente la química del baño de inmersión de oro.
Prevention: Audite el proceso de acabado superficial; considere OSP si la vida útil (shelf life) lo permite.

How to choose Designing an interconnect board for Embedded Multi-die Interconnect Bridge (EMIB) interconnect board design (design decisions and trade-offs)

Elegir la estrategia de interconexión adecuada implica comparar el diseño de placa de interconexión EMIB con tecnologías de empaquetado alternativas como los Interposers de Silicio (2.5D) o el Empaquetado a Nivel de Oblea Fan-Out estándar (FOWLP).

EMIB vs. Silicon Interposer (Interposer de Silicio):

Cost (Costo): EMIB es generalmente de menor costo porque usa un pequeño puente de silicio solo donde se necesita, en lugar de una retícula de interposer de silicio grande y costosa.
Performance (Rendimiento): Los interposers de silicio ofrecen una densidad ligeramente mayor para un enrutamiento masivo, pero EMIB proporciona un mejor rendimiento eléctrico para enlaces de alta velocidad específicos debido a que los caminos son más cortos.
Complexity (Complejidad): EMIB requiere una compleja fabricación de sustratos orgánicos. Si su fabricante no puede manejar características <10µm, un interposer de silicio podría ser una apuesta más segura (aunque más costosa).

EMIB vs. Standard HDI PCB (PCB HDI Estándar):

Density (Densidad): La tecnología PCB HDI estándar típicamente limita la relación L/S a ~40µm. Los sustratos EMIB reducen esto a <10µm localmente.
Application (Aplicación): Use HDI estándar para la placa base. Use sustratos compatibles con EMIB para el paquete en sí.
Thermal (Térmico): Las estructuras EMIB concentran el calor. El HDI estándar lo distribuye de manera más uniforme pero no puede soportar el ancho de banda.

Decision Framework (Marco de Decisión):

Bandwidth Requirement (Requisito de Ancho de Banda): Si >500 Gbps entre dies, elija EMIB o Interposer.
Cost Sensitivity (Sensibilidad al Costo): Si el presupuesto es ajustado pero el rendimiento es clave, EMIB es el ganador del "término medio".
Supply Chain (Cadena de Suministro): Asegúrese de que su proveedor de PCB/Sustrato (como APTPCB) tenga el equipo avanzado para litografía de líneas finas y perforación láser.

FAQ sobre placas de interconexión EMIB (coste, plazo, defectos, criterios de aceptación y archivos DFM)

1. ¿Cuál es el principal factor de costo para el diseño de una placa de interconexión EMIB? Los principales factores que influyen en el costo son el número de capas (a menudo más de 10 capas), el uso de materiales avanzados de baja pérdida (como ABF o Megtron), y la pérdida de rendimiento (yield) asociada con el grabado de líneas ultrafinas. Espere que los costos sean de 3 a 5 veces más altos que los de las placas HDI FR4 estándar.

2. ¿Cuál es el tiempo de entrega (lead time) para fabricar sustratos compatibles con EMIB? Debido a la complejidad de la laminación secuencial y la obtención de imágenes (imaging) precisas, los tiempos de entrega suelen oscilar entre 4 y 8 semanas para los prototipos. Las PCB estándar pueden tardar de 1 a 2 semanas, pero la naturaleza de alta densidad de los sustratos EMIB requiere un tiempo de procesamiento adicional.

3. ¿Qué materiales son mejores para el diseño de placas de interconexión EMIB? Ajinomoto Build-up Film (ABF) es el estándar de la industria para las capas de apilamiento (buildup layers) debido a su planitud y capacidad de línea fina. Para el núcleo (core), se recomiendan materiales de Alto Tg como Megtron 7 o Tachyon 100G para igualar los requisitos de rendimiento eléctrico.

4. ¿Cómo pruebo una placa de interconexión EMIB? Las pruebas requieren equipos especializados. Las pruebas estándar de cama de clavos (bed-of-nails) a menudo son imposibles debido a la densidad de paso (pitch). Las pruebas de sonda móvil (flying probe) se utilizan para los prototipos, mientras que la inspección óptica automatizada (AOI) especializada y las pruebas de continuidad sin contacto se utilizan para la producción en volumen.

5. ¿Cuáles son los criterios de aceptación para la planitud de la placa EMIB? El estándar de la industria (JEDEC) requiere típicamente que el pandeo (warpage) sea menor al 0.1% de la dimensión diagonal a temperatura ambiente y durante el perfil de reflujo. Exceder esto conduce a defectos de "cabeza de almohada" (head-in-pillow) o agrietamiento del puente.

6. ¿Qué archivos se necesitan para una revisión DFM de un diseño EMIB? Debe proporcionar archivos ODB++ o Gerber X2, un dibujo detallado del apilamiento (stackup) que especifique los tipos de materiales y los espesores del dieléctrico, una lista de redes (netlist) (IPC-356) para la verificación de la prueba eléctrica, y un dibujo de perforación que defina las estructuras de vías ciegas/enterradas.

7. ¿Puede APTPCB fabricar el puente de silicio en sí? No, APTPCB (APTPCB PCB Factory) se especializa en el sustrato orgánico de alta densidad y en la PCB principal que aloja el paquete. El puente de silicio es fabricado por fundiciones de semiconductores. Nosotros nos encargamos de la integración a nivel de placa y de la fabricación del sustrato.

8. ¿Cómo impacta el diseño EMIB en la gestión térmica? El puente de silicio localizado crea una alta densidad de flujo de calor. El diseño de la placa debe incluir rutas térmicas optimizadas, tales como vías rellenas de cobre directamente bajo el área del puente, para transferir el calor al disipador del sistema o a los planos de tierra internos.

9. ¿Cuál es el paso (pitch) mínimo de microvía para estos diseños? Para el sustrato orgánico que soporta EMIB, el paso de la microvía puede ser tan bajo como 80µm-100µm. En la interfaz de la PCB principal, un paso de 0.4 mm o 0.35 mm es común para el fan-out del BGA.

10. ¿Cómo prevengo las discontinuidades de impedancia en la interfaz del puente? Mantenga un plano de referencia continuo (tierra/ground) debajo de las señales de alta velocidad que ingresan a la región del puente. Evite cruzar planos divididos (split planes) y asegúrese de que la transición de la pista de la PCB al bump del paquete esté modelada en solvers de campo (field solvers) 3D.

HDI PCB Capabilities (Capacidades de PCB HDI): Explore las tecnologías de interconexión de alta densidad esenciales para el soporte EMIB.
Advanced PCB Manufacturing (Fabricación Avanzada de PCB): Aprenda sobre el grabado de líneas finas y los procesos de perforación láser.
Megtron PCB Materials (Materiales de PCB Megtron): Especificaciones para materiales de baja pérdida utilizados en diseños de alta velocidad.
Impedance Calculator (Calculadora de Impedancia): Verifique el ancho y espaciado de sus pistas para una impedancia controlada.
DFM Guidelines (Pautas DFM): Reglas de diseño generales para garantizar la fabricabilidad.

Glosario de placas de interconexión EMIB (términos clave)

Term	Definition
EMIB	Embedded Multi-die Interconnect Bridge; una tecnología de empaquetado 2.5D que utiliza un puente de silicio.
Substrate (Sustrato)	La placa orgánica (a menudo basada en ABF) que hace de interfaz entre las matrices (dies) de silicio y la PCB principal.
Microvia (Microvía)	Un orificio perforado por láser (típicamente <150µm) que conecta capas adyacentes en placas HDI.
RDL	Redistribution Layer (Capa de Redistribución); capas de metal que enrutan señales desde los pads de la matriz hacia los bumps del sustrato.
TSV	Through-Silicon Via (Vía a través del Silicio); una conexión vertical que pasa completamente a través de una oblea de silicio (utilizada en interposers, menos en EMIB).
CTE	Coefficient of Thermal Expansion (Coeficiente de Expansión Térmica); la tasa a la que un material se expande con el calor. El desajuste (mismatch) causa pandeo (warpage).
Underfill	Material epoxi inyectado bajo la matriz/puente para distribuir el estrés mecánico y proteger los bumps.
Bump Pitch (Paso de los Bumps)	La distancia de centro a centro entre bumps de soldadura o pads adyacentes.
L/S	Line/Space (Línea/Espacio); el ancho de una pista y la separación con la pista siguiente (ej., 5/5 µm).
SerDes	Serializer/Deserializer (Serializador/Deserializador); bloques funcionales de alta velocidad que a menudo se conectan a través de puentes EMIB.
Interposer	Una interfaz eléctrica que enruta de un zócalo o conexión a otro (de silicio u orgánico).
Warpage (Pandeo)	La distorsión de la planitud de la placa, crítica en el ensamblaje de paquetes grandes.

Request a quote for Designing an interconnect board for Embedded Multi-die Interconnect Bridge (EMIB) interconnect board design

¿Listo para pasar su diseño de alta densidad del concepto a la producción? APTPCB ofrece revisiones DFM exhaustivas y fabricación de precisión para placas de interconexión avanzadas.

Para obtener una cotización precisa y un análisis DFM, prepare lo siguiente:

Archivos Gerber RS-274X u ODB++: Datos de capa completos.
Stackup Drawing (Plano de Apilamiento): Especifique el material (ej., Megtron 7, ABF), el peso del cobre y el espesor del dieléctrico.
Drill Files (Archivos de Taladro): Defina las vías ciegas, enterradas y de orificio pasante (through-hole).
Impedance Requirements (Requisitos de Impedancia): Enumere la impedancia objetivo y las capas de referencia.
Volume & Lead Time (Volumen y Tiempo de Entrega): Cantidad para prototipo vs. objetivos de producción en masa.

Obtenga su Revisión DFM y Cotización Ahora

Conclusion (next steps)

Dominar el diseño de placas de interconexión EMIB requiere un cambio desde las reglas estándar de PCB hacia una precisión similar a la de los semiconductores. Controlando estrictamente las geometrías de las pistas, seleccionando materiales de pérdida ultra baja, y gestionando el pandeo térmico, puede implementar con éxito paquetes heterogéneos de alto rendimiento. Ya sea que esté prototipando un nuevo acelerador de IA o un módulo de red de alta velocidad, adherirse a estas especificaciones garantiza que su diseño sea fabricable y confiable.