PCB de Servidor EPYC

Qué es una PCB de servidor EPYC y para quién está pensada esta guía

Una PCB de servidor EPYC es una placa diseñada específicamente para alojar procesadores AMD EPYC™ como Genoa, Bergamo o Turin. Frente a una placa de escritorio o a una plataforma de servidor básica, aquí las exigencias son mucho mayores: hasta 128 carriles PCIe, 12 canales de memoria DDR5 y redes de alimentación capaces de sostener entre 300 W y más de 400 W de TDP por zócalo. La dificultad real está en mantener la integridad de señal de PCIe Gen 5.0, y pronto Gen 6.0, sin perder estabilidad térmica en una superficie de gran tamaño.

Esta guía recorre de punta a punta el proceso de compra y validación técnica de estas placas de alto rendimiento. No se limita a notas generales de fabricación: también cubre los retos propios del ecosistema SP5, los apilados con muchas capas y la selección de materiales de pérdida ultrabaja. El foco está puesto en la fabricación de la placa desnuda y en las restricciones de ensamblaje que condicionan directamente el rendimiento del lote.

El contenido está dirigido a ingenieros de hardware, ingenieros de integridad de señal (SI) y responsables de compras que están pasando del prototipo a la producción piloto o masiva. Si usted tiene que abastecer plataformas fiables para centros de datos, clústeres HPC o equipos de computación perimetral, aquí encontrará un marco técnico y comercial para reducir el riesgo.

Cuándo conviene una PCB de servidor EPYC y cuándo basta un proceso estándar

Entender las exigencias concretas de la arquitectura AMD es lo que permite decidir si hace falta un proceso de fabricación de alta velocidad específicamente adaptado o si un proceso estándar de servidor sigue siendo suficiente.

Utilice un proceso específico para PCB de servidores EPYC cuando:

Virtualización con muchos núcleos: Va a desplegar sistemas de doble zócalo y la comunicación entre sockets mediante Infinity Fabric exige un control de impedancia muy preciso para evitar corrupción de datos.
Cargas de IA y HPC: Está desarrollando una PCB para servidor de IA con varios aceleradores GPU. El alcance de PCIe Gen 5.0 obliga a usar materiales de pérdida ultrabaja y taladrado posterior para contener las reflexiones.
Almacenamiento de alta densidad: El diseño aprovecha los 128 carriles PCIe para NVMe, por lo que necesita HDI para sacar las señales del gran zócalo SP5 LGA.
Condiciones térmicas exigentes: El sistema va en un chasis 1U compacto con flujo de aire limitado, así que hacen falta capas de cobre pesadas, de 2 oz o 3 oz, para repartir la potencia sin sobrecalentamiento.

Manténgase en un proceso estándar o de menor exigencia cuando:

Arquitecturas anteriores: Está usando procesadores de generaciones previas, como Naples, donde PCIe Gen 3.0 no exige taladrado posterior avanzado ni materiales especiales.
Nodos perimetrales de bajo consumo: Diseña una placa básica de un solo socket que no aprovecha toda la memoria ni toda la capacidad de E/S.
Uso general sensible al coste: Está comparando con una PCB de servidor ARM más económica para hosting web básico, donde la velocidad de señal no lleva al FR-4 a su límite.

Especificaciones de una PCB para servidor EPYC (materiales, apilado, tolerancias)

Especificaciones de PCB para servidor EPYC (materiales, apilamiento, tolerancias)

Para que las consultas de ingeniería (EQ) no frenen la producción, conviene fijar desde el inicio parámetros concretos que respondan a las necesidades eléctricas y mecánicas de la plataforma EPYC.

Número de capas y apilado:
- Objetivo: 12 a 26 capas.
- Requisito: El apilado debe ser simétrico para evitar alabeos. Reserve capas concretas para señales de alta velocidad entre planos de tierra.
Material base (laminado):
- Objetivo: pérdida ultrabaja o superbaja.
- Especificaciones: Panasonic Megtron 6, Megtron 7 o Isola Tachyon 100G. El FR-4 estándar suele quedarse corto cuando las pistas PCIe Gen 5.0 superan las 5 a 7 pulgadas.
Peso de cobre:
- Objetivo: 1oz (señal interna), 2oz+ (planos de alimentación).
- Requisito: Los procesadores EPYC presentan transitorios de corriente elevados. Los planos de alimentación deben soportar más de 300 A sin una caída IR excesiva.
Control de impedancia:
- Objetivo: pares diferenciales de 85 Ω o 100 Ω para PCIe, DDR5 y USB.
- Tolerancia: hace falta trabajar con ±5% o ±7%. El ±10% típico suele ser demasiado amplio para 32 GT/s.
Taladrado posterior (taladrado de profundidad controlada):
- Objetivo: remanentes < 10 mils (0,25 mm).
- Requisito: es indispensable en las vías de alta velocidad para eliminar el barril sobrante que actúa como antena y genera resonancias.
Acabado superficial:
- Objetivo: ENIG (Níquel Químico Oro de Inmersión) u OSP (Conservante Orgánico de Soldabilidad).
- Requisito: debe dejar una superficie totalmente plana para el gran socket SP5 LGA y los BGA de paso fino. HASL no es una opción válida.
Tecnología de vías:
- Objetivo: Vías pasantes, ciegas y enterradas.
- Requisito: la fábrica debe manejar relaciones de aspecto de 12:1 o superiores en placas gruesas de 2.4 mm a 3.0 mm, necesarias para la rigidez.
Alabeo / curvatura y torsión:
- Objetivo: < 0.5% (IPC Clase 3 preferida).
- Requisito: es crítico para el gran socket LGA. Un alabeo excesivo termina provocando contactos abiertos en los pines del procesador.
Fiabilidad térmica:
- Objetivo: Tg > 170°C, Td > 340°C.
- Requisito: el material tiene que soportar varios ciclos de reflujo, por cara superior, cara inferior y retrabajo, sin delaminarse.
Limpieza:
- Objetivo: Contaminación iónica < 1.56 µg/cm² (equivalente de NaCl).
- Requisito: ayuda a evitar migración electroquímica y crecimiento dendrítico en centros de datos con alta tensión y humedad elevada.

Riesgos de fabricación en PCB para servidores EPYC (causas raíz y prevención)

Pasar de un prototipo funcional a un lote de más de 1.000 unidades introduce mucha más variabilidad de proceso. Estos son los riesgos más habituales en placas de clase EPYC y la forma de contenerlos. 1. Crecimiento de filamentos anódicos conductivos (CAF)

Riesgo: Cortocircuitos eléctricos que se forman entre las vías o las trazas a lo largo de los haces de fibra de vidrio dentro del material de la PCB.
Por qué ocurre: Alta densidad de voltaje en las placas de servidor combinada con humedad y ciclos térmicos.
Detección: Pruebas de resistencia de aislamiento de alto voltaje.
Prevención: Especificar materiales "resistentes a CAF" y asegurar proporciones adecuadas de vidrio a resina. Diseñar con un espaciado adecuado de pared a pared entre las vías.

2. Cráteres en las almohadillas bajo el zócalo SP5

Riesgo: La almohadilla de cobre se separa de la resina de la PCB, rompiendo la conexión.
Por qué ocurre: La enorme fuerza de sujeción del disipador y el zócalo EPYC crea estrés mecánico durante la manipulación o la vibración.
Detección: Pruebas de tinte y desprendimiento (dye-and-pry) o seccionamiento transversal después de pruebas de choque mecánico.
Prevención: Usar unión en las esquinas o relleno inferior en los BGA. Emplear sistemas de resina con mayor tenacidad a la fractura y añadir transiciones en gota entre almohadilla y traza.

3. Pérdida de integridad de la señal debido al efecto de tejido

Riesgo: Los pares diferenciales de alta velocidad experimentan sesgo (desajuste de tiempo) porque una traza pasa sobre haces de vidrio y la otra sobre resina.
Por qué ocurre: La constante dieléctrica (Dk) del vidrio difiere de la de la resina. A 32 GT/s, este desajuste es fatal para los márgenes de tiempo.
Detección: TDR (Reflectometría en el Dominio del Tiempo) que muestra variaciones de impedancia; colapso del diagrama de ojo.
Prevención: Utilice estilos de "vidrio extendido" (por ejemplo, 1067, 1078) donde las fibras estén aplanadas. Gire el diseño (enrutamiento en zigzag) 10 grados con respecto al tejido.

4. Fatiga de los orificios pasantes metalizados (PTH)

Riesgo: Grietas en el barril de las vías, lo que lleva a circuitos abiertos intermitentes.
Causa: Las PCB gruesas se expanden en el eje Z durante el ciclo térmico. Si el chapado de cobre es demasiado delgado o quebradizo, se rompe.
Detección: Prueba de estrés de interconexión (IST).
Prevención: Especifique un espesor mínimo de chapado de cobre de 25 µm (1 mil) en promedio, sin ninguna lectura por debajo de 20 µm.

5. Errores de profundidad de taladrado posterior

Riesgo: El taladro no profundiza lo suficiente (dejando un muñón) o profundiza demasiado (cortando la conexión activa).
Causa: Variación en el espesor de la placa en todo el panel.
Detección: Inspección por rayos X de los orificios taladrados posteriormente; pruebas TDR.
Prevención: Utilice máquinas de taladrado de profundidad controlada que detecten las capas de cobre. Defina una zona específica de "corte obligatorio" y "no corte" en el plano de fabricación.

6. Desplazamientos de registro de la máscara de soldadura

Riesgo: La máscara de soldadura sube a las almohadillas (mala soldadura) o expone el cobre adyacente (formación de puentes).
Causa: Escala/contracción del material durante la laminación de paneles grandes.
Detección: Inspección Óptica Automatizada (AOI).
Prevención: Utilice la imagen directa por láser (LDI) para la aplicación de la máscara de soldadura, que se escala dinámicamente a las dimensiones reales del panel. 7. Discontinuidad de impedancia en las transiciones de capa
Riesgo: Reflexión de la señal cuando una pista se mueve de una capa interna a una capa externa.
Por qué ocurre: Mal diseño de las vías o falta de vías de conexión a tierra.
Detección: Prueba TDR.
Prevención: Simular las transiciones de vía en solucionadores de campo 3D. Colocar vías de conexión a tierra cerca de las vías de señal para mantener la ruta de retorno.

8. Alabeo que impide el ensamblaje SMT

Riesgo: La placa no queda suficientemente plana y el zócalo SP5 o los BGA grandes pueden levantarse durante el reflujo (defectos cabeza-en-almohada).
Por qué ocurre: Distribución desequilibrada del cobre o perfil de curado incorrecto.
Detección: Medición de Moiré de sombra.
Prevención: Equilibrar la cobertura de cobre en todas las capas. Utilizar un ciclo de laminación de "baja tensión". Utilizar paletas durante el ensamblaje si es necesario.

Validación y aceptación de PCB de servidor EPYC (pruebas y criterios de aprobación)

No confíe únicamente en el Certificado de Conformidad (CoC) del fabricante. Implemente un plan de validación que demuestre que la placa puede sobrevivir al ciclo de vida del servidor.

1. Análisis de microsección (cupones)

Objetivo: Verificar la integridad de la estructura interna.
Método: Cupones de calidad de sección transversal del borde del panel.
Criterios: Sin delaminación, sin recesión de resina, espesor de chapado > 25µm, registro de capa adecuado.

2. Prueba de estrés de interconexión (IST)

Objetivo: Prueba de vida acelerada para vías.
Método: Ciclar cupones entre ambiente y 150°C durante más de 500 ciclos.
Criterios: Cambio de resistencia < 10%. Sin grietas en los barriles.

3. Prueba de impedancia TDR

Objetivo: Verificar las especificaciones de integridad de la señal.
Método: Probar el 100% de los cupones de impedancia; realizar verificaciones puntuales en las placas reales si el diseño lo permite.
Criterios: Todos los pares diferenciales dentro de la tolerancia especificada (por ejemplo, 85Ω ±5%).

4. Prueba de contaminación iónica (ROSE)

Objetivo: Asegurar la limpieza de la placa.
Método: Prueba de resistividad del extracto de solvente (ROSE).
Criterios: < 1,56 µg/cm² equivalente de NaCl.

5. Prueba de soldabilidad

Objetivo: Asegurar que las almohadillas aceptarán soldadura durante el ensamblaje.
Método: Prueba de inmersión y observación / Prueba de equilibrio de humectación.
Criterios: > 95% de cobertura de la almohadilla con soldadura fresca.

6. Estrés térmico (Flotación en soldadura)

Objetivo: Simular la supervivencia al reflujo.
Método: Flotar la muestra en un baño de soldadura a 288°C durante 10 segundos (3x).
Criterios: Sin ampollas, manchas o delaminación.

7. Prueba de alto potencial (Hi-Pot)

Objetivo: Verificar el aislamiento entre la alimentación y la tierra.
Método: Aplicar alto voltaje (por ejemplo, 500V-1000V) entre las redes.
Criterios: Sin corriente de fuga que exceda el límite; sin ruptura.

8. Verificación dimensional

Objetivo: Asegurar el ajuste mecánico en el chasis (1U/2U/4U).
Método: CMM (Máquina de Medición por Coordenadas).
Criterios: Dimensiones del contorno, ubicaciones de los orificios y tamaños de las ranuras dentro de ±0,1 mm.

Lista de verificación de calificación de proveedores de PCB para servidores EPYC (RFQ, auditoría, trazabilidad)

Al evaluar a un proveedor de PCB para servidores EPYC, las capacidades generales no bastan. Utilice esta lista de verificación para detectar competencia real en alta fiabilidad. APTPCB recomienda usar estos criterios como base para comparar a cualquier socio potencial.

Grupo 1: Entradas RFQ para PCB de servidores EPYC (Lo que debe proporcionar)

Archivos Gerber/ODB++: ¿Están completos con todas las capas de cobre, perforación y máscara?
Dibujo de apilamiento: ¿Especifica los materiales dieléctricos por nombre (por ejemplo, Megtron 6) y espesor?
Tabla de impedancia: ¿Están las líneas objetivo claramente identificadas por capa y ancho?
Tabla de perforación: ¿Están los orificios con retroperforación explícitamente identificados con los requisitos de profundidad?
Netlist: ¿Se incluye la netlist IPC-356 para la comparación de pruebas eléctricas?
Panelización: ¿Están definidos los rieles y las marcas fiduciales para su línea de ensamblaje?
Requisito de clase: ¿Está claramente establecida la Clase IPC 2 o la Clase IPC 3?
Acabado superficial: ¿Está definido el espesor específico de ENIG/OSP?

Grupo 2: Evidencia de capacidad para PCB de servidores EPYC (Pregunte al proveedor)

Recuento de capas: ¿Pueden fabricar más de 20 capas internamente sin subcontratación?
Relación de aspecto: ¿Pueden chapar una vía con una relación de aspecto de 12:1 o 15:1 de forma fiable?
Retroperforación: ¿Disponen de perforación automatizada con control de profundidad y verificación por rayos X?
LDI: ¿Utilizan imágenes directas por láser (LDI) para el registro de la máscara de soldadura?
Stock de Materiales: ¿Almacenan laminados de alta velocidad (Megtron/Tachyon) o los compran bajo demanda? (afecta el tiempo de entrega).
Precisión de la Impedancia: ¿Pueden garantizar una tolerancia de ±5%?

Grupo 3: Sistema de Calidad y Trazabilidad

Certificaciones: ¿Poseen la certificación ISO 9001 y UL para la combinación específica de apilamiento/material?
AOI: ¿Se realiza la inspección óptica automatizada (AOI) en cada capa interna?
ET: ¿Es obligatoria la prueba eléctrica al 100% (sonda volante o lecho de agujas)?
Microseccionamiento: ¿Realizan microsecciones en cada panel de producción?
Trazabilidad: ¿Pueden rastrear una placa específica hasta el lote de materia prima y el ciclo de prensa de laminación?
Antigüedad del Equipo: ¿El equipo de laminación y perforación es lo suficientemente moderno para trabajos de alta precisión?

Grupo 4: Control de Cambios y Entrega

Política de PCN: ¿Aceptan proporcionar una notificación de cambio de producto (PCN) antes de cambiar materiales o química?
Manejo de EQ: ¿Tienen ingenieros CAM de habla inglesa para resolver rápidamente las consultas de ingeniería (EQ)?
Capacidad: ¿Tienen capacidad de reserva para manejar su aumento de producción de 50 a 5,000 unidades?
Embalaje: ¿Utilizan embalaje sellado al vacío, seguro contra ESD con tarjetas indicadoras de humedad?
Soporte DFA: ¿Pueden proporcionar retroalimentación sobre los riesgos de ensamblaje (por ejemplo, espaciado de componentes)?
Logística: ¿Tienen experiencia en el envío de placas de cobre pesado sin daños?

Cómo elegir una PCB para servidor EPYC (compensaciones y reglas de decisión)

La ingeniería es el arte del compromiso. A continuación, se explica cómo navegar por las compensaciones comunes en el diseño de PCB para servidores EPYC.

1. Costo del material vs. Pérdida de señal

Compensación: Megtron 7 es significativamente más caro que el FR4 High-Tg estándar.
Orientación: Si su traza PCIe Gen 5 más larga es < 4 pulgadas, podría usar un material de pérdida media (como Isola 370HR) si simula cuidadosamente. Si las trazas superan las 5-6 pulgadas, elija Megtron 6/7. El costo del material es menor que el costo de un servidor no funcional.

2. Densidad vs. Número de capas

Compensación: El uso de HDI (Microvías) reduce el número de capas, pero aumenta la complejidad del proceso y el costo.
Orientación: Si está limitado por la altura Z (por ejemplo, un servidor blade denso), elija HDI. Si tiene espacio vertical (PCB de servidor 2U estándar o PCB de servidor 4U), elija un mayor número de capas con orificios pasantes. Generalmente es más robusto y económico para volúmenes más bajos.

3. Taladrado posterior vs. Vías ciegas

Compensación: El taladrado posterior elimina los talones de los orificios pasantes; las vías ciegas evitan los talones por completo, pero son más difíciles de laminar secuencialmente.
Orientación: Para las placas base de servidor estándar, elija el taladrado posterior. Es el estándar de la industria para las placas EPYC y es más rentable que los múltiples ciclos de laminación secuencial requeridos para las vías ciegas profundas.

4. Acabado superficial OSP vs. ENIG

Compromiso: OSP es más plano y barato pero tiene una vida útil más corta. ENIG es robusto pero puede sufrir ennegrecimiento de pads si se procesa mal.
Orientación: Para zócalos BGA grandes (SP5), elija OSP si controla estrictamente el cronograma de ensamblaje. Ofrece la mejor coplanaridad. Si las placas se almacenarán durante meses antes del ensamblaje, elija ENIG.

5. Diseño térmico 1U vs. 4U

Compromiso: Los diseños de PCB de servidor 1U tienen alta resistencia al flujo de aire; los diseños de PCB de servidor 4U tienen amplio espacio.
Orientación: En 1U, priorice las capas internas de cobre pesado para disipar el calor lateralmente. En 4U, puede confiar más en los disipadores de calor y el flujo de aire, lo que permite pesos de cobre estándar.

Preguntas frecuentes sobre PCB de servidor EPYC (coste, plazo, archivos DFM, apilado, impedancia, Dk/Df)

P: ¿Cuál es el tamaño máximo de placa para un PCB de servidor EPYC? R: La mayoría de los fabricantes pueden manejar hasta 24" x 30", pero los factores de forma estándar E-ATX o SSI EEB son los más comunes. APTPCB puede acomodar backplanes de gran tamaño si es necesario.

P: ¿Realmente necesito taladrado posterior para PCIe Gen 4? R: Para Gen 4 se recomienda, aunque a veces puede omitirse según la longitud de la traza. Para PCIe Gen 5, estándar en la serie EPYC 9004, el taladrado posterior es obligatorio para reducir la resonancia de los remanentes de vía.

P: ¿Cómo evito la deformación en una placa tan grande? R: Utilice un apilamiento estrictamente simétrico (equilibrio de cobre y espesor dieléctrico). Asegúrese de que el contenido de resina sea uniforme. Durante el ensamblaje, use una plantilla/paleta para soportar la placa. P: ¿Puedo usar FR4 estándar en las capas externas y Megtron en las internas? R: Sí, eso se conoce como apilado híbrido. Permite ahorrar coste, pero exige controlar muy bien las diferencias de CTE para evitar problemas de delaminación.

P: ¿Cuál es el plazo de entrega típico para estas placas? R: Los prototipos suelen tardar entre 10 y 15 días por la complejidad de la laminación y del taladrado posterior. En producción en volumen, lo habitual es hablar de 4 a 5 semanas.

P: ¿El zócalo SP5 requiere un refuerzo especial de la PCB? R: Sí. Siempre se usa una placa posterior, pero además la propia PCB necesita espesor suficiente, normalmente 2,4 mm o unos 93 mil, para soportar la presión de montaje sin arquearse.

P: ¿Cuántas capas son normales en una placa EPYC de doble socket? R: Un diseño de doble socket suele necesitar entre 16 y 24 capas para poder enrutar correctamente todos los canales DDR5 y las líneas PCIe.

P: ¿Cuál es el tamaño mínimo de taladro razonable para estas placas gruesas? R: Debido a la elevada relación de aspecto, conviene mantener los taladros mecánicos por encima de 0,25 mm (10 mils) siempre que sea posible. Bajar a 0,2 mm (8 mils) es viable, pero incrementa coste y riesgo de huecos en el metalizado.

Recursos para PCB de servidores EPYC (páginas y herramientas relacionadas)

Soluciones de PCB para servidores y centros de datos: Explore capacidades específicas para la computación de alto rendimiento y la infraestructura de almacenamiento.
Fabricación de PCB de alta velocidad: Una inmersión profunda en la integridad de la señal, el control de impedancia y la selección de materiales para aplicaciones de alta frecuencia.
Materiales de PCB Megtron: Comprenda por qué Panasonic Megtron es el estándar de oro para los diseños PCIe Gen 5 y Gen 6.
Tecnología PCB HDI: Aprenda cómo las interconexiones de alta densidad (HDI) permiten el enrutamiento de un gran número de pines BGA en entornos de servidor.
Fabricación de PCB de backplane: Revise las técnicas especializadas utilizadas para placas gruesas y de alto número de capas que sirven como columna vertebral de los chasis de servidores.

Solicite una cotización para PCB de servidor EPYC (revisión DFM + precios)

Obtener una cotización precisa para una PCB de servidor EPYC requiere más que solo dimensiones. Para asegurar que su diseño sea fabricable y optimizado en costos, proporcionamos con cada consulta una revisión DFM gratuita centrada en la fabricabilidad.

Qué enviar para una cotización precisa:

Archivos Gerber (RS-274X) u ODB++: El conjunto de datos completo.
Diagrama de apilamiento: Incluyendo tipos de materiales (por ejemplo, Megtron 7) y requisitos de impedancia.
Archivo de perforación: Indicando claramente las ubicaciones de perforación inversa.
Volumen y plazo de entrega: Cantidad de prototipos vs. objetivos de producción.

Haga clic aquí para cargar sus archivos y obtener una cotización de APTPCB. Nuestro equipo de ingeniería revisará su apilamiento en busca de riesgos de integridad de la señal y proporcionará un desglose detallado de los costos en un plazo de 24 horas.

Conclusión: Próximos pasos para las PCB de servidor EPYC

El despliegue exitoso de una PCB de servidor EPYC exige dominar al mismo tiempo la física de la integridad de señal, la ciencia de materiales y las restricciones mecánicas. Si define con rigor los materiales y el taladrado posterior, comprende los riesgos de escalado como el CAF o el alabeo y valida a fondo a su proveedor, podrá construir una base estable para su infraestructura de alto rendimiento. Esta guía sirve como hoja de ruta para que el hardware adquirido esté realmente a la altura del potencial del silicio que va a soportar.