Cuando el escalado de nodos se ralentiza, la presión del rendimiento pasa al encapsulado: qué cubre esta guía de enrutamiento de sustratos RDL fan-out y a quién está dirigida

Esta guía está pensada para ingenieros de hardware, arquitectos de encapsulado y responsables de compras que necesitan adquirir soluciones de enrutamiento de sustratos RDL fan-out. A medida que el escalado de semiconductores avanza más lentamente, una parte cada vez mayor de la mejora del rendimiento depende del encapsulado. Las capas de redistribución (RDL) utilizadas en encapsulados Fan-Out (FOWLP/FOPLP) son fundamentales para conectar las entradas y salidas del chip a escala nanométrica con las geometrías de placa a escala milimétrica.

Probablemente estás consultando esta información porque el HDI convencional ya no alcanza la densidad de E/S requerida, o porque estás migrando desde encapsulados con unión por hilo hacia soluciones avanzadas de flip-chip o encapsulado a nivel de oblea. Esta transición implica equilibrar varios factores: resolución de línea y espacio, integridad de señal y fiabilidad mecánica. Un fallo en la capa RDL puede inutilizar un silicio de alto valor.

Esta guía va más allá de los conceptos básicos. Está enfocada en la fase de adquisición y validación de ingeniería. Explicamos qué especificaciones deben definirse, dónde aparecen los riesgos ocultos de fabricación y cómo evaluar a un proveedor como **APTPCB ** para comprobar que puede mantener un buen rendimiento de producción a gran escala. También incluye listas prácticas para acelerar la toma de decisiones.

Cuándo el enrutamiento de sustratos RDL fan-out es la opción adecuada

Comprender el uso específico de la tecnología RDL ayuda a evitar diseños sobredimensionados y costes innecesarios.

Utiliza RDL Fan-Out cuando:

La densidad de E/S es crítica: Tu chip tiene una gran cantidad de conexiones de entrada/salida que supera el área disponible para bumps fan-in convencionales. Necesitas distribuir las conexiones hacia una superficie mayor para adaptarlas a pasos BGA estándar.
Existen restricciones de formato: Necesitas el perfil de encapsulado más delgado posible. RDL elimina la necesidad de un núcleo de sustrato orgánico separado en algunas arquitecturas, como el fan-out a nivel de oblea.
Necesitas alto rendimiento eléctrico: Requieres trayectos de señal más cortos que los proporcionados por la unión por hilo para reducir inductancia y capacitancia parasitarias en aplicaciones SerDes de alta velocidad o RF.
Realizas integración heterogénea: Combinas múltiples chips fabricados con diferentes nodos tecnológicos dentro de un único encapsulado y necesitas interconexiones de alta densidad.
La gestión térmica es importante: Necesitas conexiones directas de cobre desde la superficie del chip hasta la placa del sistema para mejorar la disipación térmica frente a las uniones por hilo.

No utilices RDL Fan-Out cuando:

La cantidad de E/S es baja: Si las soluciones con unión por hilo o encapsulados con marco de conexión pueden cubrir las necesidades, RDL añade costes innecesarios.
La sensibilidad al coste es extrema: En productos electrónicos de consumo estandarizados donde son suficientes encapsulados BGA o QFN convencionales, los costes de litografía de RDL de paso fino pueden ser demasiado elevados.
Existen requisitos extremos de potencia o corriente: Aunque RDL puede gestionar alimentación eléctrica, las aplicaciones con corrientes muy elevadas pueden beneficiarse más de PCB de cobre grueso o módulos de potencia específicos con pistas más gruesas que las permitidas normalmente por procesos RDL.
El chip es grande y existe gran diferencia de CTE: Si el chip tiene dimensiones elevadas y el CTE de la placa es muy diferente, un fan-out directo sin intercalador ni alivio de tensión mediante underfill puede provocar fallos por fatiga en las uniones de soldadura.

Especificaciones y requisitos antes de solicitar cotización

Requisitos técnicos del sustrato RDL preparados antes de una cotización

Los requisitos poco definidos generan consultas de ingeniería (EQ) que pueden retrasar los proyectos durante semanas. Define claramente estos parámetros para obtener una cotización precisa y comentarios DFM desde el primer momento.

Ancho y separación de línea: Define el ancho mínimo de pista y la separación entre conductores. Un proceso RDL habitual requiere valores entre 2µm/2µm y 10µm/10µm. Especifica qué capas necesitan el paso más fino.
Número de capas RDL: Indica la cantidad de capas de redistribución necesarias. Más capas aumentan la flexibilidad de enrutamiento, pero también incrementan significativamente el riesgo de pérdida de rendimiento y el coste.
Material dieléctrico: Define el tipo de polímero, PBO, BCB o ABF). Este parámetro determina las temperaturas de curado, la constante dieléctrica (Dk) y la absorción de humedad.
Especificaciones de vías: Define el tipo de vía, el diámetro y el tamaño de la almohadilla de captura.
Espesor de cobre: Especifica el espesor requerido para señales y planos de alimentación. El cobre RDL suele fabricarse mediante proceso semiaditivo y es más fino que la lámina de cobre convencional de PCB.
Acabado superficial: Define el acabado de las almohadillas (por ejemplo, ENEPIG, OSP o estaño por inmersión) para garantizar la compatibilidad con el ensamblaje posterior o la colocación de bolas de soldadura.
Tamaño del sustrato/portador: Si utilizas fan-out a nivel de panel, especifica el tamaño del panel para optimizar el aprovechamiento del área.
Control de impedancia: Indica la impedancia objetivo (por ejemplo, 50Ω en terminación simple o 100Ω diferencial) y la tolerancia. Esto obliga al proveedor a verificar las alturas del apilado.
Tolerancia de deformación: Define la deformación máxima permitida a temperatura ambiente y durante el reflujo.
UBM: Especifica la estructura UBM si el proveedor será responsable de la formación de bumps. Es fundamental para resistir la electromigración.
Estándares de inspección: Indica los criterios específicos de inspección (por ejemplo, resolución AOI hasta 1µm y prueba eléctrica del 100%).
Nivel de trazabilidad: Define si necesitas trazabilidad a nivel de panel o unidad para materiales y datos del proceso.

Riesgos ocultos

La fabricación RDL se parece más al procesamiento de semiconductores que a la fabricación tradicional de PCB. Los riesgos son microscópicos, pero sus consecuencias pueden ser enormes.

Desplazamiento del chip:
Riesgo: Durante el proceso de moldeo (en FOWLP), los chips pueden desplazarse ligeramente. Si la litografía RDL posterior no compensa este movimiento, las vías pueden no coincidir con las almohadillas del chip.
Detección: Inspección AOI después del revelado; pruebas eléctricas de circuito abierto/cortocircuito.
Prevención: Utilizar proveedores con modelado adaptativo de patrones o equipos de colocación de chips de alta precisión.
Delaminación provocada por deformación:
Riesgo: La diferencia de CTE entre el compuesto de moldeo, el chip de silicio y el dieléctrico RDL provoca deformaciones en la oblea o panel. Una deformación excesiva puede causar separación entre capas RDL.
Detección: Microscopía acústica de barrido; medición de deformación mediante Shadow Moiré.
Prevención: Selección adecuada del CTE del compuesto de moldeo; equilibrio de densidad de cobre entre capas superiores e inferiores.
Socavado de la capa semilla de cobre:
Riesgo: En el proceso semiaditivo, la capa semilla debe eliminarse mediante ataque químico. Si el ataque es demasiado agresivo, reduce el soporte lateral de la pista y aumenta la resistencia.
Detección: Análisis de sección transversal (SEM); mediciones de resistencia.
Prevención: Control preciso de química y tiempo de ataque; utilización de agentes de ataque diferenciales.
Grietas en la interfaz de las vías:
Riesgo: Los ciclos térmicos generan tensión entre la parte inferior de la vía y la almohadilla inferior. Una limpieza deficiente o compuestos intermetálicos frágiles pueden producir grietas.
Detección: Ensayos de choque térmico seguidos de monitorización de resistencia; cortes mediante haz de iones focalizado.
Prevención: Procesos robustos de limpieza por plasma; limpieza por plasma en línea antes del recubrimiento.
Grietas en el dieléctrico:
Riesgo: Los materiales dieléctricos frágiles, como algunas resinas fotosensibles, pueden agrietarse bajo esfuerzos mecánicos o choques térmicos.
Detección: Ciclos térmicos; inspección visual con aumento.
Prevención: Utilizar materiales con mayor elongación hasta rotura (por ejemplo, formulaciones específicas de Polyimide).
Electromigración (EM):
Riesgo: Una alta densidad de corriente en pistas RDL muy finas provoca migración de átomos de cobre, generando huecos o acumulaciones.
Detección: Ensayos de vida útil a alta temperatura; simulación de densidad de corriente.
Prevención: Reglas de diseño que limiten la densidad de corriente; uso de capas barrera.
Absorción de humedad:
Riesgo: Los dieléctricos orgánicos absorben humedad. Durante el reflujo, esta humedad se convierte en vapor y provoca delaminación del RDL.
Detección: Ensayos MSL; análisis de incremento de peso.
Prevención: Secado previo al ensamblaje; selección de materiales con baja absorción de humedad como LCP o determinados grados ABF.
Pérdida de rendimiento por límite de resolución:
Riesgo: Llevar la capacidad L/S del proveedor hasta su límite (por ejemplo, solicitar 2µm con una línea de 5µm) aumenta los defectos de cortocircuitos y aperturas por partículas o fallos de fotorresistencia.
Detección: Análisis de rendimiento por oblea/panel; AOI.
Prevención: Diseñar con margen de seguridad (por ejemplo, usar 5µm L/S cuando 2µm no sea imprescindible); mantener la clasificación de sala limpia.

Plan de validación (qué probar, cuándo hacerlo y qué significa aprobar)

Plan de validación del sustrato RDL con pruebas mecánicas y eléctricas

No es suficiente confiar únicamente en el certificado de conformidad (CoC) del proveedor. Debes validar la integridad del enrutamiento de sustratos RDL fan-out por tu cuenta o mediante un tercero.

Prueba de continuidad con cadena Daisy Chain:
Objetivo: Verificar la conectividad eléctrica de todas las redes, especialmente a través de vías y contactos del chip.
Método: Diseñar un vehículo de prueba con interconexiones en cadena. Medir resistencia.
Aceptación: Resistencia dentro de ±10% respecto a la simulación; sin circuitos abiertos.
Ciclos térmicos (TC):
Objetivo: Evaluar la vida útil por fatiga de pistas de cobre y vías bajo estrés térmico.
Método: JEDEC JESD22-A104. -40°C a +125°C, 500 a 1000 ciclos.
Aceptación: Cambio de resistencia <10%; sin grietas en sección transversal.
Almacenamiento a alta temperatura (HTS):
Objetivo: Evaluar estabilidad del material y crecimiento intermetálico con el tiempo.
Método: JEDEC JESD22-A103. 150°C durante 1000 horas.
Aceptación: Sin delaminación; resistencia al corte de bumps dentro de especificación.
Prueba acelerada de estrés altamente acelerado:
Objetivo: Evaluar corrosión y crecimiento dendrítico bajo humedad y tensión aplicada.
Método: JEDEC JESD22-A110. 130°C, 85% RH, tensión aplicada, 96 horas.
Aceptación: Sin fallo de resistencia de aislamiento; sin crecimiento dendrítico visible.
Prueba de caída:
Objetivo: Evaluar la resistencia mecánica del RDL y las uniones de soldadura durante impactos.
Método: JEDEC JESD22-B111. Prueba de caída a nivel de placa.
Aceptación: Superar un número definido de caídas sin fallo eléctrico.
Medición de deformación:
Objetivo: Garantizar que el sustrato sea suficientemente plano para ensamblaje SMT.
Método: Shadow Moiré a temperatura ambiente, 150°C y 260°C.
Aceptación: Deformación <100µm (o estándar JEITA/JEDEC específico según tamaño del encapsulado).
Análisis de sección transversal:
Objetivo: Verificar dimensiones físicas y calidad del recubrimiento.
Método: Corte transversal mecánico e imágenes SEM.
Aceptación: Espesor de cobre, alineación de vías y espesor dieléctrico coinciden con las tolerancias del diseño.
Prueba de soldabilidad:
Objetivo: Confirmar que las almohadillas se humecten correctamente durante el ensamblaje.
Método: IPC-J-STD-003. Método de inmersión y observación o equilibrio de humectación.
Aceptación: >95% de cobertura; humectación uniforme.

Lista de verificación del proveedor

Utiliza esta lista al trabajar con APTPCB u otros fabricantes avanzados. Permite diferenciar proveedores RDL especializados de fabricantes PCB convencionales.

Datos de RFQ

Archivos Gerber/ODB++: Datos completos de diseño con definición clara de capas.
Lista de conexiones: Formato IPC-356 para verificación mediante prueba eléctrica.
Dibujo de apilado: Debe mostrar espesores dieléctricos, pesos de cobre y tipos de material.
Tabla de taladros/vías: Define vías ciegas, enterradas y pasantes con relaciones de aspecto.
Requisitos de impedancia: Líneas específicas y planos de referencia.
Dibujo de panelización: Si existen requisitos concretos de matriz para la línea de ensamblaje.
Especificación de aceptación: Referencia a IPC-6012 o especificaciones internas.
Previsión de volumen: EAU para determinar nivel de precio y asignación de producción.

Prueba de capacidad

Capacidad mínima L/S: ¿Puede demostrar producción estable con el paso requerido? Solicita datos CpK.
Relación de aspecto de vías: ¿Puede metalizar la relación de aspecto requerida sin huecos?
Experiencia SAP/mSAP: ¿Dispone de una línea dedicada al proceso semiaditivo? (El grabado sustractivo convencional no permite fabricar RDL fino).
Calificación de materiales: ¿Ha validado el dieléctrico específico solicitado?
Simulación de deformación: ¿Puede ejecutar simulaciones basadas en el apilado para predecir deformaciones antes de fabricación?
Clase de sala limpia: ¿El área de imagen RDL es Clase 100 o Clase 1000? (Las PCB convencionales suelen estar sin clasificación o en Clase 10k+).

Sistema de calidad y trazabilidad

Capacidad AOI: ¿Cuál es el tamaño mínimo de defecto que puede detectar el AOI?.
Prueba eléctrica: ¿Utilizan sonda volante o utillaje fijo? ¿Pueden probar almohadillas de paso fino?
Frecuencia de secciones: ¿Con qué frecuencia realizan microsecciones por lote?.
Certificaciones: ISO 9001 es el mínimo. IATF 16949 es preferible para fiabilidad. ISO 13485 para aplicaciones médicas.
Análisis de fallos: ¿Disponen internamente de SEM/EDX para analizar defectos?

Control de cambios y entrega

Política PCN: ¿Aceptan proporcionar una notificación de cambio de producto para cualquier modificación de material o proceso?
Planificación de capacidad: ¿Cuál es su tasa actual de utilización?.
Inventario de seguridad: ¿Pueden mantener inventario de producto terminado para pedidos de gran volumen?
Plazo de entrega: ¿Cuál es el plazo estándar para fabricar RDL?.

Orientación para la toma de decisiones

Cada decisión de diseño en el enrutamiento de sustratos RDL fan-out implica un equilibrio entre ventajas y limitaciones.

Compensación: ancho de línea frente a rendimiento de fabricación
Orientación: Si priorizas el coste, selecciona líneas más anchas (10µm+). El rendimiento disminuye exponencialmente al acercarse a 2-5µm. Utiliza líneas ultrafinas solo donde sean imprescindibles.
Compensación: número de capas frente a deformación
Orientación: Si priorizas la planitud, utiliza apilados simétricos. Un número impar de capas RDL o una distribución desequilibrada de cobre generan un efecto bimetálico que provoca deformaciones severas.
Compensación: material dieléctrico frente a fiabilidad
Orientación: Si priorizas la fiabilidad ante ciclos térmicos, selecciona Polyimide (PI). Tiene una excelente elongación. Si priorizas resolución de paso fino, selecciona PBO o BCB, que suelen permitir litografías más precisas pero pueden ser más frágiles.
Compensación: tamaño de vía frente a resistencia
Orientación: Si priorizas la densidad de enrutamiento, selecciona vías más pequeñas (10-20µm). Si priorizas la alimentación eléctrica, utiliza vías mayores o matrices de vías. Las vías pequeñas presentan mayor resistencia e inductancia.
Compensación: formato panel frente a oblea
Orientación: Si priorizas el coste unitario en grandes volúmenes, selecciona Fan-Out a nivel de panel. El aprovechamiento del área es mejor. Si priorizas precisión y rendimiento, selecciona Fan-Out a nivel de oblea. Los equipos para obleas suelen ser más maduros y precisos.

Preguntas frecuentes

P: ¿Cuál es la diferencia entre RDL y las pistas PCB convencionales? R: Las pistas RDL suelen ser mucho más finas (2-5µm de espesor) y estrechas (2-10µm de ancho) que las pistas PCB convencionales. Se fabrican mediante procesos similares a los de semiconductores (pulverización, fotorresistencia y recubrimiento) sobre un portador o chip, en lugar de grabar lámina de cobre sobre laminado.

P: ¿Puedo utilizar FR-4 convencional para RDL fan-out? R: Generalmente no. La trama de fibra de vidrio del FR-4 convencional es demasiado rugosa para la litografía RDL de líneas finas. Normalmente RDL requiere dieléctricos lisos aplicados por centrifugado o mediante película, como Polyimide o ABF, para alcanzar la resolución necesaria.

P: ¿Cuál es la tolerancia habitual de control de impedancia en RDL? R: Conseguir ±10% es habitual, pero ±5% es muy difícil debido al reducido espesor de las capas dieléctricas. Variaciones pequeñas de espesor tienen un impacto porcentual importante en la impedancia.

P: ¿Cómo gestiono la temperatura con RDL? R: Los dieléctricos RDL suelen actuar como aislantes térmicos. Para controlar el calor, debes diseñar vías térmicas que conecten directamente desde la almohadilla del chip hasta las bolas del encapsulado. No dependas de la disipación lateral mediante pistas RDL delgadas.

P: ¿Es adecuado RDL fan-out para aplicaciones de alto voltaje? R: Normalmente no. Las capas dieléctricas son muy finas (5-10µm), lo que limita la tensión de ruptura. Verifica la resistencia dieléctrica del material y garantiza una separación suficiente según los requisitos de voltaje.

P: ¿Qué es la "Keep Out Zone" en RDL? R: Necesitas una zona de exclusión alrededor del borde del chip y del encapsulado. La tensión mecánica es máxima en las esquinas del chip. Evita enrutar señales críticas de alta velocidad o colocar vías pequeñas exactamente en esos puntos para prevenir grietas.

P: ¿Cómo gestiona APTPCB la seguridad de los datos RDL? R: Utilizamos servidores FTP seguros y protección mediante NDA. Los datos de fabricación están segmentados para garantizar que los diseños propietarios de enrutamiento solo sean accesibles para los equipos de ingeniería y CAM asignados al proyecto.

P: ¿Puede repararse un RDL? R: No. A diferencia de una PCB donde un corte y puente puede ser posible en un prototipo, RDL es microscópico y está encapsulado. Un defecto en una capa RDL interna provoca el rechazo de la unidad. Por eso la inspección durante el proceso (AOI) es esencial.

Páginas y herramientas relacionadas

Capacidades HDI PCB – Comprende las tecnologías base de interconexión de alta densidad que preceden o complementan las estrategias RDL.
Fabricación avanzada de PCB – Explora técnicas avanzadas de fabricación para diseños complejos.
Diseño de apilado PCB – Aprende a estructurar capas para equilibrar integridad de señal y estabilidad mecánica, aspectos clave para RDL.
Ensamblaje BGA y paso fino – Revisa los desafíos posteriores al sustrato para garantizar un montaje fiable.
Control de calidad PCB – Consulta los estándares de inspección y certificaciones que protegen la cadena de suministro.

Solicita una cotización

Solicita revisión DFM y cotización de APTPCB

Para obtener una cotización precisa de enrutamiento de sustratos RDL fan-out, proporciona:

Archivos Gerber/ODB++: Datos completos de capas.
Definición del apilado: Tipos de materiales y espesores de capa.
Mapa de taladros/vías: Definiciones de vías ciegas y enterradas.
Lista de conexiones: Para verificación eléctrica.
Volumen y plazo de entrega: Objetivos de prototipo frente a producción.

Nuestro equipo de ingeniería revisará tus archivos para evaluar la viabilidad de "Diseño para fabricación" e identificar posibles riesgos de rendimiento antes de iniciar la producción.

Conclusión

El enrutamiento de sustratos RDL fan-out es una tecnología clave para la próxima generación de dispositivos electrónicos compactos y de alto rendimiento. Permite conectar la escala nanométrica del silicio con la escala milimétrica de las PCB. Sin embargo, requiere cambiar la mentalidad desde una simple "placa de circuito impreso" hacia un "sistema encapsulado". Al definir especificaciones claras de línea/espacio y materiales, validar rigurosamente los riesgos térmicos y mecánicos, y auditar al proveedor mediante una lista estricta de criterios, es posible gestionar esta complejidad con seguridad. El éxito no depende únicamente del diseño, sino también de la disciplina aplicada durante la ejecución.