Un PCB de radio definida por software (software defined radio) se entiende mejor como una placa única que tiene que alojar tres mundos eléctricos diferentes a la vez: un front-end de RF, un puente conversor de datos (ADC/DAC) y una banda base (baseband) digital construida en torno a una FPGA o SoC.
La parte difícil no es ningún bloque en particular. Es el límite (boundary) entre bloques, donde las rutas de retorno (return paths), los dominios de potencia (power domains) y las líneas de reloj (clock lines) deciden si la señal de RF se mantiene limpia.
Una placa puede enrutar correctamente y pasar las pruebas de continuidad y aun así transmitir ruido acoplado (coupled noise) que degrada silenciosamente la sensibilidad del receptor, porque la falla (failure) radica en el aislamiento del dominio, no en una red rota.
La revisión correcta considera la partición del dominio (domain partitioning), la continuidad de la ruta de retorno y la distribución del reloj (clock distribution) como las principales cuestiones de integridad de la señal, y no como un pensamiento de última hora.
Esta es una explicación a nivel de placa (board-level). No hace referencia a una figura de ruido específica (noise figure), rango dinámico (dynamic range), EVM o techo de frecuencia (frequency ceiling), porque dependen del apilamiento (stackup), del material y de las opciones de conversión y se confirman en cada diseño.

Respuesta Rápida Un software defined radio PCB lleva un front-end de RF, una etapa de conversión ADC/DAC y una banda base digital FPGA o SoC en un solo sustrato. La pregunta práctica de diseño no es ¿Se conectan las redes? Es ¿Mantiene cada dominio una ruta de retorno continua y no contaminada para que el ruido de conmutación del convertidor y digital nunca alcance la ruta de la señal de RF? Las placas que funcionan bien son aquellas en las que el particionamiento, la conexión a tierra, la separación de la alimentación y el enrutamiento del reloj se deciden con anticipación y se mantienen en todo el diseño, en lugar de parcharse después de la primera activación (bring-up).

Índice

Qué es (y qué no es) realmente un PCB de SDR
El límite físico: dónde se encuentran los dominios de RF, el convertidor de datos y el digital
Reglas de diseño (Layout rules) que protegen el recorrido de la señal
Implicaciones de la versión (Release): qué debe verificar antes de confiar en la placa
Preguntas Frecuentes (FAQ)
Referencias públicas
Información del autor y revisión

Qué es (y qué no es) realmente un PCB de SDR

Una radio definida por software traslada el trabajo que las radios antiguas realizaban en hardware analógico fijo al procesamiento digital reconfigurable. La mezcla (Mixing), el filtrado (filtering) y la modulación (modulation) que alguna vez existieron en etapas discretas ahora ocurren en el software que se ejecuta en una FPGA o SoC, alimentado por convertidores de datos de alta velocidad (high-speed data converters). Esa arquitectura es lo que hace que la radio sea flexible, y también es lo que hace que la placa sea difícil.

Es útil ser precisos sobre qué es la PCB.

Un PCB de SDR es un portador de señales mixtas (mixed-signal carrier) con tres dominios acoplados:

un front-end de RF con amplificadores de bajo ruido, filtros, mezcladores, un oscilador local (local-oscillator) o sintetizador y etapas de ganancia de transmisión (transmit gain stages), manejando pequeñas señales analógicas donde cualquier ruido adicional es importante
una etapa de conversión de datos (data-converter stage) construida en torno al ADC y DAC, el puente entre el mundo de RF analógico y el digital, sensible a ambos lados de ese puente
una banda base digital (digital baseband) basada en un FPGA o SoC, con enlaces serie de alta velocidad como JESD204 (nombrado aquí solo como interfaz), memoria DDR y lógica de conmutación que es una fuente de ruido agresiva

Un PCB SDR no es una placa digital de alta velocidad genérica con una antena acoplada, y no es una placa de RF pura con un procesador atornillado (bolted on). Tratarlo como a uno de los dos es el error más común. Si lo diseña como una placa digital, la parte frontal de RF hereda el ruido de conmutación (switching noise). Si la diseña como una placa de RF, los enlaces digitales de alta velocidad (high-speed digital links) y el sincronismo del convertidor (converter timing) carecerán de rutas de retorno (return paths) disciplinadas y de energía limpia. La placa solo funciona cuando los tres dominios se planifican en conjunto, pero se mantienen separados eléctricamente (electrically distinct).

También cabe destacar lo que la junta no demuestra por sí sola. La PCB establece las condiciones físicas para un buen rendimiento, pero no garantiza por sí sola una determinada sensibilidad (sensitivity), un rango dinámico (dynamic range) o una magnitud de vector de error (EVM). Dependen del convertidor, de las piezas iniciales, del apilamiento (stackup) y del material, y se confirman por diseño en lugar de ser prometidas únicamente por el diseño (layout). Para el contexto más amplio de la alta frecuencia, la referencia inicial es la página High Frequency PCB, y High Speed PCB cubre el lado digital.

El límite físico: dónde se encuentran los dominios de RF, el convertidor de datos y el digital

El centro del diseño de la placa SDR es la unión (seam) entre dominios. Cada dominio tiene sus propias necesidades: el extremo frontal de RF quiere tranquilidad, la banda base digital genera ruido y la etapa del convertidor se ubica exactamente en el medio, con un pie en cada mundo. La placa tiene que darle a cada dominio un lugar limpio y luego controlar lo que cruza la frontera (boundary).

La distribución del espacio (Floorplanning) es la que establece primero los límites. Antes de cualquier enrutamiento, la placa se divide en zonas físicas (physical zones), por lo general el circuito frontal de radiofrecuencia, el conversor, la parte digital y la gestión de la energía, distribuidas de modo que la trayectoria de la señal de radiofrecuencia sea corta y directa y la zona digital se mantenga alejada de los nodos analógicos sensibles. Un buen plano (floorplan) significa que la mayor parte del trabajo de aislamiento ya lo hace la geometría. Una distribución de planta confusa significa que el resto del diseño se convierte en una serie de soluciones reactivas (reactive fixes).

Los caminos de retorno (Return paths) son el límite real, no la línea de la serigrafía. Toda corriente de señal vuelve a través del plano de referencia (reference plane) que se encuentra debajo de ella. Cuando un rastro (trace) cruza una brecha (gap), una división en un plano (plane split) o una región mal cosida (poorly stitched), su corriente de retorno se ve obligada a desviarse, y ese desvío se irradia y se acopla a los elementos vecinos. Aquí es donde reside el riesgo principal en una placa SDR. Si el aislamiento del dominio es débil o una ruta de retorno (return path) se rompe entre la interfaz de RF, el ADC/DAC y la banda base digital, la energía de conmutación y de reloj (switching and clock energy) se acopla a la ruta de RF como ruido agregado, picos (spurs) o contaminación de reloj. El resultado es una sensibilidad o calidad de la señal degradadas que una verificación de continuidad (continuity check) nunca detectará, porque todas las redes siguen sonando como conectadas. Estas placas pueden pasar pruebas eléctricas estáticas y luego mostrar un rendimiento intermitente (intermittent) del receptor en el arranque (bring-up), cuando los convertidores sincronizan el reloj y la estructura del FPGA (FPGA fabric) conmuta bajo carga real. El fallo (fault) no es una conexión interrumpida; se trata de una referencia contaminada.

La estrategia de conexión a tierra (ground strategy) es una consecuencia de la visión de la ruta de retorno. El instinto anterior de dividir (split) físicamente la conexión a tierra analógica y digital a menudo hace más daño que bien, porque una división (split) obliga a las corrientes de retorno a encontrar un camino más largo y puede inyectar el mismo ruido que debía bloquear. Un plano de referencia continuo (continuous reference plane) con una colocación de componentes disciplinada y costura (stitching) suele ser el enfoque más confiable, con el convertidor colocado de manera que sus pines analógicos y digitales se asienten sobre la región silenciosa (quiet) correspondiente. La elección exacta de la conexión a tierra depende del convertidor y del apilamiento (stackup) y se confirma mediante el diseño, pero el principio rector es constante: mantener la corriente de retorno corta, local e ininterrumpida. La página PCB Stack-Up cubre cómo la asignación de planos (plane assignment) y el orden de las capas lo soportan.

El poder (Power) es un tercer dominio que atraviesa todo. El front-end de RF, el convertidor y la lógica digital necesitan rieles de suministro (supply rails), y el ruido de conmutación (switching noise) digital en un riel compartido (shared rail) es un camino directo a la sección de RF. La separación de los dominios de potencia (Power-domain separation), el filtrado local y la regulación específica (dedicated regulation) para los rieles (rails) analógicos y de RF sensibles evitan que ese ruido se transfiera. Los detalles de qué carriles tienen aislamiento de ferrita (ferrite isolation) y dónde se ubican los reguladores silenciosos dependen de las partes y se deciden durante el diseño, pero el concepto de límites (boundary thinking) es el mismo que para las señales: no permita que el ruido de un dominio se convierta en la entrada de otro dominio.

Reglas de diseño (Layout rules) que protegen el recorrido de la señal

Una vez que se particionan los dominios y se establece la estrategia de la ruta de retorno (return-path strategy), un puñado de disciplinas de diseño (layout) hacen el trabajo de proteger la señal. Ninguno de ellos se basa en un número universal; el valor correcto siempre depende de la configuración (stackup), del material y de las piezas del convertidor o de los componentes frontales, y se confirma por diseño (per design).

Impedancia controlada (Controlled impedance) en las líneas que la necesitan. Las pistas de RF y los enlaces digitales diferenciales de alta velocidad (high-speed differential digital links) funcionan como líneas de transmisión de impedancia controlada (controlled-impedance transmission lines), con referencia a un plano limpio (clean plane). La impedancia deseada y la geometría de traza (trace geometry) que la logran son una función del dieléctrico, el espacio entre las capas y el cobre, de manera que se ajustan al modelo de capas elegido en lugar de ser una suposición. La cuestión es la consistencia: una discontinuidad de impedancia, en un conector, una transición vía o una esquina abrupta, refleja la energía y degrada la línea. Mantener las transiciones fluidas y las referencias (references) continuas es más importante que alcanzar una cifra aislada de un libro de texto. La página PCB Impedance Control explica cómo se especifica y verifica esto.

Protección (Guarding) y blindaje (shielding) en las zonas silenciosas. El vallado de vías (Via fencing) a lo largo de los trazados de RF y el cosido de tierra (ground stitching) alrededor de la sección de RF construyen una jaula (cage) local que contiene los campos y bloquea el acoplamiento (coupling) de los canales adyacentes. Cuando el aislamiento debe ser más fuerte, el blindaje (shielding) a nivel de la placa, como las bases para latas de metal sobre la sección inicial, se planifica durante la creación de las huellas (footprints), no se añade después del diseño (layout). Estas estructuras aumentan el aislamiento entre los dominios ruidosos y los silenciosos, lo que consolida el mismo límite (boundary) que ya se definió en el esquema de planta y la conexión a tierra (grounding).

La distribución de relojes (Clock distribution) es una disciplina en sí misma. Los relojes (Clocks) y las salidas del oscilador local (local-oscillator) o sintetizador se encuentran entre las redes más peligrosas de la placa, ya que son periódicas, energéticas y ricas en armónicos (harmonics). Una línea de reloj que pase cerca del front-end de RF, o cuya ruta de retorno (return path) se rompa, se convierte en una fuente de espuelas (spur source) que cae directamente en la banda de recepción (receive band). El enrutamiento de reloj y LO se mantiene corto, bien referenciado y lejos de los nodos analógicos sensibles, y los enlaces serie de alta velocidad entre el convertidor y el FPGA se tratan con el mismo cuidado para que sus flancos de conmutación (switching edges) se mantengan contenidos. La desviación (Skew) entre el reloj y los datos en esos enlaces es un problema de temporización (timing), pero desde el punto de vista del recorrido de la señal, el problema mayor es evitar que sus campos se filtren (leaking) en la cadena de RF.

La elección de los materiales es un compromiso (tradeoff), no un simple eslogan. Las capas de RF suelen utilizar un laminado de baja pérdida (low-loss laminate) mientras que las capas digitales y de potencia pueden utilizar FR4 estándar en un apilamiento híbrido (hybrid stackup), que equilibra el comportamiento de la RF con el costo. Que un material dado sea el adecuado depende del rango de frecuencias (frequency range), el margen de pérdidas (loss budget) y de la estructura mecánica (mechanical build) del diseño en concreto; no hay ningún material que sea universalmente el mejor. Las páginas de RF & Rogers materials y Megtron PCB explican las opciones y dónde es adecuado usar cada una.

A lo largo de todo esto, la línea que los une es la misma que la discusión sobre el límite: proteja la referencia, mantenga la ruta de RF corta y silenciosa, y evite que el ruido de cualquier dominio llegue a otro. Los números cambian con el diseño; la disciplina no.

Implicaciones de la versión (Release): qué debe verificar antes de confiar en la placa

Como los fallos peligrosos en las SDR radican en el acoplamiento (coupling) más que en las redes rotas (broken nets), una revisión exhaustiva (release review) debe verificar lo que un ensayo a nivel de netlist no percibe. El objetivo es confirmar que las condiciones físicas para un rendimiento limpio han sobrevivido realmente a la distribución (layout), no declarar un resultado de desempeño en particular.

Verificar antes del lanzamiento (release)	Qué confirmar	Por qué es un problema de lanzamiento (release issue)
La partición (partition) de dominio es real	Las zonas digitales, de conversión y de front-end de RF están separadas físicamente como se pretendía en el plano de planta (floorplan), con una ruta de RF corta y directa	Una partición imprecisa desplaza los problemas de aislamiento (isolation problems) a cada decisión de enrutamiento posterior
Las rutas de retorno (Return paths) son continuas	Las líneas de alta velocidad (High-speed) y de RF hacen referencia a un plano continuo (continuous plane) sin divisiones cruzadas (crossed splits) ni espacios sin costura (unstitched gaps)	Una ruta de retorno rota acopla el ruido (noise) a RF sin interrumpir ninguna conexión que pueda detectar una verificación de continuidad (continuity check)
Los dominios de poder (Power domains) están separados	Los rieles digitales (digital rails), de RF y de convertidor tienen aislamiento y filtrado local apropiados para evitar la propagación del ruido de conmutación	Un riel compartido (shared) o mal filtrado transmite el ruido digital directamente a la sección de RF
Se incluye el enrutamiento (routing) de reloj y LO	El reloj (Clock), el sintetizador y los enlaces serie de alta velocidad son cortos, bien referenciados y están lejos de los nodos analógicos sensibles	Los armónicos de reloj (Clock harmonics) constituyen una fuente importante de señales espurias (spur source) que llegan a la banda de recepción (receive band)
La impedancia y las transiciones (transitions) son limpias	Las líneas de impedancia controlada (Controlled-impedance) se ajustan a la configuración deseada y las transiciones no presentan discontinuidades abruptas	Los reflejos (Reflections) y las desajustes (mismatches) degradan tanto los enlaces de RF como los digitales de alta velocidad
El apilamiento (Stackup) y el material coinciden con el propósito	El apilamiento fabricado, el dieléctrico y la asignación de capas (layer assignment) coinciden con lo supuesto en el diseño	El comportamiento de la impedancia y de la RF dependen de la estructura (build) real, no de la supuesta
El lenguaje (language) de revisión se mantiene al nivel de la junta	La revisión de la placa (board review) abarca el diseño (layout), el aislamiento y la capacidad de fabricación (manufacturability), no la certificación de radio ni las cifras de rendimiento garantizadas	Un análisis técnico (board review) de una junta que se interprete erróneamente como una garantía de rendimiento genera falsas expectativas

Un paquete de versión útil expone tanto la intención eléctrica como la compilación física (physical build): datos de fabricación con la intención del apilamiento (stackup intent), ubicación que hace que las zonas de RF, el convertidor, las zonas digitales y de potencia sean fáciles de leer, contexto de lista de materiales (BOM) para el extremo frontal y las partes del convertidor, y cualquier expectativa de inspección (inspection) a nivel de placa o prueba funcional (functional-test). A partir de estos datos, la revisión de fabricación (manufacturing review) puede analizar el verdadero problema de las SDR, a saber, si el aislamiento planificado (intended isolation) y las trayectorias de retorno (return paths) siguen estando presentes en la placa montada, en vez de analizar la viabilidad general de fabricación (generic manufacturability). En cuanto a las validaciones y al idioma de las inspecciones (inspection language) a nivel de placa, las páginas Testing & Quality y Functional Circuit Test (FCT) detallan el campo de aplicación. Si quiere conocer el contexto de la aplicación, vea Communication Equipment PCB y Aerospace & Defense PCB.

Si su diseño de SDR está preparado para someterse a una revisión de la fase de fabricación (manufacturing-side review) referida al apilamiento (stackup), la impedancia y el aislamiento de los dominios (domain isolation), el paquete de fabricación (fabrication package) está disponible para su distribución en la página de presupuesto (quote page).

Preguntas Frecuentes (FAQ)

¿Qué hace que un PCB de radio definida por software (SDR) sea más difícil de diseñar que una placa digital o de RF común?

Tiene que albergar tres dominios eléctricos a la vez: un circuito frontal de RF (RF front-end) silencioso, un puente de conversión de datos y una banda base digital (digital baseband) ruidosa. La dificultad estriba en los límites (boundary) entre ambas. El aislamiento (Isolation), las trayectorias de retorno (return paths) y la división de la alimentación son determinantes a la hora de evitar que el ruido digital y de conmutación del convertidor (converter switching noise) penetren en la trayectoria de RF, algo que suele hacerse mal aun si se conecta correctamente cada red (net).

¿Por qué mi placa pasa la prueba de continuidad (continuity) pero de todas formas tiene poca sensibilidad como receptor?

Debido a que el problema (failure) estriba en el acoplamiento (coupling) y no en la rotura (broken) de la conexión. Una rotura del camino de retorno (return-path break) o un escaso aislamiento entre dominios permiten que la energía del reloj (clock energy) o de las conmutaciones lleguen al circuito frontal de la RF y generen un ruido adicional o impulsos indeseables (spurs). Puesto que todas las redes seguirán emitiendo la señal de conectado, se cumple el criterio de continuidad, pero a expensas de la pérdida de sensibilidad. A menudo, el problema se manifiesta en un comportamiento inconstante a la hora del arranque (bring-up), es decir, en el momento en que se ponen en marcha, cargados, el FPGA y los conversores.

¿Se deben dividir (split) los planos de conexión a tierra (ground planes) analógicos y digitales?

Normalmente, no de forma predeterminada (by default). La separación física de los caminos de retorno puede llevarlos a recorrer largas desviaciones, con el consiguiente aumento de las perturbaciones acústicas en relación con lo que bloquean. A menudo es más seguro utilizar un plano de referencia continuo (continuous reference plane) con una cuidadosa ubicación de las partes y con una serie de costuras o vias (stitching), ubicando al convertidor en un punto que permita colocar sus pernos analógicos y digitales en los lugares adecuados. La solución ideal obedece al convertidor y al sistema de superposición (stackup), y es verificable para cada diseño (per design).

¿Cómo puedo evitar que el ruido del reloj (clock) y del oscilador local (LO) interfiera con la cadena de RF?

Las redes de los relojes (clock), sintetizadores y LO figuran entre las más riesgosas de todas las del panel. Las conexiones deben ser breves (short), bien ancladas a un plano continuo (continuous plane) y mantenerse apartadas de las áreas analógicas frágiles, del mismo modo en que se contienen los enlaces en serie de alta velocidad (high-speed serial links) ubicados entre el conversor y la FPGA. El objetivo es evitar que los campos de los dispositivos, con su alto componente armónico (harmonic-rich), se cuelen (leaking) en la banda de recepción (receive band).

¿Qué impedancia y qué materiales debo usar?

Carecemos de respuesta a nivel general. La geometría de las huellas y las finalidades de las impedancias dirigidas (Controlled-impedance targets) vienen condicionadas por la distancia de las capas, el dieléctrico y el cobre en su superposición, en tanto la selección del material atañe al rango de frecuencias de su dispositivo (frequency range), la pauta de reducción de la carga (loss budget) y el ensamble de las partes mecánicas (mechanical build). Una combinación híbrida con una de las capas de RF que pierden bajo nivel (low-loss RF layer) encima de placas digitales de FR4 es una concesión o arreglo común, no obstante los importes correctos que responden a su diseño particular se fijan y se prueban en la fábrica.

¿Es el PCB el único responsable del rendimiento del SDR en términos de coeficiente de ruido (noise figure) o rango dinámico (dynamic range)?

En absoluto. La placa (board) instaura las premisas materiales que admiten el óptimo nivel operativo (por ejemplo: la referencia pura (clean references), las franjas apartadas (isolated domains), los relojes retenidos (contained clocks)), mientras las verdaderas cifras obedecen a las partes del circuito anterior (front-end), al convertidor, al apilamiento (stackup) y a los materiales empleados. La comprobación del PCB (PCB review) valida que los aislamientos y esquemas tienen viabilidad acústica (sound); pero de por sí esto no promete ningún número de desempeño (performance number) detallado.

Referencias públicas

High Frequency PCB Contexto de la página de soporte para la construcción de alta frecuencia (high-frequency) y planificación de capas de RF (RF-layer planning).
PCB Impedance Control Contexto de la página de soporte para especificar y verificar líneas de impedancia controlada.
PCB Stack-Up Contexto de la página de soporte para el orden de capas (layer order), la asignación de planos (plane assignment) y la continuidad de referencia.
Communication Equipment PCB Contexto de la página de aplicación para el trabajo en placas de sistemas de comunicación y RF.
Testing & Quality Contexto de la página de soporte para el lenguaje (language) de inspección y validación a nivel de placa.

Información del autor y revisión

Autor: Equipo editorial de APTPCB
Revisión técnica (Technical review): Equipo de revisión de ingeniería de PCB de RF y de alta velocidad
Alcance de la revisión (Review scope): Partición de dominios a nivel de placa, revisión de la ruta de retorno (return-path) y del aislamiento, consistencia del material y la impedancia controlada, y lenguaje de los límites de lanzamiento (release-boundary) de las PCB para SDR.