Las cámaras de visión artificial capturan imágenes para inspección automatizada, guiado y medición a frecuencias que van desde unos pocos Hz hasta varios miles de fotogramas por segundo. La PCB debe conectar los sensores de imagen, procesar y transferir gigabytes de datos por segundo y responder a disparos externos con precisión de microsegundos, todo ello dentro de las limitaciones térmicas y mecánicas de carcasas de cámara compactas.
Esta guía resume las decisiones de diseño de PCB que determinan el rendimiento y la fiabilidad de las cámaras de visión artificial en entornos industriales.
En esta guía
- Diseño de la interfaz del sensor de imagen
- Arquitectura del camino de datos de alta velocidad
- Disparo y Sincronización
- Gestión de la alimentación para sensores
- Gestión térmica en carcasas compactas
- Implementación de la interfaz industrial
Diseño de la interfaz del sensor de imagen
Los sensores de imagen CMOS transmiten datos mediante interfaces LVDS paralelas, MIPI CSI-2 o Sub-LVDS a velocidades que pueden alcanzar varios gigabits por segundo. La interfaz de la PCB debe mantener la integridad de la señal desde el sensor hasta la FPGA o el procesador mediante un enrutado con impedancia controlada y un ajuste de longitudes muy preciso.
Las interfaces LVDS de sensor utilizan varios pares diferenciales para transportar reloj y datos a velocidades de entre 200 Mbps y 1 Gbps por canal. El desfase entre los canales de datos y el reloj afecta a la fiabilidad de captura; lo habitual es exigir una desviación canal a canal dentro de 0,1 UI (intervalo unitario), lo que se traduce en apenas unos milímetros de diferencia de longitud en pistas de alta velocidad.
Las interfaces MIPI CSI-2 ofrecen conexiones estandarizadas de gran ancho de banda, pero requieren un control cuidadoso de la impedancia y de la terminación. Las técnicas de diseño PCB para estas interfaces incluyen enrutado con impedancia controlada, transiciones de vía bien resueltas y atención continua a la trayectoria de retorno.
Requisitos de la interfaz del sensor
- Control de impedancia: 100 Ω diferencial para LVDS; 85-100 Ω diferencial para MIPI CSI-2 según la versión de la especificación.
- Ajuste de longitudes: Ajuste intrapar dentro de 2 mils; ajuste canal a canal según los requisitos temporales del sensor.
- Planos de referencia: Planos de referencia continuos bajo las pistas de alta velocidad; transiciones de vía controladas.
- Terminación: La terminación integrada en el chip es habitual en los sensores; terminación externa si la especificación de la interfaz lo exige.
- Filtrado de alimentación: Separar las alimentaciones analógicas y digitales del sensor con el filtrado adecuado.
- Montaje del sensor: Alineación controlada entre sensor y placa para mantener la precisión óptica.
Arquitectura del camino de datos de alta velocidad
Los datos de imagen fluyen desde el sensor, pasan por el procesamiento en FPGA y llegan a la interfaz de salida a velocidades sostenidas de varios gigabits por segundo. Un sensor de 5 megapíxeles a 100 fps y 10 bits de profundidad genera 5 Gbps de datos continuos. Los caminos de datos en la PCB deben soportar este ancho de banda sin introducir problemas térmicos ni degradar la integridad de señal.
La elección de la FPGA debe equilibrar el ancho de banda de E/S, los recursos de procesamiento y el consumo de potencia. Los transceptores serie de alta velocidad, de 5 a 10 Gbps por canal, manejan salidas Camera Link, CoaXPress o 10GigE. El apilado de PCB multicapa debe soportar varias interfaces de alta velocidad mientras controla la diafonía y mantiene la impedancia bajo control.
Las interfaces de memoria para los búferes de imagen añaden más enrutado de alta velocidad. Las interfaces DDR3/DDR4 exigen un cuidado especial del timing, mientras que opciones más recientes como HyperRAM o LPDDR4x permiten un enrutado más simple con ancho de banda suficiente para muchas aplicaciones.
Diseño del camino de datos
- Planificación de E/S de la FPGA: Agrupar las interfaces relacionadas en el mismo banco de FPGA y planificar la alimentación según los requisitos de cada banco.
- Interfaz de memoria: Las restricciones temporales de DDR condicionan la asignación de capas PCB y las reglas de enrutado.
- Enrutado de alta velocidad: Microstrip para la capa superior; stripline en capas internas con acoplamiento controlado.
- Transiciones de vía: Vías back-drilled o vías ciegas/enterradas para minimizar stubs en señales multigigabit.
- Integridad de alimentación: La red PDN debe soportar las demandas de corriente transitoria de la FPGA y la memoria.
- Presupuesto de diafonía: El espaciado y el apantallamiento deben mantener la diafonía por debajo de los márgenes de ruido de la interfaz.
Disparo y Sincronización
Las aplicaciones de visión artificial suelen requerir una sincronización precisa entre la captura de imagen y eventos externos, como luces estroboscópicas, posición de la pieza o instrucciones del controlador de movimiento. La cámara debe responder a las entradas de disparo con una latencia mínima conocida y puede necesitar sincronizar varias cámaras para sistemas estéreo o multivista.
Los circuitos de entrada de disparo deben rechazar el ruido eléctrico habitual en entornos de fábrica y, al mismo tiempo, mantener una respuesta rápida. El aislamiento mediante optoacoplador protege la electrónica de la cámara, pero añade retardo de propagación; los aisladores digitales de alta velocidad ofrecen una respuesta más rápida cuando se requiere aislamiento. El filtrado de entrada debe dejar pasar los flancos de disparo válidos y rechazar el ruido.
La sincronización de fotogramas entre varias cámaras utiliza distribución de disparo por hardware o IEEE 1588/PTP. Para mantener relojes limpios y escapes cortos alrededor de PHY y conectores de paso fino, muchos diseños se benefician de la fabricación de PCB HDI.
Diseño del sistema de disparo
- Características de entrada: Rango de entrada típico de 5-24 V para compatibilidad industrial; polaridad de flanco configurable.
- Antirrebote: Antirrebote por hardware o firmware para eliminar rebotes de contacto sin retraso excesivo.
- Especificación de latencia: Latencia documentada entre disparo y exposición con especificación de jitter.
- Opciones de aislamiento: Optoacoplador o aislador digital para protección frente a bucles de tierra.
- Salida estroboscópica: Salida de disparo para estrobo sincronizada con desfase temporal programable.
- Sincronización multicámara: Distribución de disparo por hardware o correlación mediante marcas temporales PTP.
Gestión de la alimentación para sensores
Las alimentaciones del sensor de imagen afectan directamente a la calidad de imagen. El ruido en las líneas analógicas aparece como ruido de patrón fijo en las imágenes capturadas; el rizado de alimentación a determinadas frecuencias crea bandas visibles. La distribución de potencia en la PCB debe proporcionar tensiones limpias y estables para alcanzar las especificaciones de rendimiento del sensor.
Los sensores de imagen de gran tamaño consumen entre 1 y 3 W, lo que genera calentamiento localizado y afecta a la corriente oscura y al nivel de ruido. Los requisitos de secuenciación de alimentación del fabricante deben seguirse con precisión; una secuencia incorrecta puede dañar el sensor o provocar latch-up. El diseño de la electrónica de potencia debe cumplir tanto los requisitos de calidad de alimentación como los de secuenciación.
Las cámaras Power-over-Ethernet (PoE) toman su energía de funcionamiento de la propia conexión Ethernet, eliminando el cableado de alimentación independiente. La PCB debe incluir una interfaz PoE PD (powered device) con conversión CC-CC aislada para satisfacer los requisitos de alimentación del sensor.
Diseño de alimentación para sensores de imagen
- Ruido de alimentación: Las líneas analógicas requieren <10 mVpp de rizado; en cámaras científicas las especificaciones son aún más estrictas.
- LDO frente a conmutación: Los LDO ofrecen menos ruido; la conmutación es válida con un filtrado adecuado.
- Secuenciación: Secuencia de alimentación conforme a la hoja de datos del sensor; secuenciación supervisada para requisitos complejos.
- Capacidad de reserva: Capacidad suficiente para absorber corriente transitoria durante la lectura del sensor.
- Coordinación térmica: La ubicación de la disipación de potencia afecta al entorno térmico del sensor.
- Integración PoE: Interfaz IEEE 802.3af/at PD con CC-CC aislado para cámaras PoE.
Gestión térmica en carcasas compactas
Las cámaras de visión artificial integran electrónica con una disipación significativa, normalmente de 10 a 25 W en cámaras industriales, dentro de carcasas compactas que pueden carecer de ventilación. El diseño térmico de la PCB debe conducir el calor hacia las superficies de la carcasa para disiparlo, manteniendo al mismo tiempo la temperatura del sensor dentro de sus límites operativos.
La temperatura del sensor de imagen afecta al comportamiento del ruido. La corriente oscura se duplica aproximadamente cada 6-8 °C, elevando el nivel de ruido a temperaturas altas. Las aplicaciones críticas pueden requerir refrigeración activa mediante TEC para mantener constante la temperatura del sensor; la PCB debe dar soporte a la alimentación del TEC y a la supervisión térmica.
El diseño térmico de PCB debe equilibrar las necesidades de dispersión térmica con la integridad de señal de alta velocidad. Los planos de cobre gruesos mejoran la conductividad térmica, pero pueden alterar la impedancia controlada; un apilado cuidadosamente diseñado permite cumplir a la vez los requisitos térmicos y eléctricos.
Enfoques de diseño térmico
- Dispersión térmica: Los planos de cobre conducen el calor desde fuentes localizadas hasta las zonas de contacto con la carcasa.
- Interfaz térmica: Almohadillas térmicas o materiales de relleno transfieren calor desde la PCB a la carcasa.
- Colocación de componentes: Los componentes calientes deben situarse para crear trayectorias térmicas eficaces; los circuitos sensibles, en zonas más frías.
- Ruta térmica del sensor: Ruta térmica dedicada desde el sensor hasta la carcasa, posiblemente mediante un soporte metálico.
- Soporte TEC: Circuitería de control del TEC y monitorización de temperatura para sensores refrigerados.
- Consideración del flujo de aire: En cámaras ventiladas, la colocación de componentes debe tener en cuenta el patrón de flujo de aire.
Implementación de la interfaz industrial
Las cámaras de visión artificial se conectan a los sistemas host mediante interfaces GigE Vision, Camera Link, CoaXPress o USB3 Vision. Cada una de estas interfaces impone requisitos PCB distintos en integridad de señal, selección de conectores y suministro de potencia.
Las cámaras GigE Vision utilizan un PHY Ethernet estándar con magnetics y conectores de grado industrial. Los conectores M12 o RJ45 con bloqueo mecánico y retención de cable deben soportar vibración y esfuerzo sobre el cableado. La disposición de PHY y transformador sigue las reglas de la fabricación de PCB de alta velocidad para integridad de señal y EMC.
Las cámaras CoaXPress transmiten vídeo de gran ancho de banda por cable coaxial y, al mismo tiempo, suministran potencia a través del mismo cable. La interfaz de la PCB incluye un serializador de alta velocidad, un driver coaxial y la circuitería de extracción de potencia PoCXP.
Implementación de la interfaz
- GigE Vision: PHY Ethernet industrial; conectores M12 o RJ45 con bloqueo; aislamiento de 1500 Vrms.
- Camera Link: Interfaz LVDS paralela; conectores MDR26 o SDR26; ecualización de cable para tiradas largas.
- CoaXPress: SERDES de alta velocidad; conector y driver coaxiales; extracción de potencia para PoCXP.
- USB3 Vision: Controlador USB 3.0; conectores USB con bloqueo por tornillo para retención industrial.
- Interfaz GPIO: E/S digital aislada para entrada de disparo y salida estroboscópica.
- Interfaz de configuración: Interfaz serie para configuración de la cámara y actualización de firmware.
Resumen
El diseño de PCB para cámaras de visión artificial integra interfaces de sensor de alta velocidad, caminos de datos gigabit, temporización precisa y gestión térmica en conjuntos compactos que deben funcionar de forma fiable en entornos industriales. La combinación de retos de integridad de señal, calidad de alimentación y limitaciones térmicas en volúmenes reducidos crea una complejidad de diseño que exige ingeniería coordinada entre varios dominios. El éxito depende de entender cómo los requisitos de calidad de imagen se traducen en especificaciones PCB y en tolerancias reales de fabricación.