Baseboards Co-Packaged Optics (CPO) : risques qualité, contrôles DFM et validation

Points Clés

Définition : La qualité de la carte de base pour optique co-packagée fait référence à l'intégrité du signal, à la stabilité thermique et à la planéité mécanique du substrat PCB hébergeant à la fois l'ASIC et le moteur optique.
Métriques Critiques : La perte d'insertion à hautes fréquences (112G/224G PAM4) et le contrôle du gauchissement (warpage) sont les deux indicateurs de qualité les plus significatifs.
Sélection des Matériaux : Le FR-4 standard est insuffisant ; des matériaux à très faible perte (comme Megtron 8 ou Rogers) sont obligatoires pour les applications CPO.
Gestion Thermique : La qualité est souvent déterminée par la capacité de la carte à dissiper la chaleur de l'ASIC sans affecter les composants optiques sensibles à la température.
Précision de Fabrication : L'enregistrement des couches et la précision de la profondeur de rétroperçage (backdrilling) doivent être plus strictes que les exigences standard de la classe IPC 3.
Validation : Les tests doivent aller au-delà de la continuité électrique standard pour inclure des mesures TDR (réflectométrie dans le domaine temporel) et VNA (analyseur de réseau vectoriel).
Impact sur l'Assemblage : La planéité de la carte de base dicte directement le rendement du processus d'assemblage de la carte de base pour optique co-packagée.

Ce que signifie réellement la qualité de la carte de base pour optique co-packagée (portée et limites)

Pour comprendre les exigences spécifiques de cette technologie, nous devons d'abord définir la portée de la qualité des cartes de base pour optiques co-packagées. Contrairement aux optiques enfichables traditionnelles où l'émetteur-récepteur se trouve sur la façade, les optiques co-packagées (CPO) déplacent le moteur optique sur le même substrat que l'ASIC du commutateur. Ce changement modifie fondamentalement le rôle de la carte de base (PCB).

La carte de base n'est plus seulement un support pour l'alimentation et les signaux à basse vitesse. Elle devient une partie intégrante de la liaison optique à haute vitesse. La qualité dans ce contexte est définie par la capacité de la carte à supporter des débits de données extrêmes (souvent 51,2 Tbps ou plus par puce) tout en maintenant une rigidité mécanique sous une contrainte thermique significative.

Chez APTPCB (APTPCB PCB Factory), nous définissons la qualité des cartes de base CPO à travers trois axes principaux :

Intégrité du signal : La capacité à transmettre des signaux haute fréquence sur de courtes distances avec une atténuation minimale.
Fiabilité thermique : La capacité à gérer le flux de chaleur d'un ASIC haute puissance tout en maintenant les optiques au frais.
Stabilité mécanique : La résistance à la déformation pendant le refusion, ce qui est essentiel pour l'alignement précis des fibres optiques et des interposeurs.

Si un fabricant ne peut garantir un contrôle strict de l'impédance et de la planéité, la Co-packaged optics baseboard échouera, quelle que soit la qualité des puces montées dessus.

Métriques importantes (comment évaluer la qualité)

En nous basant sur la définition du périmètre, nous devons quantifier la qualité en utilisant des points de données spécifiques et mesurables. Le tableau suivant présente les métriques critiques utilisées pour évaluer la qualité des cartes de base optiques co-packagées.

Métrique	Pourquoi c'est important	Plage typique ou facteurs d'influence	Comment mesurer
Perte d'insertion (IL)	Une perte élevée dégrade le signal avant qu'il n'atteigne le moteur optique, provoquant des erreurs de bits.	< 0.8 dB/pouce @ 56 GHz (selon le matériau).	Analyseur de réseau vectoriel (VNA).
Impédance différentielle	Les désadaptations provoquent des réflexions de signal (perte de retour), réduisant la bande passante effective.	85Ω ou 100Ω ± 5% (plus strict que le standard ±10%).	TDR (Réflectométrie dans le domaine temporel).
Déformation de la carte (Cintrage/Torsion)	Une déformation excessive empêche le bon positionnement du grand ASIC et des moteurs optiques lors de l'assemblage.	< 0.5% (souvent < 0.1% pour les interposeurs CPO).	Interférométrie Moiré par ombrage.
CTE (axe z)	Une dilatation élevée rompt les trous traversants plaqués (PTH) et les microvias pendant le cyclage thermique.	< 40 ppm/°C (en dessous de Tg) ; Le choix du matériau est essentiel.	TMA (Analyse thermomécanique).
Précision d'enregistrement	Le désalignement des couches ruine le chemin du signal dans les interconnexions haute densité (HDI).	± 25µm ou mieux pour les constructions avancées.	Inspection aux rayons X.
Rugosité de surface	Le cuivre rugueux crée des pertes par "effet de peau" aux hautes fréquences (100G+).	< 2µm (Rz) ; Utiliser une feuille de cuivre HVLP ou VLP.	Profilomètre / MEB.
Conductivité Thermique	La chaleur doit s'éloigner efficacement de l'ASIC pour éviter la dégradation optique.	> 0,6 W/mK (diélectrique) ; L'équilibre du cuivre est vital.	Méthode Flash Laser.
Transition Vitreuse (Tg)	Détermine la température à laquelle la carte devient mécaniquement instable.	> 180°C (Tg élevée requise pour l'assemblage sans plomb).	DSC (Calorimétrie Différentielle à Balayage).

Guide de sélection par scénario (compromis)

Une fois que vous comprenez les métriques, l'étape suivante consiste à sélectionner les bons matériaux et empilements pour votre application spécifique. Il n'y a pas de solution "taille unique" pour la qualité des cartes de base pour optiques co-packagées. Différents scénarios nécessitent de prioriser différents attributs.

Scénario 1 : Le cœur ultra-haute vitesse (224G SerDes)

Priorité : Intégrité du Signal.
Compromis : Le coût est secondaire.
Recommandation : Vous devez utiliser les matériaux à plus faible perte disponibles. Les stratifiés haute vitesse standard peuvent ne pas suffire. Recherchez des matériaux avec un facteur de dissipation (Df) de 0,002 ou moins.
Matériau Recommandé : Panasonic Megtron 8 ou stratifiés avancés similaires.
Focus de Conception : Les longueurs de trace les plus courtes possibles et le backdrilling sont obligatoires.

Scénario 2 : Le commutateur de centre de données haute densité

Priorité : Densité de Routage et Nombre de Couches.
Compromis : La complexité de fabrication augmente.
Conseils : Ces cartes dépassent souvent 40 couches. Le défi est l'enregistrement. Vous avez besoin d'un fabricant capable de réaliser des HDI (Interconnexion Haute Densité) avancées avec plusieurs cycles de laminage.
Objectif de Conception : Utilisez des HDI Any-Layer ou des microvias empilés pour acheminer les signaux hors du dense ASIC BGA.

Scénario 3 : L'Edge d'entreprise sensible aux coûts

Priorité : Équilibre entre Performance et Prix.
Compromis : Une perte d'insertion légèrement plus élevée est acceptable pour des traces plus courtes.
Conseils : Vous pourriez utiliser un empilement hybride. Utilisez un matériau coûteux à faible perte pour les couches de signaux haute vitesse et du FR-4 standard pour les couches d'alimentation/masse afin de réduire le coût total de la nomenclature (BOM).
Objectif de Conception : Planification minutieuse de l'empilement pour prévenir le gauchissement dû aux matériaux mixtes (désadaptation du CTE).

Scénario 4 : L'Environnement à Forte Charge Thermique

Priorité : Dissipation Thermique.
Compromis : L'espace de routage des signaux est réduit par les vias thermiques.
Conseils : La carte de base doit agir comme un dissipateur de chaleur. Des épaisseurs de cuivre importantes (2oz ou plus) sur les couches internes aident, mais elles rendent la gravure de lignes fines plus difficile.
Objectif de Conception : Intégrer des pièces (coin embedding) ou de vastes réseaux de vias thermiques sous l'ASIC.

Scénario 5 : Le Module Optique Compact

Priorité : Miniaturisation.
Compromis : La réparabilité est quasi nulle.
Conseils : Nécessite des lignes et des espaces extrêmement fins (30µm/30µm). Cela repousse les limites de la fabrication soustractive de PCB et peut nécessiter le processus mSAP (Modified Semi-Additive Process).
Objectif de conception : Règles strictes de Co-packaged optics baseboard design concernant les anneaux annulaires et les tailles de pastilles.

Scénario 6 : Validation de prototype et R&D

Priorité : Vitesse de fabrication.
Compromis : La disponibilité des matériaux peut dicter la construction.
Conseils : Utilisez des matériaux en stock. Bien qu'ils ne correspondent pas parfaitement aux spécifications de production finales, ils permettent des tests logiques fonctionnels.
Objectif de conception : Concevoir avec des marges plus larges pour permettre la substitution de matériaux si nécessaire.

Du design à la fabrication (points de contrôle de l'implémentation)

La sélection du scénario définit la stratégie, mais des points de contrôle rigoureux pendant le processus de fabrication garantissent la qualité finale de la carte de base pour optiques co-packagées. Cette section détaille le parcours du fichier numérique à la carte physique.

1. Vérification de l'empilement

Recommandation : Valider les calculs d'impédance à l'aide d'un solveur de champ avant de commencer la fabrication.
Risque : Une épaisseur diélectrique incorrecte entraîne un déséquilibre d'impédance.
Acceptation : Les résultats du Calculateur d'impédance correspondent au dessin de fabrication à ±5% près.

2. Préparation des matériaux

Recommandation : Cuire les matériaux pour éliminer l'humidité avant la stratification.
Risque: Délaminage ou "taches" (measling) lors de la refusion à haute température.
Acceptation: Vérifications de la teneur en humidité et respect des directives de stockage du fabricant.

3. Imagerie des Couches Internes

Recommandation: Utiliser l'Imagerie Directe Laser (LDI) pour des largeurs de piste inférieures à 3 mil.
Risque: L'exposition traditionnelle par film ne peut pas résoudre les lignes fines requises pour le routage CPO.
Acceptation: Inspection Optique Automatisée (AOI) ne montrant aucune coupure, court-circuit ou défaut de "cuvette" (dish-down).

4. Stratification et Enregistrement

Recommandation: Utiliser des systèmes d'alignement par rayons X pour les cartes à grand nombre de couches (20+ couches).
Risque: Un désalignement couche à couche provoque un débordement du perçage, sectionnant les connexions.
Acceptation: Coupons de perçage aux rayons X montrant un enregistrement dans les tolérances (généralement < 2 mil).

5. Perçage et Déperçage (Backdrilling)

Recommandation: Dépercer (backdrill) tous les vias haute vitesse pour éliminer les stubs.
Risque: Les stubs de via agissent comme des antennes, provoquant une résonance et une perte de signal sévères.
Acceptation: Analyse en coupe transversale vérifiant que la longueur du stub est inférieure à 6-8 mils (ou selon les spécifications).

6. Placage (Remplissage des Vias)

Recommandation: Utiliser VIPPO (Via-in-Pad Plated Over) pour les zones BGA.
Risque: Les fossettes dans les pastilles provoquent des vides dans les joints de soudure de l'ASIC.
Acceptation: Exigences d'épaisseur de placage IPC Classe 3 (généralement 25µm en moyenne).

7. Application de la Finition de Surface

Recommandation: ENEPIG ou Argent par Immersion sont préférés pour les applications haute fréquence.
Risque: L'ENIG peut parfois entraîner un "black pad" ou une perte d'insertion plus élevée en raison de l'épaisseur du nickel.
Acceptation: Mesure XRF de l'épaisseur de l'or/palladium/nickel.

8. Tests Électriques

Recommandation: Effectuer des tests Kelvin à 4 fils pour les réseaux critiques.
Risque: Les tests standard à sonde volante pourraient manquer des défauts latents à haute résistance.
Acceptation: Réussite à 100 % lors de la comparaison de la netlist.

9. Mesure du Gauche (Warpage)

Recommandation: Mesurer la planéité à température ambiante et à température de refusion.
Risque: La carte se déforme pendant l'assemblage, provoquant des joints ouverts sur le grand boîtier ASIC.
Acceptation: Le gauchissement répond aux critères spécifiques de la Co-packaged optics baseboard checklist (généralement < 0,1 % pour la zone ASIC).

10. Inspection Visuelle Finale

Recommandation: Inspecter sous fort grossissement pour détecter l'empiètement du masque de soudure sur les pastilles.
Risque: Le masque sur les pastilles empêche une soudure correcte.
Acceptation: Conformité aux normes IPC-A-600 Classe 3.

Erreurs courantes (et l'approche correcte)

Même avec un plan solide, des erreurs peuvent survenir. Voici les pièges courants dans les Co-packaged optics baseboard best practices et comment les éviter.

Erreur 1: Ignorer l'Effet de la Trame de Fibre

L'Erreur: Utiliser des styles de trame de verre standard (comme 106 ou 7628) pour les paires différentielles à haute vitesse.
La Conséquence: Une branche de la paire différentielle passe sur le verre, l'autre sur la résine, provoquant un décalage (skew) et une dégradation du signal.
La solution : Spécifier "verre étalé" (spread glass) ou faire pivoter mécaniquement le design de 10 degrés par rapport au tissage du panneau.

Erreur 2 : Sous-estimer l'équilibre du cuivre

L'erreur : Concevoir des couches avec une distribution de cuivre inégale (par exemple, de grandes plages de cuivre d'un côté, des traces éparses de l'autre).
La conséquence : Un gauchissement sévère pendant la stratification et le refusion, rendant la carte inutilisable pour l'assemblage CPO.
La solution : Utiliser le "thieving" (cuivre factice) pour équilibrer la densité de cuivre sur toutes les couches et les axes x/y.

Erreur 3 : Négliger les vias thermiques dans la conception des pastilles

L'erreur : Placer les vias thermiques trop loin de la source de chaleur ou les recouvrir de manière incorrecte.
La conséquence : L'ASIC surchauffe, ce qui réduit les performances ou endommage l'optique voisine.
La solution : Mettre en œuvre un réseau dense de vias remplis et bouchés directement sous les pastilles thermiques des composants.

Erreur 4 : Dépendance excessive aux valeurs Dk/Df des fiches techniques

L'erreur : Utiliser les valeurs Dk/Df "marketing" d'une fiche technique pour la simulation.
La conséquence : Les résultats de la simulation ne correspondent pas aux performances réelles car Dk/Df varie avec la fréquence et la teneur en résine.
La solution : Demander les tableaux Dk/Df spécifiques pour la fréquence exacte (par exemple, 50 GHz) et la teneur en résine du préimprégné utilisé.

Erreur 5 : Mauvais contrôle de la profondeur du backdrill

L'erreur : Spécifier une profondeur de backdrill trop proche de la couche interne fonctionnelle.
The Consequence: La perceuse coupe la trace active, détruisant la carte.
The Fix: Prévoir une marge de sécurité (généralement 8-10 mils) entre la profondeur cible et la couche fonctionnelle, et choisir un fabricant avec un contrôle de profondeur de haute précision.

Mistake 6: Propreté Inadéquate

The Error: Permettre la contamination ionique sur la surface de la carte.
The Consequence: Migration électrochimique (croissance dendritique) sous l'espacement serré des composants CPO, entraînant des courts-circuits.
The Fix: Spécifier des tests de propreté ionique stricts (Test de Rose ou Chromatographie Ionique) au-delà des exigences standard.

FAQ

Suite aux erreurs courantes, voici les réponses aux questions les plus fréquentes concernant la qualité des cartes de base pour optiques co-packagées.

Q1: Quelle est la principale différence entre une carte de ligne standard et une carte de base CPO? Une carte de ligne standard achemine les signaux vers la face avant (modules enfichables). Une carte de base CPO achemine les signaux vers un moteur optique monté directement à côté de l'ASIC, nécessitant une densité beaucoup plus élevée et des contrôles d'intégrité du signal plus stricts.

Q2: Pourquoi la planéité de la surface est-elle si critique pour le CPO? Les assemblages CPO utilisent souvent de grands interposeurs ou des méthodes de fixation directe. Si la carte de base n'est pas plate, les milliers de points de connexion (bosses) ne feront pas contact simultanément pendant la refusion, entraînant des circuits ouverts.

Q3: Puis-je utiliser du FR-4 pour les cartes de base pour optiques co-packagées? Généralement, non. Le FR-4 standard présente une perte de signal trop importante pour les vitesses de 112G ou 224G utilisées en CPO. Vous avez besoin de matériaux à faible perte ou à très faible perte.

Q4: Comment APTPCB gère-t-il les exigences de défonçage (backdrilling) pour le CPO? Nous utilisons des machines de perçage à profondeur contrôlée avec détection électrique pour nous assurer que le talon est retiré sans endommager la connexion interne.

Q5: Quel est le nombre typique de couches pour ces cartes? Elles varient généralement de 20 à plus de 40 couches, selon la capacité du commutateur et la densité de routage.

Q6: Comment testez-vous l'intégrité du signal pendant la fabrication? Nous utilisons la TDR (Time Domain Reflectometry) sur des coupons de test inclus sur le panneau de production pour vérifier l'impédance. Pour la perte d'insertion, des structures de test spécifiques peuvent être mesurées.

Q7: Le choix de la finition de surface affecte-t-il la qualité du signal? Oui. Le nickel dans l'ENIG peut ajouter des pertes à très hautes fréquences. L'argent d'immersion ou l'ENEPIG sont souvent préférés pour leurs meilleures performances en matière d'effet de peau.

Q8: Quelles informations sont nécessaires pour une revue DFM d'une carte mère CPO? Nous avons besoin des fichiers Gerber, des fichiers de perçage, de la netlist IPC, des exigences d'empilement, des spécifications des matériaux et de toute contrainte spéciale concernant le gauchissement ou le défonçage.

Q9: Comment le skew de la trame de verre affecte-t-il les performances du CPO? À hautes vitesses, la différence de constante diélectrique entre le verre et la résine provoque des décalages temporels (skew) dans les paires différentielles. L'utilisation de verre à trame étalée (spread glass) aide à atténuer ce problème.

Q10: Quel est le délai de fabrication d'une carte mère CPO? En raison de la complexité (cycles de laminage, backdrilling, tests), les délais de livraison sont plus longs que pour les cartes standard, généralement 3 à 5 semaines selon la disponibilité des matériaux.

Pages et outils associés

Pour vous aider davantage dans votre processus de conception et d'approvisionnement, utilisez ces ressources d'APTPCB:

Directives DFM: Règles détaillées pour la conception de cartes haute vitesse fabricables.
Calculateur d'impédance: Vérifiez la largeur et l'espacement de vos pistes avant de finaliser l'empilement.
Matériaux PCB Rogers: Explorez les options de matériaux haute fréquence adaptés aux applications CPO.

Glossaire (termes clés)

Comprendre la terminologie est essentiel pour spécifier la qualité des cartes de base optiques co-packagées.

Terme	Définition
ASIC	Application-Specific Integrated Circuit; la puce de commutation principale sur la carte de base.
Backdrilling	Le processus de perçage de la partie inutilisée d'un trou traversant plaqué (moignon) pour améliorer l'intégrité du signal.
CPO	Co-packaged Optics; intégration de l'optique et du silicium dans le même boîtier ou sur le même substrat.
CTE	Coefficient de Dilatation Thermique; la mesure de l'expansion d'un matériau lorsqu'il est chauffé. Les déséquilibres entraînent des problèmes de fiabilité.
Df (Facteur de Dissipation)	Une mesure de la quantité d'énergie du signal perdue sous forme de chaleur dans le matériau diélectrique. Un Df plus faible est préférable.
Dk (Dielectric Constant)	Une mesure de la capacité d'un matériau à stocker de l'énergie électrique ; affecte l'impédance et la vitesse du signal.
HDI	Interconnexion haute densité ; technologie de PCB utilisant des microvias, des vias aveugles et des vias enterrées.
PAM4	Modulation d'amplitude d'impulsion à 4 niveaux ; un schéma de modulation utilisé pour la transmission de données à haute vitesse (par exemple, 112G).
SerDes	Sérialiseur/Désérialiseur ; un bloc fonctionnel qui convertit les données parallèles en données série pour une transmission à haute vitesse.
Skew	La différence de temps entre l'arrivée de deux signaux qui devraient être synchrones (par exemple, dans une paire différentielle).
Stub	La portion inutilisée d'un via qui agit comme une antenne, provoquant des réflexions de signal.
Tg (Glass Transition)	La température à laquelle la résine du PCB passe d'un état dur et vitreux à un état mou et caoutchouteux.
VIPPO	Via-in-Pad Plated Over ; une technologie permettant de placer des vias directement dans les pastilles des composants pour économiser de l'espace.
Warpage	La déviation de la planéité du PCB, critique pour l'assemblage des grands boîtiers BGA.

Conclusion (prochaines étapes)

Atteindre une qualité élevée de la carte de base pour optiques co-packagées n'est pas un hasard ; c'est le résultat d'une sélection délibérée des matériaux, d'une conception précise et de capacités de fabrication avancées. À mesure que les débits de données augmentent vers 1.6T et 3.2T, la marge d'erreur sur la carte de base disparaît. Le PCB n'est plus seulement une structure de support ; c'est un composant actif dans la chaîne de signal.

Pour assurer le succès de votre projet, concentrez-vous sur les métriques importantes : perte d'insertion, stabilité de l'impédance et planéité mécanique. Évitez les erreurs courantes comme ignorer les effets de la trame de verre ou sous-estimer les charges thermiques.

Lorsque vous êtes prêt à passer du concept à la production, APTPCB est là pour vous aider. Pour une revue DFM complète et un devis précis, veuillez fournir :

Fichiers Gerber complets (RS-274X).
Empilement détaillé avec les spécifications des matériaux (par exemple, Megtron 7/8).
Fichiers de perçage incluant les définitions de backdrill.
Exigences d'impédance et coupons de test.
Spécifications de gauchissement et de tolérance.

En vous associant à un fabricant expérimenté, vous vous assurez que votre Co-packaged optics baseboard design se traduira par un produit fiable et performant, prêt à répondre aux exigences des centres de données de nouvelle génération.