Empilement de PCB haute vitesse avec stratifiés à faible perte et défonçage

PRÊT POUR 10–112 GBPS

Fabrication de PCB haute vitesse — Faible perte, Backdrill, VIPPO

Les empilages à faible perte, le cuivre VLP et le traitement de précision des vias maintiennent les liaisons SERDES 10–112 Gbps, PCIe Gen5/6 et PAM4 dans les marges d'œil, du prototype à la production.

  • Megtron / Tachyon / I-Speed
  • Contrôle du cuivre VLP / HVLP
  • Défonçage + VIPPO
  • Coupons d'impédance ±5%
  • Fabrications SI rapides en 7 jours
  • Rapports TDR + VNA

Obtenir un devis immédiat

Df ≤0.0015Gamme de matériaux.
3/3 mil + VIPPORègles de routage.
Perçage de 0,20 mm / backdrill.Stratégie de vias.
10–112 GbpsSERDES
Dk ≤3.5 / Df ≤0.0015Diélectrique
3/3 mil LDILigne/Espace
≈0.5 ns/cmDélai
±5%Impédance
Df ≤0.0015Gamme de matériaux.
3/3 mil + VIPPORègles de routage.
Perçage de 0,20 mm / backdrill.Stratégie de vias.
10–112 GbpsSERDES
Dk ≤3.5 / Df ≤0.0015Diélectrique
3/3 mil LDILigne/Espace
≈0.5 ns/cmDélai
±5%Impédance

Fabrication et assemblage de PCB haute vitesse

La réussite ou l'échec des conceptions haute vitesse dépend de l'intégrité du signal, et cela commence par la discipline de fabrication. APTPCB prend en charge la fabrication de PCB haute vitesse pour les applications où la précision de l'impédance, la marge de synchronisation et le contrôle des pertes sont essentiels. Nous réalisons des empilements multicouches en utilisant des stratifiés à faible et moyenne perte, une épaisseur diélectrique contrôlée et une imagerie/gravure de précision pour les paires différentielles, les canaux SERDES et les interfaces mémoire haute vitesse, vous aidant ainsi à protéger les diagrammes de l'œil et à réduire la variation d'un lot à l'autre.

Côté assemblage, notre flux de travail PCBA haute vitesse est axé sur la réduction des risques : manipulation de BGA à pas fin, inspection aux rayons X et validation électrique visant la détection précoce des défauts. En alignant les règles de fabrication avec les contraintes d'assemblage dès le départ, nous aidons à minimiser les révisions, à améliorer le taux de réussite du premier passage et à maintenir les programmes haute vitesse dans les délais.

Laboratoire de fabrication de PCB haute vitesse

Projets haute vitesse réalisés

Réalisations représentatives pour les centres de données, l'automobile, les télécommunications, l'aérospatiale et les équipements de test.

Lames de centre de données 112G

Lames de centre de données 112G

Fusion de capteurs automobile

Fusion de capteurs automobile

Têtes radio 5G/6G

Têtes radio 5G/6G

Modules de communication aérospatiaux

Modules de communication aérospatiaux

Fonds de panier pour test et mesure

Fonds de panier pour test et mesure

Interposeurs IA/accélérateur

Interposeurs IA/accélérateur

Fiabilité haute vitesse et conformité SI

Les empilements comprennent des coupons de paires différentielles, des journaux de profondeur de défonçage et des données SI, garantissant que chaque lot respecte les objectifs de perte d'insertion, de skew et d'impédance.

Télécharger les capacités
Stratifiés Df ≤0,0015Options de cuivre VLPDéfonçage + VIPPOCoupons d'impédance ±5%Rapports TDR + VNAFabrication rapide en 7 jours

Services PCB haute vitesse APTPCB

Nous fournissons des empilements à faible perte, une documentation SI et une discipline de fabrication pour les systèmes SERDES, PAM4 et RF/hyperfréquences.

Types de PCB haute vitesse

Choisissez entre des réalisations hybrides FR-4/faible perte, des empilements complets à faible Df, des fonds de panier ou des remplacements de faisceaux haute vitesse rigide-flex.

  • Multicouche hybride haute vitesse – Cœurs à faible perte près des couches SERDES avec du FR-4 ailleurs pour contrôler les coûts.
  • Empilements complets à faible perte – Megtron, Tachyon ou I-Speed partout pour les réalisations leaf-spine de 56 à 112 Gbps.
  • Fond de panier et plan médian – Empilements de plus de 20 couches avec double défonçage, connecteurs press-fit et plans de cuivre épais.
  • Rigide-flex haute vitesse – Les queues flexibles transportent des liaisons haute vitesse entre les sections rigides pour des boîtiers compacts.
  • Hybrides RF/hyperfréquences – Cœurs en PTFE ou hydrocarbures près des antennes, FR-4 pour les sections logiques et d'alimentation.

Contrôle des vias, du lancement et de la transition

  • PTH défoncé : Supprimez les stubs de via alimentant les canaux SERDES pour réduire les réflexions.
  • VIPPO : Via-in-pad plaqué pour les BGA à pas fin, minimisant l'inductance au niveau des lancements.
  • Microvias empilés / décalés : Connectez des couches BGA denses sans ajouter de stubs.
  • Cœurs en cuivre revêtu de résine (RCC) : Cœurs ultra-minces qui maintiennent un espacement diélectrique constant.
  • Lancements de bord intégrés : Transitions contrôlées vers des connecteurs coaxiaux ou SMPM.
  • Retours de masse skived : Maintenez des chemins de retour courts sous les paires différentielles.

Exemples d'empilements haute vitesse

  • Hybride 14L : Paires de signaux Megtron 6 sur L2/L13 avec des cœurs FR-4 pour la distribution d'énergie.
  • Fond de panier 20L : Groupes de striplines doubles, opérations de double défonçage et zones de connecteurs press-fit.
  • Rigide-flex haute vitesse : Cœur rigide 8L avec 2 queues flexibles transportant des liaisons PCIe Gen5 entre les modules.

Recommandations pour les matériaux et la conception

Associez des cœurs à faible Df avec du cuivre HVLP, contrôlez la teneur en résine et maintenez des empilements symétriques pour atténuer le skew et le gauchissement.

  • Spécifiez la constante diélectrique et le facteur de dissipation par couche pour contrôler le délai et la perte.
  • Utilisez du cuivre VLP ou HVLP pour réduire la perte du conducteur tout en équilibrant les coûts.
  • Maintenez une épaisseur diélectrique constante pour maintenir l'impédance à ±5%.
  • Évitez les divisions de plan sous les paires différentielles ; prévoyez des vias de retour près des transitions.

Fiabilité et validation SI

La perte d'insertion, le skew, la hauteur de l'œil et l'impédance sont vérifiés via des coupons, TDR et des balayages VNA optionnels avant l'expédition.

Conseils sur les coûts et les applications

  • Empilements hybrides : Utilisez des stratifiés à faible perte uniquement sur les couches critiques pour contrôler la nomenclature.
  • Réalisations de fonds de panier : Consolidez les connecteurs press-fit et partagez les perçages pour réduire les coûts.
  • Prototypes SI rapides : Standardisez le nombre de couches et les matériaux pour un devis plus rapide et des NRE réduits.

Flux de fabrication de PCB haute vitesse

1

Revue de l'empilement et de l'intégrité du signal (SI)

Alignez les budgets de perte, les objectifs diélectriques et la stratégie des vias avant l'outillage.

2

Imagerie et perçage

LDI 3/3 mil, perçage à profondeur contrôlée et microvias laser pour les échappements denses.

3

Cuivre et lamination

Préparation du cuivre HVLP, lamination symétrique et équilibrage du cuivre pour un faible skew.

4

Défonçage et VIPPO

Défonçage CNC, remplissage de vias et planarisation pour éliminer les stubs et préparer l'assemblage.

5

Assemblage et test

Connecteurs press-fit, SMT en salle blanche et tests basés sur des bancs de test.

6

Validation SI

Vérification TDR, paramètres S et diagramme de l'œil avec rapports documentés.

7

Modélisation de lignes de transmission

Utilisez le critère APTPCB pour exécuter TDR/simulation sur les réseaux dont le Tr approche le délai de propagation, puis verrouillez l'impédance, les constantes diélectriques et l'espacement différentiel.

8

Revue EMI et chemin de retour

Parcourez la liste de contrôle EMI pour confirmer que les plans de référence, le stitching des vias, les terminaisons et les chemins de retour maintiennent les réflexions et la diaphonie dans les limites du budget.

Coordination CAM haute vitesse et SI

Les ingénieurs CAM traduisent les contraintes SI en fichiers de fabrication, définissant les empilements, les cartes de perçage, les coupons d'impédance et les coordonnées de défonçage.

  • Documentez les objectifs diélectriques, la rugosité du cuivre et la teneur en résine par couche.
  • Définissez les coupons d'impédance, les géométries des paires différentielles et les empilements de tolérance.
  • Planifiez les profondeurs de défonçage, les remplissages VIPPO et les vias de stitching des plans de référence.
  • Coordonnez les empreintes des connecteurs press-fit et les exigences de tear-drop.
  • Simulez ou validez les transitions de via avec les sorties des outils SI.
  • Fournissez des instructions de manipulation et de cuisson pour les matériaux à faible perte.
  • Publiez des notes de fabrication détaillant les substitutions autorisées et les points de contrôle qualité.

Exécution de la fabrication et retour d'information SI

Les ingénieurs de processus contrôlent la lamination, le perçage, le placage et les données de mesure, transmettant les métriques SI aux équipes CAM et de conception.

  • Surveillez la température/pression de lamination pour éviter le décalage diélectrique.
  • Mesurez la rugosité du cuivre et l'épaisseur diélectrique pour confirmer les objectifs d'empilement.
  • Inspectez la précision du perçage, le placage des vias et la profondeur de défonçage par lot.
  • Validez la planarité du VIPPO avant le SMT.
  • Effectuez des tests TDR/VNA sur les coupons ; archivez les rapports.
  • Emballez les cartes avec contrôle de l'humidité et documentation SI.

Avantages des PCB haute vitesse

Maintenez l'intégrité du signal, réduisez les pertes et accélérez la conformité.

Performance SI validée

Chaque lot comprend des coupons d'impédance et des données de paramètres S optionnelles.

Empilements sur mesure

Les empilements hybrides à faible perte équilibrent coût et performance.

Contrôle précis des vias

Les stratégies de défonçage, VIPPO et microvias éliminent les stubs et l'inductance.

Fiabilité sous contrainte

Les tests thermiques, de vibration et d'humidité garantissent la stabilité des liaisons.

Économies au niveau du système

Le routage optimisé réduit les révisions et les risques de conformité.

Documentation de conformité

Des rapports SI complets accompagnent chaque expédition.

Pourquoi APTPCB ?

Des empilements, des matériaux et des transitions de via appropriés maintiennent les conceptions SERDES et RF dans les objectifs de diagramme de l'œil tout en contrôlant les coûts.

Ligne de production APTPCB
Ligne PCB à faible perte • Défonçage et VIPPO • Rapports SI par lot

Applications de PCB haute vitesse

Là où les faibles pertes, l'impédance contrôlée et la validation SI sont non négociables.

Les cartes de serveurs de centres de données, les systèmes ADAS automobiles, les radios télécom, les communications aérospatiales et l'instrumentation industrielle reposent tous sur des empilements rigoureux.

Centres de données et IA

Architectures leaf-spine 112G, SmartNICs et cartes accélératrices.

Leaf-spineSmartNICAccélérateursStockageCommutateur

Automobile et ADAS

Fusion de capteurs, radar et contrôleurs d'autonomie avec interconnexions haute vitesse.

ADASRadarFusion de capteursInfodivertissementBatterie

Télécom et 5G/6G

Radios MIMO massives, fronthaul/backhaul et transport optique.

RRUBTSOptiqueMicro-ondesConcentrateurs IoT

Aérospatiale et Défense

Communications haute vitesse, radar, EW et modules avioniques.

AvioniqueEWRadarSatcomISR

Industriel et Test

Équipements de mesure, oscilloscopes et outils d'inspection.

OscilloscopesATEInspectionIoT industrielMétrologie

Instrumentation et laboratoires RF

Instruments RF/micro-ondes et plateformes de recherche.

Laboratoires RFSpectreAnalyseurs de réseauPrototypageLaboratoires

Grand public et Prosumer

Consoles de jeu, casques VR et équipement pour créateurs avec bus haute vitesse.

VRConsolesCamérasAudioCréateurs

Faisceau rigide-flexible

Modules compacts combinant des cœurs rigides haute vitesse avec des cavaliers flexibles.

Rigide-flexibleModulesDispositifs portablesAppareils périphériquesIoT

Défis et solutions de conception haute vitesse

L'empilement, les vias et le contrôle SI sont essentiels pour maintenir ouverts les diagrammes de l'œil SERDES.

Défis de conception courants

01

Budgets de perte d'insertion

Des stratifiés incohérents ou une rugosité du cuivre augmentent l'IL et réduisent la hauteur de l'œil.

02

Réflexions des tronçons de via

Une mauvaise planification du backdrill ou des vias borgnes produit des réflexions et des résonances.

03

Désalignement (Skew) et synchronisation

Une épaisseur de diélectrique non appariée ou des longueurs de routage perturbent les budgets de désalignement (skew).

04

Diaphonie et EMI

Un espacement incorrect, des divisions de plan de référence ou des interruptions de chemin de retour augmentent la diaphonie.

05

Contraintes thermiques et mécaniques

Le cuivre dense et un nombre élevé de couches nécessitent une stratification équilibrée pour éviter le gauchissement.

06

Documentation de conformité

Des données SI incomplètes ralentissent l'approbation réglementaire ou d'interopérabilité.

Nos solutions d’ingénierie

01

Modélisation des matériaux et de l'empilement

Nous simulons le diélectrique, la rugosité du cuivre et l'empilement de stratification pour atteindre les objectifs IL/Dk.

02

Stratégie de via et planification du backdrill

Définir les longueurs de backdrill, les remplissages VIPPO et les vias de retour pour éliminer les résonances.

03

Gouvernance des paires différentielles

Un espacement contrôlé, des traces de garde et des règles de vias de raccordement réduisent la diaphonie.

04

Dégagement thermique et équilibrage

L'équilibrage du cuivre et la stratification étagée atténuent le gauchissement dans les constructions à plus de 20 couches.

05

Packages de test SI

Les coupons, les montages et la documentation s'intègrent directement dans votre archive de conformité.

Comment contrôler le coût des PCB haute vitesse

Les matériaux à faibles pertes et les étapes de perçage complexes augmentent les coûts — appliquez-les uniquement là où le SI l'exige. La standardisation du nombre de couches et des empilements raccourcit les devis et maintient les délais rapides abordables. Partagez tôt les exigences SI, les types de connecteurs et les objectifs de conformité afin que nous puissions définir l'empilement viable le plus simple.

01 / 08

Hybrider les matériaux

Utilisez des cœurs à faibles pertes uniquement sur les couches SERDES, du FR-4 ailleurs.

02 / 08

Spécifier la rugosité du cuivre

Choisissez des grades VLP qui répondent aux besoins SI sans surpayer pour du HVLP partout.

03 / 08

Aligner la finition de surface

L'ENIG convient à la plupart des constructions haute vitesse ; spécifiez l'ENEPIG uniquement pour les liaisons filaires mixtes.

04 / 08

Optimiser les étapes de backdrill

Regroupez les vias par profondeur pour réduire le temps de perçage et l'outillage.

05 / 08

Définir le périmètre des tests

Ciblez les tests SI essentiels par lot ; réservez les balayages VNA complets pour la qualification.

06 / 08

DFx précoce avec l'équipe SI

Les revues conjointes réduisent les respins et accélèrent les approbations de conformité.

07 / 08

Standardiser les empilements

Réutilisez les nombres de couches éprouvés pour éviter de nouveaux outillages et accélérer les devis.

08 / 08

Coordonner les connecteurs press-fit

Alignez la sélection des connecteurs avec les perçages disponibles pour limiter les NRE.

Certifications et normes.

Accréditations qualité, environnementales et industrielles soutenant une fabrication fiable.

Certification
ISO 9001:2015

Gestion de la qualité pour la fabrication haute vitesse.

Certification
ISO 14001:2015

Contrôles de processus pour le cuivre et la stratification.

Certification
ISO 13485:2016

Traçabilité pour les fabrications SI médicales et d'instrumentation.

Certification
IATF 16949

Documentation SI automobile pour les liaisons ADAS.

Certification
AS9100

Gouvernance de qualité aérospatiale pour les interconnexions haute vitesse.

Certification
IPC-6012 / 6013

Classes de performance pour les PCB rigides et rigides-flexibles.

Certification
UL 94 V-0 / UL 796

Inflammabilité et sécurité diélectrique.

Certification
RoHS / REACH

Conformité aux substances dangereuses.

Sélectionner un partenaire PCB haute vitesse

  • Fourniture de stratifiés à faibles pertes avec traçabilité.
  • Capacités internes de backdrill, VIPPO et microvias laser.
  • Ingénieurs SI fournissant des rapports TDR/VNA sous NDA.
  • SMT en salle blanche avec outillage press-fit et inspection.
  • Capacité de production rapide avec des processus répliqués pour la production.
  • Support technique bilingue et retour DFx 24h/24.
Ingénieurs examinant les rapports SI

Console Qualité & Coût

Contrôles process & fiabilité + leviers économiques

Tableau de bord unifié reliant les points de contrôle qualité aux leviers économiques qui réduisent les coûts.

Process & Reliability

Pre-Lamination Controls

Stack-Up Validation

  • Panel utilization+5–8%
  • Stack-up simulation±2% thickness
  • VIPPO planningPer lot
  • Material bake110 °C vacuum

Pre-Lamination Strategy

• Rotate outlines, mirror flex tails

• Share coupons across programs

• Reclaim 5-8% panel area

Registration

Laser & Metrology

Registration

  • Laser drill accuracy±12 μm
  • Microvia aspect ratio≤ 1:1
  • Coverlay alignment±0.05 mm
  • AOI overlaySPC logged

Laser Metrology

• Online laser capture

• ±0.05 mm tolerance band

• Auto-logged to SPC

Testing

Electrical & Reliability

Testing

  • Impedance & TDR±5% tolerance
  • Insertion lossLow-loss verified
  • Skew testingDifferential pairs
  • Microvia reliability> 1000 cycles

Electrical Test

• TDR coupons per panel

• IPC-6013 Class 3

• Force-resistance drift logged

Integration

Assembly Interfaces

Integration

  • Cleanroom SMTCarrier + ESD
  • Moisture control≤ 0.1% RH
  • Selective materialsLCP / low Df only where needed
  • ECN governanceVersion-controlled

Assembly Controls

• Nitrogen reflow

• Inline plasma clean

• 48h logistics consolidation

Architecture

Stack-Up Economics

Architecture

  • Lamination cyclesOptimize 1+N+1/2+N+2
  • Hybrid materialsLow-loss where required
  • Copper weightsMix 0.5/1 oz strategically
  • BOM alignmentStandard cores first

Cost Strategy

• Balance cost vs performance

• Standardize on common cores

• Low-loss only on RF layers

Microvia Planning

Via Strategy

Microvia Planning

  • Staggered over stacked-18% cost
  • Backdrill sharingCommon depths
  • Buried via reuseAcross nets
  • Fill specificationOnly for VIPPO

Via Cost Savings

• Avoid stacked microvias

• Share backdrill tools

• Minimize fill costs

Utilization

Panel Efficiency

Utilization

  • Outline rotation+4–6% yield
  • Shared couponsMulti-program
  • Coupon placementEdge pooled
  • Tooling commonalityPanel families

Panel Optimization

• Rotate for nesting efficiency

• Share test coupons

• Standardize tooling

Execution

Supply Chain & Coating

Execution

  • Material poolingMonthly ladder
  • Dual-source PPAPPre-qualified
  • Selective finishENIG / OSP mix
  • Logistics lanes48 h consolidation

Supply Chain Levers

• Pool low-loss material

• Dual-source laminates

• Match finish to need

FAQ sur les PCB haute vitesse.

Questions fréquentes sur les matériaux, l'impédance et la validation SI.

Fabrication de PCB haute vitesse — Téléchargez les données pour l'examen SI.

Parlez aux ingénieurs SI.
Conformité IPC-6012/6018.
Rapports SI inclus.
Expertise en empilage à faible perte.
Continuité du prototype à la production.

Partagez les empilages, les plans de connecteurs et les objectifs de conformité — nous répondons avec des notes DFx, l'étendue des données SI et le délai dans un délai d'un jour ouvrable.