Conception de cartes d'interconnexion EMIB : spécifications, règles et checklist DFM

Conception de cartes d'interconnexion EMIB : réponse rapide (30 secondes)

La conception d'une carte d'interconnexion pour les applications de pont d'interconnexion multi-puces intégré (EMIB) exige le strict respect des normes d'intégration haute densité (HDI) et des protocoles de gestion thermique.

Trace Width/Space (Largeur/Espacement des pistes) : Doit prendre en charge un routage ultra-fin, nécessitant généralement une largeur/espacement de ligne (L/S) inférieur à 10/10 µm pour les substrats ou 40/40 µm pour l'interface du PCB principal.
Material Selection (Choix des matériaux) : Utilisez des matériaux à très faible perte (ex. Megtron 7 ou films ABF spécialisés) pour minimiser l'atténuation du signal à haute vitesse.
Warpage Control (Contrôle du gauchissement) : Maintenez la planéité de la carte à moins de 0,1 % (diagonale) pour éviter la fissuration du pont ou la déconnexion des bosses (bumps) pendant la refusion.
Microvia Reliability (Fiabilité des microvias) : Les rapports d'aspect ne doivent pas dépasser 0,8:1 pour les vias borgnes afin de garantir une couverture complète du placage et l'intégrité structurelle.
Thermal Management (Gestion thermique) : Intégrez des réseaux denses de vias thermiques ou des pièces de cuivre (copper coins), car les boîtiers EMIB génèrent une chaleur localisée importante.
Impedance Control (Contrôle de l'impédance) : Une tolérance stricte de ±5 % est requise pour les paires différentielles acheminées via l'interface du pont.

When Designing an interconnect board for Embedded Multi-die Interconnect Bridge (EMIB) interconnect board design applies (and when it doesn’t)

Comprendre quand utiliser une architecture d'interconnexion de type EMIB plutôt qu'un conditionnement standard est crucial pour l'optimisation des coûts et des performances.

When to use EMIB interconnect board design (Quand l'utiliser) :

Heterogeneous Integration (Intégration hétérogène) : Lors de la combinaison de puces issues de différents nœuds de processus (ex. CPU 10 nm + SerDes 28 nm) dans un seul boîtier.
High-Bandwidth Memory (HBM) : Lorsque les applications nécessitent un débit de données massif entre le processeur et les empilements de mémoire.
Space Constraints (Contraintes d'espace) : Lorsque la hauteur Z doit être minimisée, car l'EMIB élimine le besoin d'un interposeur en silicium complet.
Signal Integrity Demands (Exigences d'intégrité du signal) : Lors du routage de signaux sur de courtes distances avec une latence plus faible que ce que les substrats organiques standard peuvent fournir.

When NOT to use it (Quand NE PAS l'utiliser) :

Low-Cost Consumer Electronics (Électronique grand public à bas coût) : Le coût et la complexité de fabrication dépassent le budget des appareils IoT ou mobiles standard.
Low I/O Count (Faible nombre d'E/S) : Si le câblage standard (wire-bonding) ou le flip-chip BGA peuvent gérer le nombre de broches, l'EMIB est excessif.
Extreme High Power (Puissance extrêmement élevée) : Bien que l'EMIB gère bien la chaleur, les ASIC de puissance massive peuvent toujours nécessiter des interposeurs en silicium complets ou des solutions de refroidissement liquide qui ne sont pas inhérentes à la conception de la carte elle-même.
Rapid Prototyping (Prototypage rapide) : Le délai de fabrication des substrats et de l'outillage compatibles EMIB est considérablement plus long que celui des PCB rigides standard.

Règles et spécifications pour cartes d'interconnexion EMIB (paramètres clés et limites)

EMIB interconnect board design rules and specifications (key parameters and limits)

Une conception réussie de carte d'interconnexion EMIB repose sur des spécifications précises. S'écarter de ces valeurs entraîne souvent une perte de rendement lors de l'assemblage.

Rule Category	Recommended Value/Range	Why it matters	How to verify	If ignored
Trace Width/Space (L/S) / Largeur/Espace de piste	5µm/5µm (Substrat) 40µm/40µm (PCB)	Essentiel pour le routage des E/S haute densité depuis le pont.	AOI (Inspection Optique Automatisée)	Courts-circuits ou incapacité à router tous les signaux.
Microvia Diameter (Diamètre des microvias)	50µm - 75µm	Permet des interconnexions verticales haute densité (HDI).	Analyse de coupe transversale	Fatigue des vias ou circuits ouverts lors des cycles thermiques.
Dielectric Constant (Dk) / Constante diélectrique	< 3.0 @ 10GHz	Réduit le délai de propagation du signal et la diaphonie (crosstalk).	TDR (Réflectométrie temporelle)	Dégradation de l'intégrité du signal et erreurs de synchronisation.
Dissipation Factor (Df) / Facteur de dissipation	< 0.002 @ 10GHz	Minimise la perte de signal (perte d'insertion) sur la distance.	VNA (Analyseur de réseau vectoriel)	Atténuation excessive ; échec de la transmission des données.
Copper Thickness (Épaisseur de cuivre)	12µm - 18µm (0.3oz - 0.5oz)	Équilibre la capacité de transport de courant avec la capacité de gravure de lignes fines.	Fluorescence X (XRF)	Sur-gravure (pistes ouvertes) ou sous-gravure (courts-circuits).
Solder Mask Opening (Ouverture du masque de soudure)	1:1 avec la pastille ou NSMD	Assure la bonne assise des bosses (bumps) et l'écoulement de l'underfill.	AOI / Microscope	Ponts de soudure ou mauvaise fiabilité du joint.
Warpage / Flatness (Gauchissement / Planéité)	< 0.1% (Diagonale)	Critique pour l'alignement du pont et des puces lors de l'assemblage.	Interférométrie de Moiré d'ombre	Désalignement des composants, soudures froides ou fissuration de la puce.
Impedance Tolerance (Tolérance d'impédance)	85Ω / 100Ω ± 5%	Correspond à l'impédance du pilote/récepteur pour éviter les réflexions.	Test de coupon d'impédance	Réflexion du signal, gigue (jitter) et corruption des données.
Pad Surface Finish (Finition de surface des pastilles)	ENEPIG ou SOP	Fournit une surface plane et collable pour les bosses à pas fin.	XRF / MEB (SEM)	Mauvais mouillage ou défauts de "black pad".
Thermal Via Pitch (Pas des vias thermiques)	0.3mm - 0.5mm	Maximise le transfert de chaleur loin du pont intégré.	Vérification du fichier de perçage	Surchauffe, limitation thermique (throttling) ou défaillance de l'appareil.

Étapes de mise en oeuvre des cartes d'interconnexion EMIB (points de contrôle du process)

EMIB interconnect board design implementation steps (process checkpoints)

La mise en œuvre d'une conception de carte d'interconnexion EMIB implique un flux de travail rigoureux pour s'assurer que le substrat organique ou le PCB peut supporter la technologie de pont intégré.

Architecture & Stackup Definition (Architecture et définition de l'empilement) :
- Action: Définissez le nombre de couches et l'empilement des matériaux.
- Parameter: Sélectionnez des matériaux haute vitesse (ex. matériaux Megtron) compatibles avec de multiples cycles de laminage.
- Check: Vérifiez l'adéquation du CTE (Coefficient de dilatation thermique) entre les couches.
Bridge Cavity Planning (Planification de la cavité du pont) :
- Action: Concevez la cavité ou la zone d'encastrement où le pont en silicium sera intégré (le cas échéant) ou définissez le motif d'atterrissage pour le boîtier EMIB.
- Parameter: Tolérance de profondeur de la cavité ±10µm.
- Check: Assurez l'espace libre pour l'adhésif de fixation de la puce (die attach).
Fan-Out Routing Strategy (Stratégie de routage de déploiement) :
- Action: Acheminez les signaux des bosses du pont à pas fin vers les couches plus grossières du PCB.
- Parameter: Utilisez des microvias décalés (staggered) pour gagner de la place.
- Check: Confirmez l'absence d'angles aigus dans les pistes haute vitesse.
Power Integrity (PI) Analysis (Analyse de l'intégrité de l'alimentation) :
- Action: Simulez la chute de tension (chute IR) à travers le réseau de distribution d'énergie.
- Parameter: Objectif <5 % de chute de tension CC à la charge.
- Check: Vérifiez le placement suffisant des condensateurs de découplage près de l'interface du pont.
Signal Integrity (SI) Simulation (Simulation de l'intégrité du signal) :
- Action: Simulez la perte d'insertion et la perte de retour pour les voies haute vitesse critiques.
- Parameter: Perte de retour < -10dB jusqu'à la fréquence de Nyquist.
- Check: Ajustez la géométrie de la piste si les objectifs d'impédance ne sont pas atteints.
Thermal Stress Simulation (Simulation des contraintes thermiques) :
- Action: Modélisez le chemin de dissipation de la chaleur à travers la carte.
- Parameter: Température de jonction maximale (Tj) < 105°C (ou limite spécifique de la puce).
- Check: Ajoutez des pièces de cuivre (copper coins) ou des fermes de vias thermiques si des points chauds existent.
DFM Review (Design for Manufacturing) / Revue DFM :
- Action: Soumettez les fichiers Gerber à APTPCB pour une vérification de faisabilité.
- Parameter: Piste/espacement minimum, rapports d'aspect et éclats de masque (mask slivers).
- Check: Résolvez tous les avertissements DFM avant le lancement en fabrication.
Fabrication & Test (Fabrication et test) :
- Action: Fabriquez la carte nue en utilisant des techniques de fabrication de PCB avancées.
- Parameter: Test électrique à 100 % (sonde mobile / flying probe).
- Check: Validez les coupons d'impédance et les dimensions physiques.

Dépannage des cartes d'interconnexion EMIB (modes de défaillance et corrections)

Même avec une conception robuste, des problèmes peuvent survenir lors de la fabrication ou de l'assemblage. Voici comment résoudre les défaillances courantes des cartes d'interconnexion EMIB.

1. Symptom: Open Circuits at Microvias (Circuits ouverts au niveau des microvias)

Cause: Placage incomplet dû à un rapport d'aspect élevé ou à des débris piégés ; inadéquation de la dilatation thermique provoquant des fissures du fût (barrel cracks).
Check: Analyse de coupe transversale (MEB) du via défaillant.
Fix: Réduisez le rapport d'aspect à <0,8:1 ; passez à des vias empilés (stacked) remplis de cuivre.
Prevention: Utilisez des matériaux avec un CTE sur l'axe Z plus faible.

2. Symptom: Board Warpage During Reflow (Gauchissement de la carte pendant la refusion)

Cause: Répartition déséquilibrée du cuivre ou empilement asymétrique ; Tg du matériau incorrect.
Check: Mesure de Moiré d'ombre à température ambiante vs température de refusion.
Fix: Équilibrez la surface de cuivre sur les couches supérieures/inférieures ; utilisez un maillage de cuivre factice (thieving).
Prevention: Simulez la courbure de l'empilement avant le routage ; utilisez des matériaux à Tg élevé.

3. Symptom: Signal Integrity Loss (High BER) / Perte d'intégrité du signal (taux d'erreur binaire élevé)

Cause: Désadaptation d'impédance au niveau de la transition pont-PCB ; effet de tissage de la fibre de verre (fiber weave effect).
Check: Mesure TDR ; inspectez le type de tissage du verre.
Fix: Rétro-perçage des stubs (back-drill stubs) ; utilisez du verre étalé (spread glass) ou faites pivoter le routage de 10 degrés.
Prevention: Spécifiez un tissu de verre étalé (ex. 1067/1086) dans les notes de fabrication.

4. Symptom: Solder Bridging Under Fine-Pitch Components (Ponts de soudure sous les composants à pas fin)

Cause: Erreur d'alignement du masque de soudure ou ouverture excessive du pochoir.
Check: Inspectez l'alignement du masque de soudure ; vérifiez l'épaisseur du pochoir.
Fix: Resserrez les barrages du masque de soudure ; réduisez la surface d'ouverture du pochoir de 10 à 15 %.
Prevention: Utilisez l'imagerie directe par laser (LDI) pour l'application du masque de soudure.

5. Symptom: Delamination of Layers (Délaminage des couches)

Cause: Absorption d'humidité ou mauvaise liaison entre la résine et le cuivre.
Check: C-SAM (Microscopie acoustique à balayage) pour localiser les vides.
Fix: Cuisez les cartes (baking) avant l'assemblage ; améliorez le traitement à l'oxyde sur les couches internes.
Prevention: Stockez les cartes dans des sacs scellés sous vide avec dessiccant ; sélectionnez un bondply de haute fiabilité.

6. Symptom: "Black Pad" or Non-Wetting ("Black Pad" ou non-mouillage)

Cause: Corrosion de la couche de nickel dans les finitions ENIG/ENEPIG.
Check: Analyse MEB/EDX de la surface de la pastille.
Fix: Contrôlez strictement la chimie du bain d'immersion d'or.
Prevention: Auditez le processus de finition de surface ; envisagez l'OSP si la durée de conservation le permet.

How to choose Designing an interconnect board for Embedded Multi-die Interconnect Bridge (EMIB) interconnect board design (design decisions and trade-offs)

Le choix de la bonne stratégie d'interconnexion implique de comparer la conception de la carte d'interconnexion EMIB avec d'autres technologies de conditionnement telles que les interposeurs en silicium (2.5D) ou le conditionnement standard Fan-Out Wafer Level Packaging (FOWLP).

EMIB vs. Silicon Interposer (Interposeur en silicium) :

Cost (Coût) : L'EMIB est généralement moins coûteux car il utilise un petit pont en silicium uniquement là où cela est nécessaire, plutôt qu'un grand et coûteux réticule d'interposeur en silicium.
Performance : Les interposeurs en silicium offrent une densité légèrement plus élevée pour un routage massif, mais l'EMIB offre de meilleures performances électriques pour des liaisons haute vitesse spécifiques en raison de chemins plus courts.
Complexity (Complexité) : L'EMIB nécessite une fabrication complexe de substrats organiques. Si votre fabricant ne peut pas gérer les caractéristiques <10µm, un interposeur en silicium pourrait être un choix plus sûr (bien que plus cher).

EMIB vs. Standard HDI PCB (PCB HDI standard) :

Density (Densité) : La technologie PCB HDI standard limite généralement le rapport L/S à environ ~40µm. Les substrats EMIB réduisent cela à <10µm localement.
Application : Utilisez le HDI standard pour la carte mère. Utilisez des substrats compatibles EMIB pour le boîtier lui-même.
Thermal (Thermique) : Les structures EMIB concentrent la chaleur. Le HDI standard la répartit plus uniformément mais ne peut pas supporter la bande passante.

Decision Framework (Cadre de décision) :

Bandwidth Requirement (Besoin en bande passante) : Si >500 Gbps entre les puces, choisissez l'EMIB ou l'Interposeur.
Cost Sensitivity (Sensibilité au coût) : Si le budget est serré mais que la performance est clé, l'EMIB est le "juste milieu" gagnant.
Supply Chain (Chaîne d'approvisionnement) : Assurez-vous que votre fournisseur de PCB/Substrat (comme APTPCB) possède l'équipement de pointe pour la lithographie à lignes fines et le perçage laser.

FAQ sur les cartes d'interconnexion EMIB (coût, délai, défauts, critères d'acceptation, fichiers DFM)

1. Quel est le principal facteur de coût pour la conception d'une carte d'interconnexion EMIB ? Les principaux facteurs de coût sont le nombre de couches (souvent plus de 10 couches), l'utilisation de matériaux avancés à faible perte (comme l'ABF ou le Megtron) et la perte de rendement associée à la gravure de lignes ultra-fines. Attendez-vous à des coûts 3 à 5 fois plus élevés que les cartes HDI FR4 standard.

2. Quel est le délai de fabrication pour les substrats compatibles EMIB ? En raison de la complexité du laminage séquentiel et de l'imagerie précise, les délais varient généralement de 4 à 8 semaines pour les prototypes. Les PCB standard peuvent prendre 1 à 2 semaines, mais la nature à haute densité des substrats EMIB nécessite un temps de traitement supplémentaire.

3. Quels matériaux sont les meilleurs pour la conception de cartes d'interconnexion EMIB ? Le film Ajinomoto Build-up (ABF) est la norme de l'industrie pour les couches de construction (buildup layers) en raison de sa planéité et de sa capacité pour les lignes fines. Pour le cœur (core), des matériaux à Tg élevé comme le Megtron 7 ou le Tachyon 100G sont recommandés pour répondre aux exigences de performances électriques.

4. Comment tester une carte d'interconnexion EMIB ? Les tests nécessitent un équipement spécialisé. Les tests standard sur lit de clous (bed-of-nails) sont souvent impossibles en raison de la densité du pas (pitch). Les tests à sonde mobile (flying probe) sont utilisés pour les prototypes, tandis que l'inspection optique automatisée (AOI) spécialisée et les tests de continuité sans contact sont utilisés pour la production en volume.

5. Quels sont les critères d'acceptation pour la planéité de la carte EMIB ? La norme de l'industrie (JEDEC) exige généralement que le gauchissement (warpage) soit inférieur à 0,1 % de la dimension diagonale à température ambiante et pendant le profil de refusion. Dépasser cette valeur entraîne des défauts de "tête d'oreiller" (head-in-pillow) ou la fissuration du pont.

6. Quels fichiers sont nécessaires pour une revue DFM d'une conception EMIB ? Vous devez fournir des fichiers ODB++ ou Gerber X2, un dessin d'empilement (stackup) détaillé spécifiant les types de matériaux et les épaisseurs de diélectrique, une netlist (IPC-356) pour la vérification des tests électriques, et un plan de perçage définissant les structures de vias borgnes/enterrés.

7. APTPCB peut-il fabriquer le pont en silicium lui-même ? Non, APTPCB (APTPCB PCB Factory) se spécialise dans le substrat organique haute densité et le PCB principal qui abrite le boîtier. Le pont en silicium est fabriqué par des fonderies de semi-conducteurs. Nous gérons l'intégration au niveau de la carte et la fabrication du substrat.

8. Quel est l'impact de la conception EMIB sur la gestion thermique ? Le pont en silicium localisé crée une densité de flux de chaleur élevée. La conception de la carte doit inclure des chemins thermiques optimisés, tels que des vias remplis de cuivre directement sous la zone du pont, pour transférer la chaleur vers le dissipateur thermique du système ou les plans de masse internes.

9. Quel est le pas (pitch) de microvia minimum pour ces conceptions ? Pour le substrat organique supportant l'EMIB, le pas des microvias peut descendre jusqu'à 80µm-100µm. Sur l'interface du PCB principal, un pas de 0,4 mm ou 0,35 mm est courant pour le déploiement (fan-out) BGA.

10. Comment éviter les discontinuités d'impédance au niveau de l'interface du pont ? Maintenez un plan de référence continu (masse/ground) sous les signaux haute vitesse entrant dans la région du pont. Évitez de croiser des plans divisés (split planes) et assurez-vous que la transition de la piste du PCB à la bosse (bump) du boîtier est modélisée dans des solveurs de champ 3D.

HDI PCB Capabilities (Capacités PCB HDI) : Explorez les technologies d'interconnexion haute densité essentielles pour la prise en charge de l'EMIB.
Advanced PCB Manufacturing (Fabrication avancée de PCB) : En savoir plus sur la gravure de lignes fines et les processus de perçage laser.
Megtron PCB Materials (Matériaux PCB Megtron) : Spécifications des matériaux à faible perte utilisés dans les conceptions haute vitesse.
Impedance Calculator (Calculateur d'impédance) : Vérifiez la largeur et l'espacement de vos pistes pour une impédance contrôlée.
DFM Guidelines (Lignes directrices DFM) : Règles de conception générales pour garantir la faisabilité.

Glossaire des cartes d'interconnexion EMIB (termes clés)

Term	Definition
EMIB	Embedded Multi-die Interconnect Bridge ; une technologie de conditionnement 2.5D utilisant un pont en silicium.
Substrate (Substrat)	La carte organique (souvent à base d'ABF) qui sert d'interface entre les puces en silicium et le PCB principal.
Microvia	Un trou percé au laser (généralement <150µm) reliant des couches adjacentes dans les cartes HDI.
RDL	Redistribution Layer (Couche de redistribution) ; couches métalliques qui acheminent les signaux des pastilles de la puce vers les bosses (bumps) du substrat.
TSV	Through-Silicon Via (Via à travers le silicium) ; une connexion verticale traversant complètement une tranche de silicium (utilisée dans les interposeurs, moins dans l'EMIB).
CTE	Coefficient de dilatation thermique ; la vitesse à laquelle un matériau se dilate sous l'effet de la chaleur. Une inadéquation provoque un gauchissement (warpage).
Underfill	Matériau époxy injecté sous la puce/le pont pour répartir les contraintes mécaniques et protéger les bosses.
Bump Pitch (Pas des bosses)	La distance centre à centre entre des bosses de soudure ou des pastilles adjacentes.
L/S	Line/Space (Ligne/Espace) ; la largeur d'une piste et l'écart jusqu'à la piste suivante (ex. 5/5 µm).
SerDes	Sérialiseur/Désérialiseur ; blocs fonctionnels à haute vitesse souvent connectés via des ponts EMIB.
Interposer (Interposeur)	Un routage d'interface électrique entre un support ou une connexion et un autre (en silicium ou organique).
Warpage (Gauchissement)	La distorsion de la planéité de la carte, critique dans l'assemblage de grands boîtiers.

Request a quote for Designing an interconnect board for Embedded Multi-die Interconnect Bridge (EMIB) interconnect board design

Prêt à faire passer votre conception haute densité du concept à la production ? APTPCB propose des revues DFM complètes et une fabrication de précision pour les cartes d'interconnexion avancées.

Pour obtenir un devis précis et une analyse DFM, veuillez préparer :

Fichiers Gerber RS-274X ou ODB++ : Données de couche complètes.
Stackup Drawing (Plan d'empilement) : Spécifiez le matériau (ex. Megtron 7, ABF), le poids du cuivre et l'épaisseur du diélectrique.
Drill Files (Fichiers de perçage) : Définissez les vias borgnes, enterrés et traversants.
Impedance Requirements (Exigences d'impédance) : Listez l'impédance cible et les couches de référence.
Volume & Lead Time (Volume et délai) : Quantité de prototypes vs objectifs de production de masse.

Obtenez votre revue DFM et votre devis maintenant

Conclusion (next steps)

Maîtriser la conception de cartes d'interconnexion EMIB nécessite de passer des règles standard des PCB à une précision similaire à celle des semi-conducteurs. En contrôlant strictement les géométries des pistes, en sélectionnant des matériaux à très faible perte et en gérant le gauchissement thermique, vous pouvez déployer avec succès des boîtiers hétérogènes hautes performances. Que vous prototypiez un nouvel accélérateur d'IA ou un module réseau haute vitesse, le respect de ces spécifications garantit que votre conception est fabricable et fiable.