Le routage RDL fan-out substrat répond à un problème précis : connecter des matrices silicium à très forte densité d’E/S avec l’environnement système classique d’un boîtier électronique. Lorsque la réduction des dimensions des transistors ralentit, la performance dépend davantage de l’architecture du boîtier, de l’interconnexion et de la capacité à maintenir des signaux rapides avec une fiabilité industrielle.
Les couches RDL jouent ce rôle d’interface entre les connexions micrométriques du circuit intégré et des géométries compatibles avec les niveaux BGA ou carte électronique. Elles sont essentielles dans les architectures FOWLP, FOPLP, chiplets et intégration hétérogène.
Une conception RDL fan-out réussie ne consiste pas uniquement à atteindre une largeur de piste minimale. Le véritable enjeu est de trouver une fenêtre de fabrication stable : densité de routage, matériaux diélectriques, contrôle d’impédance, gestion thermique, déformation mécanique et rendement doivent fonctionner ensemble.
Cette approche concerne les équipes conception hardware, architectes packaging, responsables industrialisation et achats techniques qui doivent sélectionner une solution RDL capable de passer du prototype à la production.
Dans quels cas le routage RDL fan-out substrat devient-il nécessaire ?
Le RDL fan-out devient pertinent lorsque les méthodes classiques d’interconnexion atteignent leurs limites.
Il est généralement choisi lorsque :
- La densité d’E/S du die dépasse la capacité d’un routage fan-in classique.
- Le boîtier doit conserver une épaisseur minimale.
- Les performances électriques nécessitent des connexions plus courtes qu’un assemblage wire bonding.
- Plusieurs dies ou chiplets doivent être intégrés dans un même package.
- La gestion thermique impose une liaison cuivre plus directe entre la puce et le système.
Cette technologie n’est toutefois pas systématiquement optimale.
Pour des applications avec peu d’E/S, un boîtier traditionnel peut rester plus économique. Pour des produits extrêmement sensibles au coût, la complexité lithographique du RDL peut dépasser le bénéfice obtenu. Les applications à très forte puissance doivent également vérifier attentivement les limites liées à l’épaisseur cuivre et à la densité de courant.
Quelles spécifications définir avant de demander un devis RDL fan-out ?
Une demande de prix imprécise provoque souvent des cycles d’échange techniques longs. Avant consultation fournisseur, les paramètres suivants doivent être définis.
| Paramètre | Valeur ou exigence de conception |
|---|---|
| Largeur et espacement des pistes | Généralement 2µm/2µm à 10µm/10µm selon les couches |
| Nombre de couches RDL | 1 couche, 2 couches ou 3+ couches selon densité |
| Matériau diélectrique | Polyimide (PI), PBO, BCB ou ABF |
| Type de vias | Microvias aveugles, empilés ou décalés |
| Diamètre via | Typiquement 10µm–50µm |
| Cuivre | Définir épaisseur signal et puissance |
| Finition surface | ENEPIG, OSP ou étain chimique selon assemblage |
| Format substrat | Jusqu’au format panneau comme 510mm x 515mm selon architecture |
| Impédance | Exemple : 50Ω simple ou 100Ω différentiel, tolérance généralement ±10% |
| Warpage | Exemple : <100µm selon condition définie |
| Inspection | AOI haute résolution et test électrique complet |
| Traçabilité | Niveau panneau ou unité selon criticité |
Le choix de la finesse doit toujours être lié au rendement attendu. Une géométrie qui fonctionne en démonstration laboratoire n’est pas nécessairement adaptée à une production série.
Comment choisir entre finesse de routage, rendement et coût ?
La décision RDL fan-out est un compromis permanent entre performance et capacité industrielle.
| Décision | Priorité performance | Impact industriel |
|---|---|---|
| Ligne plus fine | Densité maximale | Rendement plus sensible aux variations |
| Plus de couches RDL | Plus grande liberté de routage | Coût et risque de warpage augmentent |
| Diélectrique PBO/BCB | Résolution lithographique élevée | Peut réduire la marge mécanique |
| Polyimide PI | Résistance thermique et mécanique | Résolution parfois moins agressive |
| Petit via 10-20µm | Routage plus dense | Résistance et contraintes augmentées |
| Panel-Level Fan-Out | Coût unitaire réduit en volume | Contrôle procédé plus complexe |
Le meilleur choix est celui qui reste dans une zone de production reproductible.
Quels sont les principaux risques de fabrication d’un RDL fan-out ?
Les défauts RDL sont critiques car une couche défaillante peut rendre inutilisable un silicium coûteux.
| Mode de défaillance | Cause principale | Méthode de contrôle |
|---|---|---|
| Décalage du die | Mouvement pendant moulage ou assemblage | AOI après développement et test électrique |
| Décollement par warpage | Différence CTE entre matériaux | C-SAM et mesure Shadow Moiré |
| Sous-gravure couche cuivre | Contrôle SAP insuffisant | Coupe SEM et mesure résistance |
| Fissure de via | Fatigue thermique ou nettoyage insuffisant | Cyclage thermique et analyse FIB |
| Fissure diélectrique | Contrainte mécanique excessive | Inspection et essais thermiques |
| Électromigration | Densité de courant élevée | HTOL et simulation courant |
| Absorption humidité | Matériau diélectrique sensible | Test MSL |
| Perte rendement finesse extrême | Fenêtre procédé trop étroite | Analyse rendement panneau |
Le point critique est de valider ces risques avant la production série, pas après apparition des défauts.
Quel plan de validation utiliser pour qualifier un substrat RDL fan-out ?
Un certificat de conformité fournisseur ne remplace pas une qualification technique indépendante.
Les essais typiques comprennent :
- Test de continuité Daisy Chain : validation des connexions et vias avec mesure de résistance.
- Cyclage thermique : JEDEC JESD22-A104, de -40°C à +125°C, pendant 500 à 1000 cycles.
- Stockage haute température : JEDEC JESD22-A103, 150°C pendant 1000 heures.
- HAST sous polarisation : JEDEC JESD22-A110, 130°C, 85% RH, 96 heures.
- Test de chute : JEDEC JESD22-B111 avec validation au niveau carte.
- Mesure de warpage : Shadow Moiré à température ambiante, 150°C et 260°C.
- Analyse coupe : vérification épaisseur cuivre, alignement via et diélectrique.
- Test de brasabilité : IPC-J-STD-003 avec objectif de couverture uniforme >95%.
Comment auditer un fournisseur RDL fan-out avant production ?
Un fournisseur capable de fabriquer des PCB classiques n’est pas automatiquement capable de produire des structures RDL avancées.
Données à fournir pour une consultation
- Fichiers Gerber ou ODB++ complets.
- Netlist IPC-356.
- Schéma d’empilage détaillé.
- Tableau des vias et rapports d’aspect.
- Contraintes d’impédance.
- Plan de panneau.
- Spécifications d’acceptation.
- Prévision annuelle EAU.
Capacités à vérifier
- Capacité démontrée sur la largeur/espacement demandée.
- Données CpK disponibles.
- Ligne SAP ou mSAP dédiée.
- Qualification des matériaux demandés.
- Simulation warpage disponible.
- Zone fabrication avec contrôle particulaire adapté.
Contrôle qualité et traçabilité
- Résolution AOI inférieure à 50% de la largeur de ligne.
- Test électrique adapté aux géométries fines.
- Coupe métallographique par lot ou panneau.
- ISO 9001 minimum.
- IATF 16949 pour applications automobiles.
- ISO 13485 pour applications médicales.
- Analyse SEM/EDX disponible.
Quelles décisions doivent être prises avant le lancement industriel ?
Les projets RDL fan-out échouent souvent lorsque les choix fondamentaux sont reportés trop tard.
Les éléments à figer rapidement sont :
- la fenêtre largeur/espacement,
- la structure des vias,
- la combinaison diélectrique/cuivre,
- la stratégie de répartition cuivre,
- les critères de warpage,
- la matrice de validation,
- les exigences de traçabilité.
Une architecture plus agressive n’est pas toujours la meilleure solution. Une conception légèrement moins dense mais produite avec un rendement stable peut offrir un meilleur résultat industriel.
FAQ sur le routage RDL fan-out substrat
Quelle différence existe entre RDL et pistes PCB classiques ?
Les pistes RDL utilisent généralement des dimensions beaucoup plus fines, souvent de 2-10µm, avec des procédés proches de la fabrication semi-conducteur : dépôt, photolithographie et placage cuivre.
Peut-on utiliser du FR4 pour un RDL fan-out ?
En général non. La rugosité du FR4 limite les structures très fines. Les RDL utilisent plutôt des matériaux comme PI ou ABF.
Quelle tolérance d’impédance viser ?
Une tolérance de ±10% est généralement atteignable. Une valeur de ±5% devient beaucoup plus difficile avec des couches diélectriques très fines.
Comment gérer la température dans un package RDL ?
La conception doit prévoir des chemins thermiques directs via cuivre et vias. Les couches diélectriques RDL seules dissipent peu la chaleur.
Le RDL fan-out convient-il aux hautes tensions ?
Généralement non sans étude spécifique. Les diélectriques fins imposent une vérification de la rigidité diélectrique et des distances d’isolement.
Un RDL défectueux peut-il être réparé ?
Contrairement à une carte PCB classique, une réparation est généralement impossible après encapsulation. La prévention par inspection en cours de fabrication est donc essentielle.
Pages associées
- Capacités PCB HDI avancées – Comprendre les technologies haute densité précédant ou complétant les architectures RDL.
- Fabrication PCB avancée – Explorer les procédés adaptés aux conceptions complexes.
- Conception d’empilage PCB – Structurer les couches pour équilibrer intégrité électrique et stabilité mécanique.
- Assemblage BGA et composants à pas fin – Préparer les contraintes d’assemblage après fabrication substrat.
- Contrôle qualité PCB – Identifier les standards protégeant la chaîne d’approvisionnement.
Demander une analyse technique
Obtenir une revue DFM et un devis RDL fan-out
Pour analyser un projet RDL fan-out substrat, transmettez :
- Les fichiers Gerber/ODB++.
- La définition complète de l’empilage.
- La carte des vias.
- La netlist de validation électrique.
- Les objectifs volume et délai.
Notre équipe technique peut examiner la faisabilité DFM et identifier les risques de rendement avant fabrication.
Conclusion
Le routage RDL fan-out substrat représente une évolution majeure entre le silicium avancé et les architectures électroniques modernes. Sa réussite dépend moins de la géométrie maximale atteignable que de la capacité à maîtriser simultanément conception, matériaux, fabrication et validation.
Une stratégie efficace consiste à définir tôt les paramètres critiques, sélectionner un fournisseur capable de démontrer sa fenêtre de production et valider chaque risque avant montée en volume.