Les processeurs Intel Xeon alimentent l'infrastructure de calcul sous-jacente aux plateformes cloud, aux clusters d'entraînement de l'IA, aux systèmes de trading financier et aux charges de travail d'entreprise. Mais le processeur n'est performant que dans la mesure où le PCB qui le supporte l'est. Alors que les débits de données dépassent le PCIe Gen 5 (32 GT/s) pour se diriger vers le Gen 6 (64 GT/s PAM4), et que les canaux de mémoire DDR5 exigent des marges de synchronisation (timing margins) plus strictes, la carte mère du serveur a évolué, passant d'un simple support passif à un composant actif et critique pour les pertes du canal de signal. Une carte mal conçue ne se contente pas d'être moins performante : elle échoue purement et simplement à la validation de l'intégrité du signal, bloquant la qualification de l'ensemble de la plateforme serveur.

Chez APTPCB, nous fabriquons des PCB pour serveurs Xeon destinés aux équipementiers (OEM) hyperscale et aux intégrateurs de serveurs d'entreprise. Ce guide couvre le cycle de vie complet d'une carte de serveur — de la sélection des matériaux et de la conception de l'empilage (stackup) jusqu'au perçage contrôlé (backdrilling), à la gestion thermique et à la validation finale — en fournissant les spécifications et les cadres décisionnels qui font le pont entre la simulation de conception de haut niveau et la réalité de la production de masse.

Ce qui Différencie un PCB pour Serveur Xeon des Cartes Mères Standards

Avant d'aborder les métriques et les matériaux, il est utile de définir ce qui distingue un PCB pour serveur Xeon d'une carte de bureau grand public ou d'un contrôleur industriel embarqué.

Un PCB pour serveur Xeon est une carte de circuit imprimé haute performance conçue pour supporter les processeurs Intel Xeon Scalable (et leurs chipsets) en fonctionnement continu 24/7, avec un débit d'E/S massif et des exigences importantes en matière d'alimentation électrique. Les caractéristiques déterminantes incluent des empreintes de sockets BGA ou LGA complexes (LGA 4189, LGA 4677) avec des milliers de broches nécessitant un déploiement (fan-out) HDI (High-Density Interconnect), un routage de paires différentielles à haute vitesse pour la mémoire DDR5 et les lignes PCIe où la géométrie des pistes doit être contrôlée au micron près, et un réseau de distribution d'alimentation (PDN - Power Delivery Network) capable de fournir des centaines d'ampères à des tensions de cœur (core voltages) inférieures à 1 V avec une impédance minimale sur toute la fréquence.

La limite technologique réside dans les matériaux. Le FR-4 standard ne peut pas être utilisé pour les couches de signaux haute vitesse d'une carte Xeon moderne — son facteur de dissipation (Df ≈ 0,020) provoque une perte d'insertion inacceptable aux fréquences PCIe Gen 5. Les PCB de serveurs sont donc presque toujours des constructions hybrides (hybrid builds) : des stratifiés à faibles pertes (Megtron 6, Megtron 7 ou équivalent) pour les couches de signaux, avec des matériaux standards pour les plans d'alimentation et de masse (power and ground planes) où les pertes diélectriques ne posent pas de problème.

Comment Évaluer la Qualité d'un PCB de Serveur Xeon (Métriques Critiques)

Xeon Server PCB quality metrics

Si votre partenaire de fabrication ne peut pas fournir de données ou de garanties sur ces métriques, la carte risque de tomber en panne sur le terrain. Ce sont les normes de qualité non négociables pour le matériel de niveau serveur.

Métrique	Pourquoi C'est Important	Plage Cible	Méthode de Vérification
Impédance Différentielle	Assure l'intégrité du signal (SI) pour les lignes PCIe et DDR. Le déséquilibre provoque des réflexions et des erreurs de bit.	85Ω ou 100Ω ±5% (plus strict que le standard ±10%)	Coupons TDR sur panneau de production
Facteur de Dissipation (Df)	Mesure l'énergie du signal perdue sous forme de chaleur dans le diélectrique. Le mécanisme de perte dominant aux vitesses Gen5+.	< 0,005 (perte ultra-faible) ; < 0,002 pour Gen6	Mesure VNA ou certificat de conformité (CoC) du matériau
Constante Diélectrique (Dk)	Détermine la vitesse de propagation du signal et le délai (delay). Doit être stable en fonction de la fréquence.	3,0–3,7 pour les matériaux à faibles pertes	Méthode du résonateur ou fiche technique
Temp. de Transition Vitreuse (Tg)	Température à laquelle la résine se ramollit. En dessous, le coefficient de dilatation thermique (CTE) de l'axe Z est gérable.	> 170°C (obligatoire pour le refusion sans plomb)	Analyse TMA
Temp. de Décomposition (Td)	Température à laquelle le matériau perd 5% de sa masse. Indique le plafond de durabilité thermique.	> 340°C	Analyse TGA
Courbure et Torsion (Bow and Twist)	La planéité de la carte est critique pour la soudure des grands sockets BGA/LGA — les cartes voilées provoquent des joints ouverts.	< 0,75% standard ; < 0,5% qualité serveur	Profilométrie laser ou marbre (surface plate)
Résistance au CAF	Empêche les courts-circuits internes entre les vias dus à la migration électrochimique le long des fibres de verre.	Réussite : 1000 h à 85°C/85% HR sous polarisation	Chambre HAST avec polarisation de tension

Comment Choisir la Bonne Spécification de PCB Selon l'Application du Serveur

Les différents formats de serveurs (form factors) et les types de charges de travail imposent des contraintes différentes sur le PCB. La bonne spécification dépend des métriques prioritaires dans votre scénario de déploiement.

Exigences du PCB pour Serveur 1U vs Serveur 4U

Les PCB de serveurs 1U sont confrontés à de sévères contraintes de hauteur verticale. Le flux d'air est à grande vitesse mais à faible volume, et les dissipateurs thermiques sont compacts. Le PCB compense souvent en utilisant des PCB à Cuivre Épais (Heavy Copper PCBs) pour la distribution de l'alimentation (éliminant les barres de bus encombrantes) et des stratifiés à haute conductivité thermique car la carte elle-même fait partie du chemin thermique. La sélection des composants doit privilégier les boîtiers à profil bas.

Les PCB de serveurs 4U supportent de grands assemblages physiques — plusieurs GPU, de grands dissipateurs thermiques et de lourds connecteurs. La rigidité mécanique devient critique : l'épaisseur de la carte est souvent augmentée à 2,4 mm ou 3,0 mm (au lieu du standard 1,6 mm) pour éviter l'affaissement sous le poids des refroidisseurs GPU. L'inconvénient est que des cartes plus épaisses augmentent le ratio d'aspect (aspect ratio) des vias, rendant le placage (plating) plus difficile et augmentant le coût de fabrication.

Serveur IA vs Serveur Web Standard

Les PCB de serveurs IA requièrent une bande passante massive entre les CPU et les GPU (NVLink, CXL ou PCIe Gen5 x16). Cela exige la plus haute qualité de matériaux à pertes ultra-faibles (ultra-low-loss tels que Megtron 7, Tachyon 100G), un nombre de couches (layer count) supérieur à 20, et une feuille de cuivre HVLP pour minimiser la perte de conducteur (conductor loss) aux fréquences de Nyquist de 16+ GHz. Les coûts des matériaux et les délais de livraison sont nettement plus élevés que pour les constructions de serveurs standards.

Les PCB de serveurs web standards peuvent souvent utiliser des matériaux à pertes moyennes (mid-loss) ou des empilages hybrides (faibles pertes pour les couches de signaux haute vitesse, FR-4 pour l'alimentation/la masse) pour économiser 30 à 40 % sur le coût des matériaux. Le compromis est un potentiel d'évolution limité : une carte conçue avec des matériaux mid-loss pour Gen4 ne peut pas être requalifiée pour les vitesses Gen5 sans un changement de matériau.

Autres Scénarios de Serveurs

High-Frequency Trading (HFT - Trading à Haute Fréquence) : La latence est la métrique dominante. Certaines cartes HFT utilisent des matériaux à base de PTFE généralement réservés aux applications RF pour minimiser le délai de propagation (propagation delay) du signal. Les tolérances d'adaptation de longueur (length matching) des pistes approchent les niveaux de spécifications militaires. Ces matériaux sont coûteux et difficiles à percer et à plaquer.

Edge Computing / Serveurs Industriels : La durabilité dans les environnements difficiles est la priorité. Les finitions de surface à haute fiabilité comme l'ENEPIG sont courantes, et un vernis de protection (conformal coating) est appliqué après l'assemblage. Les exigences de test (vibrations, chocs thermiques) dépassent celles des centres de données climatisés.

Serveurs de Stockage (Cold Storage) : La connectivité à de nombreux disques (SATA/SAS/NVMe) utilise souvent une architecture de PCB Backplane (Fond de Panier). L'intégrité du signal (SI) sur de longues pistes de backplane nécessite une simulation minutieuse et potentiellement des retimers pour régénérer les signaux dégradés.

Comment Exécuter un Projet de PCB pour Serveur Xeon (10 Points de Contrôle d'Implémentation)

Xeon Server PCB implementation process

Sélectionner la bonne spécification n'est que la première étape. L'exécution nécessite un processus rigoureux de points de contrôle (checkpoints) pour s'assurer que la conception se traduit par une carte fabricable et fiable.

1. Conception de l'Empilage (Stackup) et Modélisation de l'Impédance — Définissez l'empilage des couches avant le début du routage. Consultez le fabricant pour confirmer que les épaisseurs de prepreg et les matériaux spécifiés sont en stock. Les prepregs sur commande spéciale peuvent ajouter des semaines au délai de livraison. Livrable : diagramme d'empilage approuvé avec les valeurs d'impédance calculées pour toutes les classes de signaux.

2. Sélection des Matériaux et Stratégie de Construction Hybride — Utilisez des empilages hybrides pour équilibrer les coûts : matériau à faibles pertes (low-loss comme le Megtron 6 ou équivalent) pour les couches de signaux PCIe et DDR, et FR-4 standard pour les plans d'alimentation et de masse. Vérifiez la compatibilité des CTE (coefficients de dilatation thermique) entre les matériaux pour prévenir la délamination à l'interface hybride pendant la refusion (reflow).

3. Conception des Vias et Gestion du Ratio d'Aspect — Maintenez le ratio d'aspect des vias (épaisseur de la carte ÷ diamètre de perçage) en dessous de 10:1 pour la production standard, ou 12:1 pour les fabricants avancés. Les ratios d'aspect élevés entraînent un placage fin au centre du fût du via (via barrel), conduisant à des circuits ouverts sous contrainte thermique. Livrable : rapport DFM confirmant que tous les vias respectent la capacité de ratio d'aspect du fabricant.

4. Définition du Perçage Contrôlé (Backdrilling) — Identifiez clairement tous les réseaux (nets) nécessitant un backdrilling dans les données de conception. L'absence de backdrill sur les lignes PCIe Gen 5 crée des stubs de vias (tronçons non utilisés) qui agissent comme des antennes résonnantes, produisant des creux (notches) dans la courbe de perte d'insertion à la fréquence quart d'onde du stub. Spécifiez les couches "à ne pas couper" (must not cut) et la tolérance de profondeur du backdrill (typiquement ±0,15 mm). Laissez une marge de sécurité d'au moins 8–10 mils (0,2–0,25 mm) de stub — un stub plus court est préférable pour la SI, mais couper la piste active est catastrophique.

5. Stratégie de Gestion Thermique — Placez des vias thermiques sous le socket du CPU et les zones VRM. Pour les processeurs à TDP extrême (350W+ dans la série Xeon Max actuelle), envisagez des "copper coins" (pièces de cuivre) intégrés ou des couches internes en cuivre épais. Vérifiez que l'épaisseur (poids) du cuivre spécifiée correspond aux résultats de la simulation thermique.

6. Optimisation des Anti-Pads et du Dégagement des Plans — Augmentez la taille des anti-pads sur les vias de signaux à haute vitesse pour réduire la capacité parasite, qui dégrade la perte de retour (return loss). Mais des anti-pads surdimensionnés fragmentent le plan de référence, augmentant l'inductance. Exécutez une simulation d'intégrité du signal pour trouver l'équilibre optimal.

7. Sélection de la Finition de Surface — Utilisez ENIG ou OSP pour obtenir la surface de pastille (pad) plane requise par les sockets LGA/BGA à pas fin (fine-pitch). Le HASL est trop irrégulier pour les assemblages de classe serveur. Spécifiez une épaisseur d'or ENIG de 2–5 µin (micropouces) pour éviter la diffusion dans la soudure.

8. Mise en Panneau (Panelization) et Outillage (Tooling) — Les cartes de serveurs sont grandes et lourdes. Les languettes (tabs) de panneau doivent être suffisamment robustes pour survivre à la manipulation lors de l'assemblage automatisé sans se fissurer. Prévoyez des bandes d'outillage (tooling strips) et des mires (fiducials) suffisantes pour l'alignement pick-and-place.

9. Tests Électriques — Spécifiez les exigences de test IPC Classe 3. Un test standard vérifiant uniquement la continuité (continuity-only) risque de manquer des défauts latents à haute résistance. Exigez un test de la netlist (liste d'interconnexions) à 100% avec un système à sondes mobiles (flying probe) ou un lit à clous (bed-of-nails).

10. Audit de Qualité Final — Inspection visuelle de la courbure/torsion (bow/twist), de l'alignement du vernis épargne (solder mask) et du cuivre exposé. Les cartes voilées (warped) ne se souderont pas correctement lors de la refusion CMS (SMT reflow). Le rapport de contrôle qualité (QC) doit confirmer que la courbure/torsion est inférieure à 0,5%.

Quelles Erreurs de Fabrication Éviter dans la Production de PCB pour Serveurs Xeon

Même avec un plan de mise en œuvre solide, des pièges de fabrication spécifiques peuvent faire dérailler les projets de serveurs. Ce sont les erreurs que nous constatons le plus fréquemment chez APTPCB et les actions correctives pour les prévenir.

Manque de résine (Resin starvation) dans les conceptions à cuivre épais — L'utilisation d'un prepreg standard entre des couches de cuivre de 2 oz ou plus fait s'écouler la résine dans les espaces du motif en cuivre, laissant des zones sèches (dry spots) qui se délaminent lors des cycles thermiques. Utilisez des prepregs à haut débit (high-flow) ou à forte teneur en résine (types de verre 1080 ou 2116) pour combler complètement les vides.

Effet de trame de verre (Fiber weave effect) sur les paires différentielles haute vitesse — Le routage de paires différentielles parallèlement à la trame de verre crée des variations d'impédance périodiques (une piste passant sur le verre (Dk plus élevé) et l'autre sur la résine (Dk plus faible)). Ce biais intra-paire (intra-pair skew) dégrade le diagramme de l'œil (eye diagram). Routez les pistes avec un léger angle (en biais) ou spécifiez des matériaux à verre étalé (spread glass, 1067, 1078) pour obtenir un diélectrique uniforme.

Défaillance du placage Via-in-pad — Placer des vias dans les pads BGA sans un remplissage et un recouvrement adéquats (VIPPO — Via In Pad Plated Over) provoque l'aspiration (wicking) de la soudure dans le via pendant la refusion, privant (starving) le joint BGA de soudure. Spécifiez l'IPC-4761 Type VII (filled and capped) pour tous les vias situés dans l'empreinte (footprint) des pads de composants.

Mauvaise gestion des plans de référence (Reference plane management) — Router des signaux à travers une coupure (split) dans le plan de masse élimine le chemin du courant de retour (return current path), augmentant massivement l'inductance de boucle et causant des défaillances EMI. Assurez des plans de référence de masse continus sous toutes les pistes de signaux haute vitesse. Utilisez des condensateurs de liaison (stitching capacitors) si les transitions de couches sont inévitables.

Sous-estimer les délais (lead times) des matériaux avancés — Les matériaux pour PCB Megtron ne sont pas stockés comme le FR-4. Des délais de livraison de 4 à 6 semaines sont courants. Commandez les matériaux dès que l'empilage (stackup) est finalisé, même avant que le routage ne soit terminé, afin d'éviter tout retard dans le calendrier.

FAQ

Q : Qu'est-ce qui détermine le coût d'un PCB pour serveur Xeon ? R : Les principaux facteurs de coût sont le nombre de couches (layer count) et le type de matériau. Une carte à 20 couches avec du Megtron 6 coûte considérablement plus cher qu'une carte FR-4 à 10 couches. Les facteurs secondaires comprennent le nombre de trous à perçage contrôlé (backdrilled), les caractéristiques HDI (vias borgnes/enterrés) et la densité des paires différentielles à impédance contrôlée nécessitant une vérification TDR.

Q : En quoi le délai de livraison (lead time) diffère-t-il pour les PCB de serveurs par rapport aux cartes standards ? R : Les PCB standards peuvent être produits en 24-48 heures. Les PCB pour serveurs Xeon nécessitent généralement 10 à 15 jours ouvrables en raison des cycles de lamination séquentielle, du backdrilling et des tests d'impédance rigoureux. L'approvisionnement en matériaux peut ajouter 4 à 6 semaines si les stratifiés à faibles pertes ne sont pas en stock.

Q : Puis-je utiliser du FR-4 standard pour les couches de signaux PCIe Gen 5 ? R : Non. Le FR-4 standard a un facteur de dissipation (Df ≈ 0,020) qui provoque une perte d'insertion (insertion loss) excessive à la fréquence de Nyquist de 16 GHz du PCIe Gen 5 (32 GT/s). Vous avez besoin de matériaux à faibles pertes (Df < 0,005) ou à pertes ultra-faibles (Df < 0,002) sur toutes les couches de signaux à haute vitesse.

Q : Quelle tolérance d'impédance dois-je spécifier ? R : Pour les applications serveurs, la tolérance standard est de ±10 %, mais les lignes à haute vitesse PCIe Gen 5 et DDR5 nécessitent généralement ±5 %. Le fabricant doit effectuer des tests TDR sur des coupons intégrés au panneau de production. Si le coupon échoue, le panneau entier est rejeté.

Q : Pourquoi la feuille de cuivre à profil bas (low-profile copper foil) est-elle importante pour les cartes de serveurs ? R : Aux hautes fréquences, l'effet de peau (skin effect) force le courant à circuler le long de la surface externe du conducteur. Les surfaces de cuivre rugueuses augmentent la longueur effective du trajet, ce qui augmente la perte du conducteur (conductor loss). La feuille de cuivre HVLP (Hyper Very Low Profile) ou VLP est plus lisse, réduisant la perte d'insertion de 0,3 à 0,5 dB/pouce à 16+ GHz par rapport au cuivre RTF standard.

Q : Dois-je effectuer un test électrique à 100 % sur chaque carte ? R : Oui. Pour les PCB de Serveurs et Centres de Données, un test électrique à 100 % (flying probe ou bed-of-nails) est obligatoire pour vérifier les circuits ouverts et les courts-circuits. De plus, un échantillon statistique doit subir des tests de fiabilité — analyse en micro-coupe, IST (Interconnect Stress Testing) ou choc thermique — pour valider l'intégrité du fût des vias (via barrel).

Q : Qu'est-ce que le cratérisation des pastilles (pad cratering) et comment l'éviter ? R : Le pad cratering se produit lorsque la résine sous un pad BGA se fracture en raison du stress mécanique lors de l'insertion du connecteur, des cycles thermiques ou des tests de chute (drop testing). Il est particulièrement fréquent sur les cartes de serveurs rigides à Tg élevé. Atténuez ce phénomène en sélectionnant des matériaux à haute ténacité (fracture toughness), en optimisant le profil de refroidissement de la refusion pour minimiser le stress thermique et en appliquant des gouttes d'eau (teardrops) sur tous les pads BGA.

Q : Comment valider la fiabilité des vias dans une carte avec un grand nombre de couches ? R : L'IST (Interconnect Stress Testing) est la norme de l'industrie. Il fait subir aux vias des cycles rapides de température par chauffage résistif et surveille la résistance en guirlande (daisy-chain) pour détecter les changements indiquant des fissures du barrel ou la séparation des pads. L'IST est plus efficace que les cycles thermiques conventionnels pour détecter les défauts latents des vias.

Ressources Connexes

PCB Haute Vitesse (High Speed PCB) : Matériaux et capacités pour les couches de signaux à haute fréquence.
PCB Multicouches (Multilayer PCB) : Conception de l'empilage (stackup) pour équilibrer l'intégrité du signal et la fabricabilité.
Lignes directrices DFM : Règles de conception pour garantir l'aptitude à la production.
Calculateur d'Impédance : Estimation initiale de l'empilage pour les paires différentielles.

Glossaire des Termes relatifs aux PCB pour Serveurs Xeon

Terme	Définition
Backdrilling	Perçage à profondeur contrôlée pour retirer la partie inutilisée d'un trou métallisé (stub), réduisant ainsi la réflexion du signal à hautes fréquences.
BGA (Ball Grid Array)	Boîtier à montage en surface avec des connexions par billes de soudure sur une grille — utilisé pour les processeurs et chipsets Xeon.
Via Borgne (Blind Via)	Un via reliant une couche externe à une ou plusieurs couches internes sans traverser toute l'épaisseur de la carte.
Via Enterré (Buried Via)	Un via reliant uniquement des couches internes, invisible depuis la surface de la carte.
CTE (Coefficient de Dilatation Thermique)	Mesure la dilatation du matériau par degré de changement de température. La différence de CTE entre les matériaux provoque la fissuration des vias et la délamination.
Paire Différentielle	Deux pistes de signaux complémentaires (P et N) utilisées pour la transmission de données à haute vitesse (PCIe, DDR, USB) avec une forte immunité au bruit.
Dk (Constante Diélectrique)	Rapport entre la permittivité du matériau PCB et le vide. Détermine la vitesse de propagation du signal.
Df (Facteur de Dissipation)	Fraction de l'énergie du signal perdue sous forme de chaleur dans le diélectrique par cycle. Le mécanisme de perte dominant aux fréquences multi-GHz.
HDI (High Density Interconnect)	Technologie PCB utilisant des microvias percés au laser, des lignes/espaces fins et une lamination séquentielle pour une densité de circuit élevée.
Perte d'Insertion (Insertion Loss)	Puissance totale du signal perdue lorsqu'il traverse une piste du PCB, incluant la perte diélectrique et la perte du conducteur.
Chute IR (IR Drop)	Perte de tension aux bornes d'un conducteur due à sa résistance DC lorsqu'il transporte du courant. Critique pour la conception du PDN dans les cartes de serveurs à fort courant.
LGA (Land Grid Array)	Type de socket où les broches (pins) se trouvent sur le socket et le processeur possède des pastilles de contact plates (pads).
Biais (Skew)	Différence de temps entre des signaux censés arriver simultanément — le biais intra-paire (intra-pair skew) dans une paire différentielle dégrade l'ouverture de l'œil (eye opening).
Empilage (Stackup)	La disposition des couches de cuivre, du prepreg et des matériaux du cœur (core) dans un PCB multicouche.
Tg (Température de Transition Vitreuse)	Température à laquelle la résine passe de rigide à caoutchouteuse, provoquant une augmentation dramatique du CTE sur l'axe Z.
TDR (Time Domain Reflectometry)	Technique de mesure qui envoie une impulsion sur une piste et analyse les réflexions pour déterminer l'impédance caractéristique.

Demandez un Devis pour un PCB de Serveur Xeon et une Revue DFM

La conception et la fabrication d'un PCB pour serveur Xeon ne tolèrent aucun raccourci. Chez APTPCB, nous sommes spécialisés dans les cartes de serveurs à haute vitesse et à grand nombre de couches pour les accélérateurs d'IA, les plateformes cloud et l'infrastructure d'entreprise.

Pour obtenir une revue DFM et un devis précis, préparez les éléments suivants :

Fichiers Gerber (RS-274X ou ODB++) incluant toutes les couches de cuivre, de perçage, de vernis épargne et de sérigraphie (silk).
Plan de fabrication (Fabrication drawing) spécifiant les exigences en matière de matériaux (ex. "Panasonic Megtron 6 ou équivalent"), les détails de l'empilage et les tableaux d'impédance.
Tableau de perçage (Drill chart) indiquant clairement les emplacements de backdrill et les cibles de profondeur.
Netlist (IPC-356) pour les tests électriques IPC Classe 3.
Volume et Délai de livraison (Lead time) — consommation annuelle estimée et urgence du prototype.

Obtenez Votre Devis de PCB de Serveur

Conclusion

À mesure que les architectures de serveurs évoluent vers des charges de travail axées sur l'IA, avec une signalisation SerDes à 112G et 224G, le PCIe Gen 6 PAM4 et une distribution d'alimentation de plusieurs centaines d'ampères, le PCB devient le composant qui limite les performances si ses matériaux, son empilage et sa qualité de fabrication ne sont pas adaptés aux exigences électriques. Le partenariat entre l'équipe de conception et le partenaire de fabrication constitue le maillon essentiel — et il doit commencer au stade de la définition de l'empilage, et non une fois le routage terminé.