Le via stitching utilise des vias métallisés pour relier des zones de cuivre sélectionnées sur différentes couches d’un PCB, souvent sur le même réseau de masse. Un concepteur peut les utiliser pour relier des plans de masse, fournir un chemin de retour local lorsqu’un signal change de plan de référence, ou constituer une partie d’une barrière de vias autour d’une structure RF. Leur emplacement dépend de la fonction recherchée.

Commencez par le trajet du signal et ses plans de référence, plutôt que par une grille fixe reproduite sur toute la carte. Identifiez les couches et les réseaux à relier, examinez le chemin que peut emprunter le courant, puis confirmez la géométrie des vias avec le fabricant. Un motif dense ne peut pas rétablir un plan de référence absent, démontrer un résultat CEM ni relier sans risque des domaines de tension distincts.

Pour découvrir la construction de base des trous métallisés, consultez ce qu’est un via de PCB. Pour choisir l’ordre général des couches, consultez la conception du stackup PCB. Cet article porte sur l’usage d’une connexion de stitching et sur les éléments à vérifier autour de celle-ci.

Schéma conceptuel non à l’échelle comparant une connexion de retour de masse proche et éloignée sur le même réseau lors d’un changement de couche de signal, avec un court-circuit masse-alimentation interdit en dessous

Le schéma conceptuel, déroulé selon les réseaux et les couches et non à l’échelle, compare le même changement de couche du signal avec une connexion GND proche et une connexion GND éloignée. Les flèches bleues pleines indiquent le sens du signal ; les flèches vertes en pointillés représentent un trajet de retour conceptuel sur les deux plans de référence du même réseau et à travers leur via de liaison. Les trajets sur les plans contournent les antipads du via de signal ; le dessin les déroule pour plus de clarté. La vue du bas conserve le contre-exemple entre réseaux différents : un via conducteur entre GND et un plan d’alimentation court-circuiterait l’alimentation. Ces trajets de circuit conceptuels ne constituent ni une solution de densité de courant, ni une géométrie de fabrication, ni un nombre de vias requis, ni une preuve de performance électrique.

Gros plan d’une carte électronique bleue non peuplée, avec de petits trous, des pistes et des pastilles couleur or

Photographie réelle d’une carte électronique non peuplée, où les trous, pistes et pastilles sont visibles. Cette vue ne permet pas d’établir les connexions entre couches ni le rôle électrique des trous. Photo : Vishnu Mohanan / Unsplash.

Qu’est-ce qu’un via de stitching ?

Un via de stitching se définit par sa fonction dans le routage, et non par une forme de trou particulière. Il relie des éléments de cuivre entre différentes couches afin de leur donner une relation électrique délibérée. Un exemple courant est un via traversant métallisé qui relie les plans de masse supérieur et inférieur à un plan de masse interne. Des structures borgnes ou enterrées peuvent aussi être utilisées si elles sont prises en charge et adaptées, mais leur portée entre couches, leur séquence de fabrication et leur coût doivent être examinés pour la carte concernée.

Un via de signal transporte un signal d’une couche à une autre. Dans cet article, un via de stitching relie le cuivre de référence concerné. Les deux peuvent se trouver près de la même transition, mais ils ne sont pas interchangeables : relier le réseau du signal à la masse modifierait le circuit. Un via thermique est choisi pour un chemin thermique, tandis qu’un via d’alimentation transporte du courant entre des éléments d’alimentation. Un via peut remplir plusieurs rôles, mais chacun nécessite toujours son propre examen électrique, thermique et industriel.

La présence de cuivre de masse sur deux couches ne signifie pas automatiquement qu’il est relié, même si les deux zones apparaissent en vert dans l’outil de CAO ou portent le même nom de réseau. Inspectez la portée réelle du via métallisé et les connexions au cuivre après le recalcul des zones. À l’inverse, deux zones de cuivre adjacentes ne doivent pas être reliées simplement parce que leur nom contient « masse ». Leur relation électrique prévue, leurs exigences d’isolation et leurs chemins de courant relèvent de décisions de conception.

Pourquoi faut-il examiner le changement de couche d’un signal ?

Un signal et son courant de retour forment un circuit. Aux hautes fréquences, la répartition du courant de retour dépend fortement de la structure de référence proche et de la géométrie autour du trajet. Lorsqu’un signal change de couche, sa référence la plus proche peut aussi changer. Si les deux structures de référence appartiennent au même réseau mais se trouvent sur des couches distinctes, une connexion proche entre elles peut offrir un chemin local au courant de retour, au lieu de le contraindre à dépendre d’une connexion plus éloignée.

Cela ne signifie pas que chaque via de signal nécessite le même nombre de vias de masse. Commencez par identifier les plans de référence de départ et d’arrivée, le temps de montée du signal ou son contenu fréquentiel, la géométrie locale et les objectifs de performance du système. Si les deux segments de piste conservent un plan de référence commun adéquat, la question du retour diffère de celle d’une transition entre deux plans distincts. Le via, ses antipads, la géométrie de référence et les connexions voisines peuvent néanmoins affecter la transition complète et nécessiter une analyse.

Le document AM65x/DRA80xM DDR Board Design and Layout Guidelines de Texas Instruments donne un exemple concret, spécifique à un composant : il recommande de conserver le même plan de référence lorsque cela est possible et traite des connexions de stitching proches lorsque la référence passe d’un plan à un autre sur le même réseau. Ces recommandations concernent les conceptions DDR indiquées ; l’agencement correct d’une autre interface doit être évalué selon cette interface et son stackup.

Que faire si la référence passe de la masse à l’alimentation ?

Ne placez pas de via conducteur entre un plan de masse et un plan d’alimentation pour reproduire une connexion de stitching entre deux plans de masse. Cela créerait un court-circuit continu involontaire. Un changement entre des réseaux de référence différents exige une stratégie de retour propre au circuit. Dans l’exemple DDR de TI, des condensateurs de découplage proches fournissent une autre connexion entre la masse et les références d’alimentation spécifiées. Le composant choisi, son montage, la géométrie des plans environnants et son impédance aux fréquences pertinentes comptent tous.

Cela n’autorise pas à franchir une barrière d’isolation ou à relier arbitrairement des masses distinctes avec un condensateur. Les exigences de sécurité, de distance d’isolement, de fuite, de bruit et d’architecture système peuvent limiter toute connexion. L’autorité de conception du circuit et les exigences de sécurité applicables déterminent ce qui est permis ; une règle de routage ou une commande automatique de stitching ne peut pas prendre cette décision.

Quatre situations qui exigent des examens différents

Situation de routage	Première question	Action envisageable	Points restant à vérifier
Une piste change de couche tout en conservant une référence commune adéquate.	La référence reste-t-elle continue autour de la transition ?	Examiner le via de signal, ses antipads et la géométrie de référence alentour.	Discontinuité de transition, répartition réelle du champ et limites de l’interface.
Une piste passe entre deux plans de référence du même réseau de masse.	Les deux plans appartiennent-ils réellement au réseau prévu et sont-ils reliés entre les couches concernées ?	Envisager une connexion de stitching de masse proche si elle favorise le chemin de retour.	Portée entre couches, dégagements, emplacement, autres chemins et objectif de performance réel.
Une piste passe d’une référence de masse à une référence d’alimentation.	Quelle connexion entre ces références différentes le circuit autorise-t-il ?	Envisager la stratégie de découplage ou de transition de référence approuvée pour ce circuit.	Isolation continue, impédance dépendante de la fréquence, montage du composant et validation système.
Un trajet RF est bordé de cuivre relié à la masse.	La géométrie forme-t-elle une ligne de transmission conçue, et où circule son retour ?	Évaluer les connexions de masse ou une barrière de vias dans le cadre du routage RF complet.	Impédance, comportement des champs, couplage, pertes et mesures RF pertinentes.

Ce tableau aide à l’examen ; il ne prescrit pas l’ajout d’un nombre précis de trous. Un nom de réseau commun ne prouve pas, à lui seul, que chaque région de cuivre conserve la connexion prévue après la génération des fichiers de fabrication. Examinez les formes réelles des plans, les dégagements et la portée des vias.

Qu’est-ce qu’une barrière de vias ?

Une barrière de vias est une rangée ou un motif de vias utilisé avec des régions de cuivre pour influencer la frontière électromagnétique d’un routage. Par exemple, un guide d’ondes coplanaire avec masse comporte un conducteur de signal, du cuivre de masse adjacent et un plan de référence ; une barrière peut relier la masse adjacente à la référence dans cette structure. Analog Devices illustre des barrières de vias de masse le long d’un guide d’ondes coplanaire dans son document PCBs Layout Guidelines for RF & Mixed-Signal. Le IW416 Design Guide de NXP présente également le stitching de plans de masse pour sa conception RF particulière.

Une barrière n’est pas un mur métallique plein. Les champs peuvent traverser les ouvertures et contourner la structure ; le résultat dépend du trajet, du stackup, des métaux proches, des dimensions et de l’espacement des vias, des terminaisons et de la plage de fréquences. Une barrière située au bord de la carte n’équivaut pas automatiquement à une enceinte de blindage correctement reliée. Utilisez une méthode de routage, de simulation ou de mesure adaptée à la question réelle d’isolation et d’émissions.

Vous rencontrerez peut-être des règles d’espacement exprimées comme une fraction de longueur d’onde ou une distance fixe. Considérez-les comme des hypothèses de départ pour une géométrie donnée, et non comme des limites universelles d’acceptation. L’espacement recommandé par un fournisseur RF pour un blindage ou une carte d’évaluation ne définit pas un espacement sûr pour un autre produit. Tenez aussi compte des interruptions pratiques : connecteurs, découpes mécaniques, trous de fixation et changements du cuivre de référence peuvent interrompre une rangée par ailleurs régulière.

Une estimation de longueur d’onde ne définit pas une barrière

Pour une approximation simple en microbande, la longueur d’onde guidée peut être estimée par λg ≈ c / (f × √εeff), où c est la vitesse de la lumière, f est la fréquence et εeff décrit la permittivité effective de cette structure de propagation particulière. Le document High frequency design considerations d’AN12298 de NXP explique pourquoi la valeur effective d’une microbande dépend à la fois du substrat et de l’air environnant. Elle n’est pas nécessairement égale à la constante diélectrique globale indiquée dans la fiche technique du stratifié.

À titre purement illustratif, prenons f = 2.5 GHz, une valeur supposée εeff = 3.0 et c ≈ 300 mm/ns. La longueur d’onde en espace libre est d’environ 120 mm, tandis que la longueur d’onde guidée estimée est 120 / √3 ≈ 69 mm. Il s’agit de valeurs hypothétiques, et non de mesures sur une carte. Elles montrent pourquoi la seule longueur d’onde en espace libre peut induire en erreur ; cet exemple ne fournit ni pas de conception, ni niveau de blindage, ni résultat de conformité.

Choisissez un espacement candidat en trois étapes :

Définissez la bande passante à évaluer. Utilisez les temps de montée et les bandes de fonctionnement réels de l’interface ; la seule fréquence fondamentale de l’horloge peut omettre le contenu associé aux fronts rapides.
Définissez la structure. Identifiez le stackup, les limites de cuivre et le mode de propagation pertinent. Une cavité de plan ou une enceinte peut différer du mode microbande de la piste. Dans les conditions indiquées, privilégiez la géométrie de référence applicable du composant.
Validez le candidat complet. Examinez ensemble le pas, la distance par rapport au trajet ou au bord de la carte et les ouvertures, à l’aide d’un modèle électromagnétique ou d’une mesure adaptés aux objectifs du projet. Vérifiez dans le même examen les dégagements de fabrication et les contraintes de perçage.

Avant et après la création automatique d’un motif de vias

Identifiez le réseau prévu, la portée entre couches et les régions de cuivre à relier. Confirmez les domaines de tension et les limites d’isolation qui doivent rester distincts.
Choisissez un gabarit de via compatible avec la fabrication et délimitez la zone ou la rangée que le motif peut occuper. Consignez l’objectif : retour local, connexion de plans ou frontière RF.
Après le placement, recalculez les zones de cuivre et inspectez chaque couche concernée. Vérifiez les contacts réels entre pastilles et plans, puis examinez les antipads sur les couches non connectées pour repérer des fentes, un rétrécissement du cuivre de référence ou une dégradation des distances d’isolement.
Lancez les vérifications de connectivité, d’espacement et de perçage pertinentes, puis examinez les fichiers de cuivre et de perçage tracés. Supprimez ou analysez les vias non connectés ; une grille visible ne prouve pas qu’elle crée une connexion utile.
Conservez le motif et les réglages approuvés avec la révision de conception. Si une régénération automatique modifie la géométrie, répétez les vérifications qui en dépendent.

Les commandes et la hiérarchie des règles varient selon le logiciel de CAO et sa version. Les vérifications ci-dessus définissent les éléments à contrôler ; elles ne supposent pas qu’un outil donné sélectionne automatiquement le bon réseau, les bonnes couches ou le bon chemin de retour.

Davantage de stitching améliore-t-il toujours la carte ?

Non. L’ajout de vias peut relier des régions de cuivre utiles, mais chaque trou occupe aussi de l’espace de routage et modifie les dégagements du cuivre alentour. Un dégagement involontaire autour d’un via peut rétrécir un plan de référence ou modifier une structure à impédance contrôlée. Des trous très proches, de petits anneaux annulaires, la distance au bord de la carte et le procédé de perçage choisi affectent la fabricabilité. L’équipe de conception doit évaluer le motif complet après application des dégagements de CAO et des règles de fabrication.

Une grille régulière de vias de masse peut faciliter la connexion de grands plans, mais elle ne remplace pas l’examen local d’un changement de couche critique. De même, placer des vias le long d’une séparation de plans ne crée pas automatiquement un retour continu directement sous une piste qui traverse cette séparation. Dans la mesure du possible, conservez une référence continue ou modifiez le trajet ou le stackup ; si une discontinuité est inévitable, évaluez explicitement le chemin de retour autorisé et son impact sur le système.

N’utilisez pas un motif de stitching à la place du découplage des composants, d’une connexion de terre de protection, d’une analyse thermique, d’une conception de blindage ou des essais CEM finaux. Ces tâches peuvent interagir avec les connexions de masse, mais elles ont des exigences différentes et doivent être évaluées dans leur propre contexte.

Examen hypothétique d’une carte à quatre couches

Supposons qu’un concepteur route un signal numérique rapide sur la couche supérieure, avec un plan de masse interne comme référence. Le signal passe ensuite sur la couche inférieure, où un autre plan de masse interne fournit la référence prévue. Les deux plans appartiennent au même réseau de masse approuvé. L’équipe s’inquiète de la transition, mais le premier routage ne comporte aucune connexion locale entre les deux plans près du via de signal.

L’équipe peut examiner la décision dans l’ordre :

Confirmer le stackup réel : identifier les deux couches de référence et vérifier que le trajet du signal dispose de cuivre de référence adapté à proximité, de chaque côté de la transition.
Vérifier que les deux plans de référence doivent réellement être reliés au même réseau. Déterminer si une isolation, un cloisonnement ou une exigence contrôlée de courant de retour change cette décision.
Évaluer un via de stitching de masse proche, dont la portée relie ces plans. Vérifier les dégagements du signal et de la masse, les antipads et l’espace nécessaire à une fabrication fiable.
Inspecter le cuivre et les fichiers de perçage produits après régénération des règles de conception et des zones. Un symbole théoriquement correct ne suffit pas si un dégagement inattendu isole le cuivre visé. Si la connexion manque, vérifier le réseau affecté et la portée entre couches, examiner la suppression de pastille, les dégagements des plans et les réglages des zones, corriger la conception approuvée, puis recalculer les zones et répéter les contrôles de connectivité et des fichiers de fabrication.
Évaluer la transition selon le plan d’intégrité du signal et de CEM de l’interface. Selon le produit, cela peut nécessiter une revue, une simulation, une mesure ou une combinaison de ces méthodes ; une illustration de routage n’est pas un résultat d’essai.

Si un des plans de référence est remplacé par un réseau d’alimentation, remplacez la troisième étape par la stratégie de transition de référence approuvée pour le circuit et décrite plus haut. Cet exemple est hypothétique ; il ne décrit pas la conception d’un client et ne garantit pas la conformité.

Comment les choix de fabrication et d’assemblage influencent-ils les vias de stitching ?

Fournissez au fabricant le stackup et les données de perçage afin que le via puisse réellement relier les couches prévues. Indiquez correctement les éléments métallisés ou non, précisez les portées traversantes, borgnes ou enterrées utilisées et examinez les diamètres finis et tolérances des trous selon les règles de fabrication du projet. Un stitching dense peut augmenter le nombre de perçages et influer sur l’utilisation du panneau ou le coût, mais l’effet dépend de l’ordre des opérations et du procédé de fabrication ; demandez une évaluation propre au projet au lieu de supposer un supplément fixe.

Vérifiez l’espacement cuivre-trou, l’anneau annulaire, les dégagements dans les plans voisins et la distance au bord fini de la carte. Demandez au fabricant d’évaluer le recalage du perçage et les tolérances des trous finis par rapport aux anneaux et aux dégagements des couches concernées ; les valeurs admissibles dépendent de la construction et du procédé. Un via de masse traversant une couche d’alimentation doit respecter le dégagement spécifié par rapport à cette couche. De même, si un via doit relier un plan de masse particulier, confirmez qu’un dégagement ou un réglage de fabrication ne supprime pas la connexion entre la pastille et le plan. La netlist électrique et les données de cuivre tracées doivent raconter la même histoire.

Le traitement de surface compte également. Un via ouvert, masqué, bouché, rempli ou rempli puis capé correspond à des choix de fabrication différents. Lorsqu’un via de stitching se trouve près de pastilles soudables, l’examen de l’assemblage doit tenir compte des ouvertures du masque de soudure et du procédé prévu. Ne supposez pas qu’un via recouvert de masque est rempli ou étanche, ni que chaque via près d’un composant exige le même traitement. Si un via est placé dans une pastille de composant, le projet peut nécessiter des décisions supplémentaires de remplissage et de planarisation ; consultez la fabrication des vias-in-pad pour ce sujet distinct.

Comparer une modification de stitching proposée

Lorsque la performance compte, comparez le routage initial et le routage proposé selon un plan convenu par l’équipe de conception. Par exemple, deux structures d’essai représentatives peuvent utiliser le même stackup, le même trajet de signal, le même lancement de connecteur et le même montage de mesure ; l’agencement local de stitching prévu constitue alors la modification documentée. Inspectez la géométrie fabriquée et identifiez les révisions de carte avant de tirer des conclusions.

Choisissez une mesure adaptée à la question : une mesure TDR étalonnée ou un analyseur de réseau peut aider à comparer une transition ou un canal précis, tandis que les essais d’émissions rayonnées exigent un système et un montage d’essai adaptés. Pour une comparaison directe, gardez cohérents les montages, plans de référence, étalonnage, plage de fréquences et seuils d’acceptation. Intégrez la variation de fabrication au plan si la décision dépend de la répétabilité. Cette comparaison hypothétique n’implique aucun résultat ; la réussite d’une mesure sur coupon ne suffit pas à établir la conformité CEM du produit.

Que faut-il envoyer pour examen ?

Joignez le dossier de fabrication à jour, la netlist, le stackup, les données de perçage et de portée entre couches, les exigences d’impédance contrôlée et un dessin indiquant les trajets concernés, les plans de référence et toute barrière ou tout motif de stitching prévu. Précisez quelles régions de cuivre peuvent être reliées, quels domaines doivent rester séparés et si l’équipe demande une vérification de fabricabilité, un calcul d’impédance ou un examen plus large de l’intégrité du signal. Il s’agit de périmètres différents.

Pour discuter d’un projet précis, demandez un devis ou contactez l’équipe. Convenez des options de fabrication et des livrables pour la construction réelle. Le fabricant peut examiner la fabricabilité et les informations fournies ; l’autorité de conception du produit reste responsable du circuit, des décisions d’isolation et de la qualification au niveau système.

Questions fréquentes

Les vias de stitching sont-ils nécessaires sur un PCB à deux couches ?

Ils peuvent être utiles lorsque des zones de cuivre sélectionnées sur les deux faces nécessitent une connexion électrique délibérée. La nécessité et l’emplacement de vias dans un routage donné dépendent des trajets de signal, de la géométrie du cuivre, des contraintes d’assemblage et des exigences de performance. Même avec des vias supplémentaires, une carte à deux couches a besoin de chemins de retour utilisables et d’une continuité adéquate des plans.

Un via de stitching peut-il transporter un courant élevé ?

Un via métallisé peut conduire du courant, mais la capacité en courant d’une structure particulière dépend de sa géométrie, de son placage, de l’échauffement, de la répartition du courant et du cuivre environnant. Le diamètre nominal d’un trou ou un nombre générique de vias de stitching ne suffit pas à établir un courant admissible sûr. Analysez la connexion réelle et les conditions de fonctionnement applicables.

Une barrière de vias garantit-elle une baisse des EMI ?

Non. Une barrière correctement conçue et connectée peut faire partie d’une stratégie RF ou CEM, mais son effet dépend de la structure complète et de la plage de fréquences. Évaluez la carte avec ses composants, connecteurs, câbles, boîtier et conditions d’essai.

Références

Texas Instruments, AM65x/DRA80xM DDR Board Design and Layout Guidelines, SPRACI2A, révisé en mars 2019 : transitions de plans de référence pour les interfaces DDR spécifiées.
Analog Devices, PCBs Layout Guidelines for RF & Mixed-Signal, 2011 : exemples de guide d’ondes coplanaire avec masse et de barrières de vias.
NXP Semiconductors, IW416 Design Guide, AN13125, révision 1, 26 mai 2021 : exemples de stitching de plans de masse RF propres à ce produit.
NXP Semiconductors, High frequency design considerations, AN12298, décembre 2018 : permittivité effective des microbandes et contexte de longueur d’onde guidée.