Server-Mainboard
Hauptrisiko: BGA-Fanout, Speicher- und PCIe-Timing, PDN und dichte Mechanik. RFQ-Nachweise: Stackup, Schnittstellenklassen-Tabelle, Via-Strategie, Versorgungsdaten und Steckverbinderzeichnungen.
Freigabefähige Server-Hardware
Server- und Rechenzentrum-PCB-Fertigung
Eine Server- oder Rechenzentrum-PCB ist eine Leiterplatte für Compute-, Storage-, Netzwerk-, Stromversorgungs- oder Management-Hardware, deren Stackup, High-Speed-Kanäle, Stromversorgung, thermische Schnittstellen und Testabdeckung als ein Fertigungssystem freigegeben werden müssen. Diese Seite hilft Hardwareteams, die Nachweise für eine belastbare RFQ, Pilotfertigung und Serienüberleitung vorzubereiten.
Sofortangebot anfordern
Was ein Server-PCB-Hersteller vor der Produktion klären muss
Server- und Rechenzentrumshardware ist keine einheitliche Leiterplattenkategorie. Rack-Mainboard, NVMe-Backplane, Netzwerk-Switch-Board, KI-Beschleuniger und Stromverteilungsplatine stellen unterschiedliche Anforderungen an Materialien, Vias, Kupfer, Steckverbinder und Tests. Das Fertigungspaket muss die Baugruppenfamilie und ihr maßgebliches Freigaberisiko benennen, bevor ein belastbares Angebot möglich ist.
APTPCB prüft Server- und Rechenzentrum-PCB- oder PCBA-Daten als zusammenhängendes Paket: den Multilayer-Aufbau, die gerouteten Schnittstellenklassen, Stromversorgungs- und thermischen Randbedingungen, Bohr- und Via-Definitionen, Bestückungsunterlagen sowie Inspektions- oder Testnachweise. Machbarkeit, Toleranzen und Lieferzeit werden nach dieser Prüfung bestätigt.
Mit der Architektur beginnen, nicht mit einer pauschalen Lagenzahl
Die erste Entscheidung lautet, ob das Design mit einem konventionellen Multilayer-Aufbau mit Durchkontaktierungen auskommt oder HDI-Strukturen, Blind- oder Buried-Vias, Via-in-Pad, sequenzielle Laminierung oder tiefenkontrolliertes Backdrill benötigt. Entscheidend sind BGA-Fanout, geroutete Schnittstellen, Lagenwechsel, Stub-Grenzen, Steckverbinderfelder und die endgültige Leiterplattendicke.
Die Materialauswahl folgt dem gerouteten Kanal und dem Aufbau. Stellen Sie die gewünschte oder freigegebene Laminatfamilie, dielektrische Randbedingungen, Annahmen zum Kupferprofil, Impedanztabelle und gegebenenfalls Einfügedämpfungsgrenzen bereit. Die Bezeichnung „Low Loss“ ohne Stackup und Kanalanforderung definiert keinen Produktionsweg.
Zuverlässigkeit entsteht durch Freigabedisziplin: Fehlerbilder und Nachweise
Eine lange Einsatzdauer wird nicht durch den Hinweis „24/7“ in einer Spezifikation belegt. Sie entsteht, wenn jedes Fehlerbild mit einem kontrollierten Eingang, einem Prüfpunkt und einem Abnahmenachweis verknüpft ist.
Typische Fehlerbilder und Nachweise:
- Link-Training- oder Margin-Verlust: Stackup, Impedanz, Referenzlagenkontinuität, Via-Übergänge und Reststubs kontrollieren; bei Bedarf Coupon- oder Messnachweis vereinbaren.
- Instabile Stromversorgung oder Thermik: Strompfade, Kupferverteilung, Thermal-Via-Felder, Bauteilschnittstellen und mechanische Kühlbedingungen prüfen; die abschließende Temperatur- und Transientenvalidierung bleibt Aufgabe des Kundensystems.
- Verdeckte Bestückungsfehler: Pastendruck, Platzierung und Prüfdeckung für BGA-, LGA-, QFN- und Press-Fit-Bereiche definieren; je nach Gehäuse und DFT-Plan Röntgen- oder elektrische Prüfung einsetzen.
- Steckverbinder- oder Chassiskonflikt: Bezugssystem, Fertigloch-Anforderungen, Kontur, Keep-outs und Gegensteckerzeichnung vor der Pilotfreigabe festschreiben.
- Revisionsabweichung: Fertigungsdaten, BOM, AVL, Bestückungszeichnung, Firmware und Testablauf unter einer freigegebenen Revision abgleichen.
Server-Mainboards: Speicher, PCIe, BGA-Fanout und PDN gemeinsam freigeben
Ein Server-Mainboard verbindet Prozessor- und Speicher-Fanout, PCIe-Fabrics, Management-Schnittstellen, Steckverbinderfelder und mehrschienige Stromversorgung. Für ein Angebot reichen Gerber-Daten nicht aus: Stackup-Ziel, Impedanzklassen, Längen- und Skew-Regeln, Via-Strukturen, Kupferstärken, Versorgungsanforderungen und mechanische Randbedingungen müssen dieselbe Revision beschreiben.
Kennzeichnen Sie PCIe Gen4, Gen5 oder Gen6, DDR4 oder DDR5, Ethernet-SerDes, Taktnetze und kundenspezifische Beschleunigerverbindungen nach Schnittstellenklasse. APTPCB leitet Kanalanforderungen nicht aus Netznamen ab; geben Sie Zielimpedanz, Toleranz, Referenzlage, relevante Verlustgrenze und gegebenenfalls Backdrill- oder Via-Stub-Anforderung an.
Storage-Backplanes und Midplanes: Steckverbinder und Tiefenbohrung bestimmen das Risiko
Storage-Platinen kombinieren SAS-, SATA- oder NVMe/U.2/U.3-Kanäle mit wiederholten Steckverbinderfeldern, Stromverteilung und engen Chassis-Bezügen. Das Freigabepaket sollte Gegenstecker, Fertigloch- und Press-Fit-Anforderungen, Eintrittsseite, Lagenzuordnung und zulässige Stub- oder Backdrill-Geometrie festlegen.
Trennen Sie für die Bohrungsprüfung PTH, NPTH, Press-Fit, Blind- oder Buried-Vias und Backdrill-Gruppen. Geben Sie Fertigmaße und Toleranzen statt nur Werkzeugcodes an und definieren Sie, wie Tiefe, Registrierung oder Reststub abgenommen werden.
Netzwerk- und Switch-Boards: das vollständige Kanalbudget erhalten
Switch-, Router-, Linecard- und Fabric-Boards verbinden High-Speed-Kanäle mit dichten Steckverbinderkäfigen, Taktnetzen, Managementlogik und Leistungswandlung. Die RFQ sollte jede SerDes-Familie, Material- und Kupferannahmen, Referenzlagenwechsel, Steckverbindermodell, Routingregeln und den dem PCB zugewiesenen Anteil am Verlustbudget benennen.
Die Fertigungsprüfung kann klären, ob Stackup, Leiterbahngeometrie, Lagenwechsel, Backdrill und Fertigungstoleranzen zusammenpassen. Konformität, Augenöffnung, EMV und die End-to-End-Kanalleistung bleiben Validierungsaufgaben auf Kundensystemebene.
KI- und GPU-Beschleuniger: Signale, Leistung, Thermik und Mechanik teilen einen Bauraum
KI- und GPU-Compute-Boards können dichte Beschleuniger- oder FPGA-Gehäuse, Speicher, PCIe- oder kundenspezifische Links, mehrphasige Stromversorgung und schwere Kühlhardware verbinden. BGA-Fanout und Routingdichte können HDI erfordern; die Via-Architektur muss zugleich Rückstrompfade, Wärmetransport und Bestückungsprüfung ermöglichen.
Stellen Sie Gehäusezeichnungen, Bestückungsdaten, Strom- und Transientenannahmen, Kühlkörper- oder Cold-Plate-Bezüge, Keep-outs, Platinenabstützung und Testzugangsstrategie bereit. Die abschließende Power-Integrity-, Thermik- und Beschleunigerfunktionsprüfung muss im montierten Kundensystem erfolgen.
Stromversorgungs- und Verteilungsplatinen: Strompfade und Sicherheitsgrenzen definieren
Server-Stromversorgungs-, Verteilungs- und Steuerplatinen benötigen eindeutige Angaben zu Betriebsspannung, Strom je Schiene, vorgesehener Kupferstärke, Steckverbinderbelastbarkeit, thermischen Schnittstellen, Isolationsgrenzen und Schutzarchitektur. Leiterbahnbreite oder Kupferstärke lassen sich nicht allein aus der Gesamtsystemleistung bestimmen.
Nennen Sie die anwendbaren Produkt- und Sicherheitsanforderungen, Kriech- oder Luftstreckenvorgaben, Hipot- oder Funktionstestgrenzen und mechanischen Kühlbedingungen. PCB- und PCBA-Fertigungsnachweise unterstützen die Qualifikation des Kunden; die abschließende elektrische Sicherheit und Systemkonformität bleiben in dessen Verantwortung.
Freigabe der Signalintegrität: fünf Eingaben müssen übereinstimmen
Diese fünf Eingabepakete gemeinsam freigeben:
- Schnittstellenklasse: Protokoll oder kundenspezifischer Link, Datenratenklasse, Topologie sowie Sender- oder Empfängerannahmen.
- Stackup: Dielektrikumsaufbau, Kupferprofil, Enddicke und Referenzlagen.
- Geometrie: Impedanzziel und Toleranz, Vorgaben für Breite und Abstand, Längen- oder Skew-Regel und Fanout-Randbedingungen.
- Übergänge: Via-Lagen, Pad- und Antipad-Vorgaben, Backdrill-Eintritt und gegebenenfalls Reststub-Ziel.
- Nachweis: Coupon, TDR, Einfügedämpfung oder anderes Abnahmeverfahren, wenn die Kundenspezifikation dies fordert.
Wird eine Eingabe nach dem Routing geändert, können die übrigen ungültig werden. Dokumentieren Sie freigegebene Abweichungen und aktualisieren Sie Fertigungszeichnung, Stackup, Impedanztabelle und Designdaten unter derselben Revision.
Eine Prüfkette von der unbestückten Leiterplatte bis zur Funktionsabnahme aufbauen
Der Prüfplan sollte den Risiken der Baugruppenfamilie folgen. Für die Leiterplattenfertigung können Bare-Board-E-Test, Impedanzcoupons, Maßprüfung oder Schliffbild festgelegt werden. Die Bestückungsprüfung kann je nach Bedarf SPI, AOI, Röntgen, ICT, Flying Probe oder Funktionstest ergänzen.
ICT und FCT sind keine allgemeinen Auswahlfelder. Der Kunde muss DFT-Zugang, Vorrichtungen oder deren Zuständigkeit, Firmware, Einschaltfolge, Lasten, Schnittstellenaufbau, erwartete Ausgaben und objektive Bestehensgrenzen bereitstellen. Pilotnachweise sollten geprüft werden, bevor der Serienprüfablauf festgeschrieben wird.
Entscheidungsmatrix nach Baugruppenfamilie: Hauptrisiko und RFQ-Nachweise
Storage-Backplane oder Midplane
Hauptrisiko: wiederholte High-Speed-Kanäle, Press-Fit-Geometrie und Reststubs. RFQ-Nachweise: Steckverbinderspezifikation, Bohrtabelle, Lagenzuordnung, Backdrill-Definition und Chassis-Bezüge.
Netzwerk- oder Switch-Board
Hauptrisiko: Kanalverlust, Übersprechen, Referenzlagenwechsel und Käfigausrichtung. RFQ-Nachweise: Verlustaufteilung, Impedanztabelle, Materialannahmen, Via-Übergänge und Steckverbindermodelle.
KI- oder GPU-Beschleuniger
Hauptrisiko: dichter Fanout, transiente Ströme, Wärmefluss und schwere Kühlhardware. RFQ-Nachweise: Gehäusedaten, HDI-Struktur, Schienenströme, thermische und mechanische Bezüge sowie DFT-Plan.
Stromversorgungs- oder Verteilungsplatine
Hauptrisiko: Stromdichte, Temperaturanstieg, Isolation und Steckverbindererwärmung. RFQ-Nachweise: Spannung und Strom je Schiene, Kupfervorgabe, Sicherheitsgrenzen, Kühlbedingungen und Testgrenzen.
Management-, Riser- oder Steuerplatine
Hauptrisiko: Mixed-Signal-Schnittstellen, Gegensteckergeometrie, Revisionsabweichung und unvollständige Funktionsabdeckung. RFQ-Nachweise: Schnittstellenliste, Gegensteckerzeichnungen, BOM/AVL, Firmware und Abnahmeablauf.
Freigabestufen für Server-PCB-RFQ, Pilotfertigung und Serie
RFQ-Stufe:
- Fertigungsdaten, Bohrdaten, Zeichnung, Stackup sowie Impedanz- oder Verlustanforderungen haben denselben Revisionsstand.
- Baugruppenfamilie, angestrebte Lagenzahl, Materialien, Kupfer, Via- und Backdrill-Strukturen, Steckverbinderbedingungen und Mengen sind angegeben.
- Für PCBA liegen BOM/AVL, Bestückungsdaten und -zeichnungen, Testanforderungen und Mengenprognosen vor.
Pilotfreigabe:
- DFM-Fragen und freigegebene Abweichungen sind schriftlich geschlossen.
- Coupon-, Maß-, Schliffbild-, Röntgen-, elektrische und funktionale Nachweise sind dem jeweiligen Risiko zugeordnet.
- Vorrichtungen, Firmware, Lasten und Bestehensgrenzen stehen für die an Pilotbaugruppen geforderten Tests bereit.
Serienfreigabe:
- Erstmuster-Nachweise sind akzeptiert; Fertigungs-, BOM-, AVL-, Bestückungs- und Testrevisionen sind eingefroren.
- Änderungskontrolle, Losrückverfolgbarkeit, Prüfaufzeichnungen und Verpackungsanforderungen sind vereinbart.
- Volumen-, Nutzen- oder Bestückungsannahmen und Materialverfügbarkeit werden vor der Terminierung erneut geprüft.
Kriterien für eine Freigabesperre: ungeklärte Lagenzuordnung, mehrdeutige Fertigloch- oder Via-Daten, fehlende Kanalanforderungen, Steckverbinder- oder Chassiskonflikte, nicht freigegebene Ersatzteile und fehlende Testgrenzen bleiben Sperrpunkte. Machbarkeit, Toleranzen, Lieferzeit und Nachweise werden erst nach deren Klärung bestätigt.
Was Einkäufer von einer technischen APTPCB-Prüfung erhalten sollten
Eine verwertbare Fertigungsprüfung übersetzt das Datenpaket in eindeutige Entscheidungen: vorgeschlagener Aufbau, offene Annahmen, DFM-Konflikte, benötigte Kundeneingaben, Inspektions- oder Testnachweise und Punkte, die vor Pilot- oder Serienfreigabe geschlossen werden müssen.
APTPCB prüft die bereitgestellten PCB- und PCBA-Daten gegen Baugruppenfamilie und Fertigungsphase. Die Rückmeldung kann dadurch unterscheiden, was bestätigt ist, was von Kundendaten abhängt und was als Freigabesperre offen bleibt. Engineering und Einkauf erhalten so eine klarere Grundlage für Angebotsvergleich und Änderungskontrolle.
Fertigungsprüfung für Server- oder Rechenzentrum-PCBs anfragen
Senden Sie den aktuellen Revisionsstand, Stackup, Schnittstellen- und Impedanztabelle, Bohr- oder Via-Hinweise, BOM und Testanforderungen. APTPCB kann das Paket prüfen, bevor Fertigungsweg, Nachweisplan und Angebot bestätigt werden.
Häufige Fragen
Was unterscheidet eine Server- oder Rechenzentrum-PCB von einer Standard-Industrie-PCB?
Eine Server- oder Rechenzentrum-PCB verbindet häufig dichten BGA-Fanout, mehrere High-Speed-Schnittstellenklassen, Hochstromversorgung, enge mechanische Bauräume und einen größeren Testumfang. Die Herstellbarkeit hängt vom vollständigen Stackup, der Via-Strategie, den Impedanz- und Verlustzielen, den Steckverbinderregeln, den thermischen Randbedingungen und dem Nachweisplan ab – nicht allein von der Lagenzahl.
Welche Baugruppenfamilien für Server und Rechenzentren können auf Herstellbarkeit geprüft werden?
Die Prüfung kann Server-Mainboards, Storage-Backplanes und Midplanes, Netzwerk- und Switch-Boards, KI- oder GPU-Beschleunigerplatinen, Stromversorgungs- und Verteilungsplatinen sowie Management-, Riser- oder Steuerplatinen umfassen. Der Fertigungsweg wird erst bestätigt, nachdem APTPCB das konkrete Datenpaket und die Anforderungen geprüft hat.
Welche Daten gehören in eine RFQ für Server-PCBs?
Stellen Sie ODB++- oder Gerber-Daten, Bohrdaten, Fertigungszeichnung, finalen oder angestrebten Stackup, Impedanz- und Verlustanforderungen, Via- und Backdrill-Hinweise, Platinenkontur und Steckverbindertoleranzen, BOM mit freigegebenen Bezugsquellen, Bestückungsdaten, Bestückungszeichnung, Testspezifikation, Mengenprognose und Revisionsstand bereit.
Wie sollten Materialien für eine Server- oder KI-Compute-PCB ausgewählt werden?
Die Materialauswahl sollte vom Kanalverlustbudget, der Dielektrikumsdicke, dem Kupferprofil, den thermischen Anforderungen, dem Laminieraufbau und der Verfügbarkeit ausgehen. Eine Low-Loss-Produktbezeichnung allein ist kein Freigabekriterium; der vorgeschlagene Aufbau muss gegen die gerouteten Schnittstellen und den Produktions-Stackup geprüft werden.
Wann werden HDI, Blind- oder Buried-Vias, VIPPO oder Backdrill benötigt?
Diese Strukturen kommen infrage, wenn BGA-Fanout, Routingdichte, Steckverbindergeometrie oder Via-Stub-Grenzen mit gewöhnlichen Durchkontaktierungen nicht erreichbar sind. Geben Sie verbundene Lagen, Endgeometrie, Füll- oder Abdeckanforderung, Reststub-Ziel und Prüfverfahren an, damit der Via-Aufbau geprüft werden kann.
Welche Prüfungen sollten für eine Server-PCBA definiert werden?
Der Prüfplan kann Bare-Board-E-Test, Impedanzcoupons nach Spezifikation, SPI, AOI, Röntgenprüfung verdeckter Lötstellen, ICT oder Flying Probe und Funktionstest kombinieren. ICT und FCT benötigen geeigneten DFT-Zugang, Vorrichtungen, Firmware, Abläufe und objektive Bestehensgrenzen vom Kunden.
Wann werden Machbarkeit, Toleranzen, Lieferzeit und Produktionsnachweise bestätigt?
Machbarkeit, Fertigungstoleranzen, Lieferzeit und Nachweispaket werden nach der technischen Prüfung der vollständigen Daten, des Materialaufbaus, der Via-Strategie, der Bestückungsrisiken, der Testeingaben, des Volumens und der Revisionskontrolle bestätigt. Offene Annahmen bleiben Freigabesperren und werden nicht in feste Zusagen umgewandelt.