APTPCB HDI-PCB Fertigungsservices

APTPCB bietet vollständige HDI-(High-Density-Interconnect)-PCB-Fertigungslösungen von leichten bis zu komplexen Mehrlagenstrukturen. Unsere HDI-Boards sind mit Mikrovias, Fine-Line-Geometrien und sequentieller Laminierung ausgelegt, um kompakte, leistungsfähige Interconnects für anspruchsvolle Elektronik wie Smartphones, RF-Module und industrielle Steuerungen zu realisieren.

HDI-PCB-Typen, die wir anbieten

HDI-PCB-Stackups werden nach der Anzahl sequentieller Buildup-(SBU)-Lagen auf dem Kern kategorisiert. Die Notation X + N + X beschreibt Buildup-Lagen je Seite (X) und Kernlagen (N). APTPCB unterstützt alle HDI-Konfigurationen für unterschiedliche Dichte- und Zuverlässigkeitsanforderungen.

• 1 + N + 1 (Typ I HDI) – Eine Buildup-Lage je Seite, einlagige Mikrovias. Ideal für moderate I/O-Dichte und kostensensitive Anwendungen.
• 2 + N + 2 (Typ II HDI) – Zwei Buildup-Lagen je Seite, Kombination aus Mikrovias und Buried Vias. Höhere Routing-Dichte für Fine-Pitch-BGAs.
• 3 + N + 3 (Typ III HDI) – Drei oder mehr Buildup-Lagen je Seite mit gestapelten Mikrovias. Eingesetzt in High-End-Mobile, RF und Computing.
• Gemischte oder asymmetrische Strukturen (z. B. 1 + N + 2, 2 + N + 3) – Kundenspezifische Hybrid-Stackups für spezielle Design- und Signal-Integrity-Anforderungen.

Via- und Interconnect-Strukturen

• Durchkontaktierung (PTH): Klassisches Via durch die gesamte PCB, wirtschaftlich für einfache Interconnects.
• Blind Via (Blindloch): Verbindet eine Außenlage mit einer oder mehreren Innenlagen und spart Routing-Fläche.
• Buried Via (vergraben): Liegt zwischen Innenlagen, von außen nicht sichtbar.
• Microvia: Laser-gebohrtes Via (≤0.25 mm) für HDI-Lagenverbindungen.
• Via-in-Pad: Microvia im Bauteilpad; gefüllt und gecappt für plane Lötflächen.
• Stacked Microvia: Vertikal ausgerichtete Vias für ultrahohe Dichte bei kompakten BGA-Designs.
• Staggered Microvia: Versetzte Vias zwischen Lagen — verbessert Ausbeute und mechanische Zuverlässigkeit.

Typische HDI-Stackup-Beispiele

• 6-Lagen (1 + 4 + 1): Single-Buildup je Seite, Mikrovias zwischen Außenlage und Nachbarlage; geeignet für 0.65 mm BGA-Pitch.
• 8-Lagen (2 + 4 + 2): Dual-Buildup je Seite, Microvia-zu-Buried-Via-Verbindungen für 0.5 mm Pitch-BGAs.
• 10 Lagen oder mehr (3 + N + 3): Drei oder mehr Buildup-Lagen mit gestapelten Mikrovias; für high-density Computing, RF und fortgeschrittene SoC-Anwendungen.

Material- und Designrichtlinien

HDI-PCBs nutzen ultradünne Cores und Prepregs (30–150 µm), um Mikrovias mit niedrigem Aspect Ratio zu erreichen. Typische Kupferdicken liegen bei 18–35 µm. Für High-Speed- oder RF-Designs unterstützt APTPCB low-loss Materialien wie Panasonic Megtron, Isola I-Speed und Rogers-Laminate. Alle Materialien verfügen über hohes Tg und niedrigen CTE für thermische Zuverlässigkeit bei sequentieller Laminierung.

• Microvia-Durchmesser: 0.1–0.25 mm, Aspect Ratio ≤ 1:1.
• Min. Trace/Space: 3/3 mil oder feiner je nach Capability.
• Impedanztoleranz: ±5% bei kontrollierter Dielektrikumsdicke.
• Via-in-Pad-Strukturen: gefüllt und gecappt für Lötbarkeit und Zuverlässigkeit.

Zuverlässigkeit und Qualitätssicherung

APTPCB führt 100% elektrische Tests, Röntgeninspektion und Mikroschnitt-Analysen durch, um Plattierungsintegrität und Via-Zuverlässigkeit sicherzustellen. Staggered-Microvia-Strukturen werden bevorzugt, um die Temperaturwechselbeständigkeit zu erhöhen. Jede HDI-PCB durchläuft Reflow-Simulation und Impedanzverifikation vor der Serienfertigung.

Kosten- und Anwendungsempfehlungen

• 1 + N + 1: Wirtschaftliche Lösung für kompakte Consumer-Elektronik.
• 2 + N + 2: Ausgewogene Wahl für Mobile, IoT und Wireless-Module.
• 3 + N + 3: Premium-Struktur für fortgeschrittene Kommunikations- und Computing-Systeme.