Fortschrittliche Engineering-Services
Das Fundament jeder zuverlaessigen High-Speed-, RF- und High-Layer-Count-Leiterplatte ist ein Stack-up, das fuer Signalintegritaet, Harzfluss, thermische Stabilitaet und Fertigbarkeit ausgelegt wurde. APTPCB bietet umfassende Unterstuetzung beim Stack-up-Design, von Standard-FR-4-Multilayern bis zu hybriden PTFE-Backplanes, HDI mit Sequential Lamination, Starrflex-Uebergaengen und Heavy-Copper-Power-Boards.
Engineering Foundation
Als fuehrender Multilayer-PCB-Hersteller liefert APTPCB fortschrittliches PCB-Stack-up-Design und Fertigung an Engineering-Teams in Nordamerika, Europa und dem asiatisch-pazifischen Raum. Wir verstehen, dass eine Leiterplatte heute nicht mehr nur ein mechanischer Traeger ist, sondern eine kritische RF- und High-Speed-Digitalkomponente. Ganz gleich, ob Sie ein kompaktes Wearable mit HDI-Any-Layer-Microvias entwickeln oder eine 64-lagige Server-Backplane auf Ultra-Low-Loss-Materialien einsetzen: Der Erfolg Ihres Designs haengt vom physikalischen Stack-up ab. Unser CAM-Engineering-Team stellt sicher, dass jede Layer-Konfiguration vor Produktionsbeginn auf Impedanzkontrolle, Thermomanagement und Fertigbarkeit validiert wird.
Unser Werk verfuegt ueber validierte Pressrezepte und Laminationsprofile fuer jede wichtige Art von PCB-Substrat. Wir unterstuetzen alle gaengigen Laminate am Markt gemaess Ihrer BOM - von Standard-FR-4 und High-Tg-Qualitaeten ueber Ultra-Low-Loss-High-Speed-Materialien, PTFE-/keramikgefuellte RF-Laminate, Polyimid-Flexfilme bis zu Metallkernsubstraten fuer das Thermomanagement. Wenn Ihr Design ein bestimmtes Material eines globalen Lieferanten vorsieht, koennen wir es beschaffen und mit unseren Pressprofilen abstimmen. Zur Kostenoptimierung sind wir auf hybride Material-Stack-ups spezialisiert und kombinieren teure Hochfrequenzlaminate auf kritischen Aussenlagen nahtlos mit kosteneffizienten FR-4-Strukturkernen im Inneren. Dieses vorgeschaltete Engineering verhindert teure Respins und stellt sicher, dass Ihre Leiterplatte genau wie simuliert performt.
Stack-Up Architectures
Von Standard-FR-4-Multilayern bis zu komplexen Starrflex-Buchbinderkonstruktionen verfuegt unser Werk ueber validierte Pressrezepte fuer jede wichtige Stack-up-Architektur.
| Stack-up-Typ | Lagenbereich | Konstruktionsmethode | Wichtige Materialien | Primaere Anwendungen |
|---|---|---|---|---|
| Standard-FR-4-Multilayer | 4 - 16 L | Einzelner Laminations-Presszyklus mit mechanischen Through-Hole-Vias | Shengyi S1000-2, ITEQ IT-180A, Nan Ya NPG-170/180, Ventec VT-47, KB-6167F | Industriesteuerungen, Unterhaltungselektronik, Automotive-ECU, IoT-Gateways |
| High-Speed- / Low-Loss-Multilayer | 8 - 20 L | Einfache Laminierung mit enger Registrierung, Spread-Glass-Prepregs und HVLP-Kupfer | Megtron 4/6/7, Isola I-Tera MT40 / I-Speed, ITEQ IT-968/988G, Nelco N7000-2 HT, Shengyi S7439G | 10G-/25G-/100G-Netzwerktechnik, PCIe Gen4/5/6, DDR5, HPC |
| High-Layer-Count-Backplane | 20 - 64 L | Mehrere Presszyklen, Bohren mit extremem Aspect Ratio und Rueckbohren zum Entfernen von Via-Stubs | Megtron 6/7, Tachyon 100G, Isola I-Speed, Ultra-Low-Loss-Prepregs | Data-Center-Switch-Fabrics, Telekom-Backplanes, Server-Motherboards, Supercomputing |
| HDI (1+N+1 / 2+N+2 / Any-Layer) | 4 - 24 L | Sequential Lamination, lasergebohrte Blind-/Buried-Microvias, VIPPO (via-in-pad plated over), ABF-Build-up-Film fuer Any-Layer | Standard-FR-4-Kerne plus RCC- oder ABF-Build-up-Lagen, duenne Prepregs (1080, 106) | Smartphones, Wearables, SSD-Controller, Fine-Pitch-BGA-Breakout, kompakte Medizingeraete |
| Flex-PCB | 1 - 8 L | Polyimidkern mit klebstoffbasierter oder klebstoffloser Konstruktion, Coverlay statt Lötstoppmaske | DuPont Pyralux AP/LF/HT, Panasonic Felios R-F775, Shengyi SF305C, Taiflex, Doosan FCCL | FPC-Kabel, dynamische Scharnierverbindungen, Wearable-Sensoren, Kameramodule |
| Starrflex | 4 - 20 L | Buchbinder- oder Cross-Hatch-Konstruktion, starre FR-4-Bereiche mit flexiblen Polyimid-Bereichen verbunden, No-Flow-Prepreg in den Uebergangszonen | FR-4-Kerne + Polyimid-Flexkerne + No-Flow-/Low-Flow-Prepregs (z. B. Isola 185HR NF, Panasonic R-F661T) | Aerospace-Interconnects, militaerische Avionik, faltbare Elektronik, Roboterarme, implantierbare Medizingeraete |
| Aluminium-MCPCB | 1 - 4 L | Aluminium-Basisplatte (1,0 - 3,2 mm) mit thermisch leitfaehiger Dielektrikschicht (1 - 10 W/mK) und Kupferschaltungslage | Bergquist HT-04503, Ventec VT-4B-Serie, Totking TK-Serie, Shengyi SA, Laird Tgrease | Hochleistungs-LED-Beleuchtung, Automotive-Scheinwerfer, Power-Converter, Motorantriebe |
| Kupferbasis-MCPCB | 1 - 2 L | Kupfer-Basisplatte (1,0 - 3,0 mm) mit duennem Dielektrikum, thermische Leitfaehigkeit 2 - 4x hoeher als bei Aluminium-MCPCB | Kupferbasis C1100 + keramikgefuelltes Dielektrikum, DBC (Direct Bond Copper) fuer Spitzenleistung | IGBT-Module, Hochleistungs-RF-Verstaerker, Laserdioden-Traeger, EV-Leistungselektronik |
| Heavy Copper | 2 - 10 L | 3 oz bis 20 oz Kupfer auf Innen- und Aussenlagen, harzreiche Prepregs gegen Voids, gemischte Kupfergewichte (schwer + standard) in einem Stack-up moeglich | Prepregs mit hohem Harzanteil (106, 1080), High-Tg-FR-4- oder Polyimidsubstrate, jedes Laminat gemaess Kunden-BOM | EV-Ladestationen, Solar-Wechselrichter, industrielle Motorantriebe, Schweissanlagen, USV-Systeme, planare Transformatoren |
| RF-Hybrid (PTFE + FR-4) | 4 - 12 L | Gemischte Dielektrik-Konstruktion, RF-Laminate auf Signallagen und FR-4-Strukturkerne im Inneren, CTE-Mismatch-Management mit Low-Flow-Bondply | Rogers RO4350B, RO4835, RO3003, RT/duroid 5880, Taconic RF-35, TLY, Arlon AD255, DiClad, Isola Astra MT77 | 77-GHz-Automotive-Radar, 5G-mmWave-Basisstationen, Satellitentransponder, Phased-Array-Antennen |
Alle Stack-up-Typen sind fuer <a href="/de/pcb/quick-turn-pcb">Quick-Turn-Prototyping</a> und Serienfertigung verfuegbar. Die oben aufgefuehrten Materialien sind repräsentative Beispiele - APTPCB unterstuetzt alle gaengigen Laminate am Markt und kann jedes kommerziell verfuegbare Material gemaess Ihrer BOM beschaffen. Unser CAM-Team erstellt vor der Fertigung ein vollstaendiges Stack-up-Diagramm in PDF- und ODB++-Format zur Freigabe.
Rigid Multilayer
Standard-Multilayer-Stack-ups (4 - 16 Lagen) verwenden einen einzelnen Laminations-Presszyklus mit symmetrischer Core-/Prepreg-Anordnung. Der Schluessel zu einem erfolgreichen Standard-Stack-up ist die Symmetrie in Z-Richtung - Kupfergewicht und Dielektrikdicke muessen auf beiden Seiten der Leiterplattenmitte zueinander passen, um Verzug waehrend des SMT-Reflows zu vermeiden. Wir spezifizieren Core- und Prepreg-Kombinationen, die Kupferfuellgrad und verfuegbares Harzvolumen ausbalancieren, um eine voidfreie Laminierung sicherzustellen.
High-Layer-Count-Backplanes (20 - 64 Lagen) treiben jeden Fertigungsparameter an die Grenze: Bohren mit extremem Aspect Ratio, strikte CTE-Kontrolle gegen Barrel-Risse, Rueckbohren zum Entfernen von Via-Stubs auf High-Speed-Kanaelen und praezise Harzflussberechnungen fuer Dutzende Prepreg-Lagen. Diese Leiterplatten benoetigen typischerweise Ultra-Low-Loss-Materialien (Megtron 6/7, Tachyon 100G) mit Spread-Glass-Geweben, um Skew auf differentiellen Paaren oberhalb von 25 Gbit/s zu minimieren.
HDI-Architektur
HDI-Stack-ups nutzen Sequential Lamination, um Lage fuer Lage aufzubauen und Blind- sowie Buried-Microvia-Verbindungen fuer extrem dichte Verdrahtung zu schaffen.
Ein Sequential-Lamination-Zyklus fuegt auf jeder Seite des Kerns eine Build-up-Lage hinzu. Lasergebohrte Blind-Microvias verbinden die Build-up-Lage mit der ersten Innenlage. Dies ist die haeufigste und kosteneffizienteste HDI-Struktur - geeignet fuer Smartphones, kompaktes IoT und BGA-Fan-out mittlerer Dichte. Typischer Via-Durchmesser: 75 - 100 um.
Zwei sequentielle Presszyklen pro Seite. Microvias koennen gestapelt (via-on-via) oder versetzt ausgefuehrt werden. Gestapelte Microvias erfordern kupfergefuellte Via-Prozesse (VIPPO). Diese Struktur bewaeltigt 0,4-mm-Pitch-BGAs und bietet zusaetzliche Routing-Kanaele fuer ICs mit hoher Pinzahl. Zwei Presszyklen verdoppeln die Kosten gegenueber 1+N+1 in etwa.
Drei Build-up-Lagen pro Seite fuer maximale Routing-Dichte auf einer kernbasierten Konstruktion. Ermoeglicht 0,3-mm-Pitch und darunter. Jeder zusaetzliche Presszyklus erhoeht Kosten und Lieferzeit deutlich, liefert aber unerreichte Interconnect-Dichte fuer fortschrittliche Mobile-Prozessoren und Chiplet-Packaging-Substrate.
Alle Lagen sind Build-up-Lagen - kein konventioneller Kern. Jede Lage ist ueber gestapelte, kupfergefuellte Microvias mit jeder anderen Lage verbindbar; eingesetzt werden ABF (Ajinomoto Build-up Film) oder ultraduennes RCC. Dies ist die fortschrittlichste HDI-Architektur, genutzt fuer die dichtesten Halbleiter-Package-Substrate und SoC-Boards der naechsten Generation.
Flex & Rigid-Flex
Flex-PCB-Stack-ups ersetzen FR-4-Glasepoxid als Basisdielektrikum durch Polyimidfolie (PI, Dk ca. 3,2 - 3,5). Einlagige und zweilagige Flex-Aufbauten verwenden klebstofflose Polyimid-Kupfer-Laminate fuer moeglichst geringe Dicke. Mehrlagige Flex-Leiterplatten (3 - 8 Lagen) verbinden mehrere PI-Kerne mit Klebstoff- oder Acryl-Bonding-Filmen. Coverlay-Folie ersetzt die Lötstoppmaske, um die Flexibilitaet zu erhalten. Impedanzkontrolle auf Flex-Leiterplatten erfordert eine Anpassung der Leiterbahnbreite an den niedrigeren Dk-Wert von Polyimid.
Starrflex-Stack-ups kombinieren starre FR-4-Multilayer-Bereiche mit flexiblen Polyimid-Bereichen in einer integrierten Leiterplatte. Die Konstruktion nutzt "Bookbinder"- oder "Looseleaf"-Methoden, bei denen die Flex-Lagen kontinuierlich durch die starren Zonen laufen, waehrend rein starre Lagen nur in den starren Bereichen ober- und unterhalb laminiert werden. No-Flow- oder Low-Flow-Prepregs in den Uebergangszonen verhindern, dass Harz in den Flexbereich ausblutet und ihn versprödet. Wir entwickeln gehashte Masseflaechen auf Flex-Lagen, um kontrollierte Impedanz zu erhalten, ohne die Biegeradius-Performance zu opfern.
Thermik und Leistung
Aluminium-MCPCB-Stack-ups verbinden eine Kupferschaltungslage ueber eine thermisch leitfaehige Dielektrikschicht mit einer Aluminium-Basisplatte. Die Standard-Waermeleitfaehigkeit liegt bei 1 - 3 W/mK fuer allgemeine LED-Anwendungen, waehrend hochwertige keramikgefuellte Dielektrika fuer Hochleistungs-RF-Verstaerker und IGBT-Module 5 - 10 W/mK erreichen. MCPCBs auf Kupferbasis bieten die 2- bis 4-fache thermische Leistung von Aluminium und werden in den anspruchsvollsten thermischen Anwendungen wie Laser-Dioden und EV-Leistungsstufen eingesetzt.
Heavy-Copper-Stack-ups (3 oz - 20 oz) fuehren hohe Stroeme innerhalb einer Multilayer-Leiterplatte. Die wichtigste Fertigungsherausforderung ist die Harzfuellung - dicke Kupferlagen mit sparsem Routing erzeugen tiefe geaetzte Spalte, die waehrend der Laminierung vollstaendig mit geschmolzenem Prepreg-Harz gefuellt werden muessen. Wir berechnen den Kupfer-Retention-Anteil jeder Lage und waehlen harzreiche Prepregs (Stile 106, 1080), um Voids und Delamination zu verhindern. Gemischte Kupfergewichte, etwa 2 oz auf Signallagen und 10 oz auf Power-Lagen, werden innerhalb eines Stack-ups unterstuetzt und ermoeglichen die Kombination aus Leistungs- und Steuerkreisen auf einer Leiterplatte.
RF und gemischte Dielektrika
RF-Hybrid-Stack-ups platzieren hochfrequente PTFE- oder keramikgefuellte Laminate (Rogers RO4350B, RO4835, RO3003, RT/duroid 5880, Taconic RF-35, TLY, Arlon AD255, Isola Astra MT77) auf den RF-Signallagen und nutzen zugleich kosteneffizientes FR-4 fuer innere Struktur-, Power- und Digitallagen. Dieser Ansatz liefert die RF-Performance einer Voll-PTFE-Leiterplatte zu einem Bruchteil der Kosten.
Die wichtigste Engineering-Herausforderung ist der CTE-Mismatch - PTFE-Materialien dehnen sich waehrend Laminationshitze und SMT-Reflow mit anderen Raten als FR-4 aus. Wir beherrschen dies durch die Auswahl kompatibler Low-Flow-Bondply-Materialien, symmetrische Konstruktionen zum Ausgleich mechanischer Spannungen und Thermocycling-Validierung bei First Articles. Fuer Hochfrequenz-PCBs bei 77-GHz-Automotive-Radar oder 5G-mmWave spezifizieren wir zusaetzlich HVLP-Kupferfolie und verwenden frequenzabhaengige Dk-Daten in der Impedanzsimulation, um Genauigkeit im tatsaechlichen Arbeitsband sicherzustellen.
Fertigungskapazitaet
Unsere Laminationsanlagen und Prozesskontrollen unterstuetzen die gesamte Bandbreite komplexer PCB-Stack-ups.
| Parameter | Standard | Erweitert | Hinweise |
|---|---|---|---|
| Maximale Lagenzahl | 16 Lagen | 64 Lagen | 64-Lagen-Backplanes erfordern Ultra-Low-Loss-Materialien und mehrere Presszyklen |
| Leiterplattendickenbereich | 0,4 - 3,2 mm | 0,20 - 8,0 mm | 0,20 mm fuer ultraduenne Aufbauten, 8,0 mm fuer dicke Backplanes |
| Minimale Core-Dicke | 0,1 mm (4 mil) | 0,05 mm (2 mil) | 2-mil-Cores fuer HDI- und Mobile-Anwendungen |
| Minimale Prepreg-Dicke | 0,075 mm (3 mil) | 0,05 mm (2 mil) | Duenne Prepregs sind fuer enge Dielektrik-Kontrolle in High-Speed-Designs erforderlich |
| Sequential-Lamination-Zyklen | 1 Zyklus (1+N+1) | Bis zu 3 SBU (sequential build-up) | Gestapelte und versetzte Microvias werden unterstuetzt, jeder Zyklus verlaengert die Lieferzeit um ca. 3 - 5 Tage |
| Maximales Kupfergewicht | 2 oz (70 um) | Bis zu 20 oz (700 um) | Gemischte Gewichte innerhalb eines einzelnen Stack-ups moeglich, Innen- und Aussenlagen bis 20 oz |
| Min Trace / Space | 3 / 3 mil | 2 / 2 mil | Innen- und Aussenlagen, LDI-Belichtung bei 2/2 mil |
| MCPCB-Basisdicke | 1,0 - 1,6 mm Al | Bis zu 3,2 mm Al / 3,0 mm Cu | Kupferbasis verfuegbar fuer hoechste thermische Anforderungen |
| Flex-Biegeradius | 10x Materialdicke | 6x Materialdicke | Dynamische Flex-Anwendungen mit wiederholtem Biegen erfordern groessere Radien; klebstofflose Konstruktion bevorzugt |
| Starrflex-Uebergangszonen | Standard Taper | Kontrollierte Impedanz durch den Uebergang | No-Flow-Prepreg verhindert Harzausbluten; gehashte Masse erhaelt Z0 auf der Flex-Zone |
| Dickentoleranz | ± 10% (bei >= 1,0 mm Board) | ± 0,10 mm (bei < 1,0 mm Board) | Nach APTPCB-Standard; engere Toleranz auf Anfrage fuer Steckverbinder und Card-Edge-Anwendungen |
Laden Sie Ihren Schaltplan oder Ihre Constraint-Liste hoch - unser CAM-Team erstellt innerhalb eines Werktags ein optimiertes Stack-up mit Materialempfehlung, Lagendiagramm und DFM-Review.
Jede starre Multilayer-PCB besteht aus zwei grundlegenden Elementen: Cores und Prepregs. Ein Core ist ein vollstaendig ausgehaertetes Laminat mit auf beiden Seiten aufgebundener Kupferfolie - mechanisch steif und dimensionsstabil. Ein Prepreg (vorimprägniertes Gewebe) ist gewebtes Glasfasergewebe, das mit nicht ausgehärtetem oder halb ausgehärtetem Harz (B-Stage) beschichtet ist - weich und klebrig. Waehren des Laminations-Presszyklus schmelzen Hitze und Druck das Prepreg-Harz, das in die geaetzten Spalte benachbarter Kupferlagen fliesst und dann dauerhaft aushaertet, um das Stack-up zu einer massiven monolithischen Struktur zu verbinden.
Die Wahl des Glasgewebestyps beeinflusst die Dielektrikdicke und den Harzanteil direkt. Uebliche Prepreg-Stile sind 106 (duenn, hoher Harzanteil), 1080 (duenn, mittlerer Harzanteil), 2116 (Standard, mittlere Dicke), 7628 (dick, niedriger Harzanteil) sowie Spread-Glass-Varianten 1035, 1067 und 1078 fuer eine verbesserte Dk-Gleichmaessigkeit in High-Speed-Anwendungen. Unser CAM-Team waehlt die konkrete Kombination aus Core-Dicken und Prepreg-Stilen, um Ihre geforderte Gesamtdicke, Dielektrik-Abstaende und das benoetigte Harzfuellvolumen zu erreichen.
APTPCB unterstuetzt alle gaengigen starren und flexiblen Laminate am Markt gemaess Ihrer BOM - und kann jedes kommerziell verfuegbare Material beschaffen, das zu Ihren Designanforderungen passt. Wir pflegen Pressrezepte und Beschaffungsbeziehungen zu den weltweit wichtigsten Laminatfamilien. Standard-FR-4-Qualitaeten (wie Shengyi S1000-2, ITEQ IT-180A, Nan Ya NPG-170/180, Ventec VT-47, Kingboard KB-6167 und Aequivalente) decken den Grossteil industrieller und Consumer-Anwendungen mit Tg von 130 C bis ueber 180 C ab. Mid-Loss-Materialien (wie Isola 370HR, Shengyi S1000-2ME, ITEQ IT-958G und Aequivalente) schliessen die Luecke fuer 5- bis 10-Gbit/s-Designs. Low-Loss- und Ultra-Low-Loss-Qualitaeten (Megtron 4/6/7, I-Tera MT40, I-Speed, ITEQ IT-968/988G, Nelco N7000-2 HT, Tachyon 100G und Aequivalente) bedienen die anspruchsvollsten Data-Center- und HPC-Anwendungen.
Fuer RF- und Mikrowellen-Stack-ups verarbeiten wir das gesamte Spektrum an PTFE- und keramikgefuellten Laminaten: Rogers RO4350B, RO4835, RO3003, RT/duroid 5880, Taconic RF-35, TLY, TLX, Arlon AD255, DiClad 880, Isola Astra MT77, Teflon-PTFE und Aequivalente. Flex- und Starrflex-Stack-ups verwenden Polyimidfolien von DuPont (Pyralux AP, LF, HT), Panasonic (Felios R-F775), Shengyi (SF305C), Taiflex, Doosan und anderen qualifizierten Lieferanten. Metallkernsubstrate umfassen Bergquist, Ventec VT-4B, Totking, Shengyi SA, Laird, Henkel und Aequivalente. Falls Ihr Design ein hier nicht aufgefuehrtes Material vorsieht, wenden Sie sich an unser CAM-Team - wir koennen praktisch jedes kommerzielle Laminat, Prepreg oder Bonding-Film bewerten und beschaffen, um Ihre exakten Anforderungen zu erfuellen.
Die wichtigste Regel im Multilayer-Stack-up-Design ist die Symmetrie zur Mittellinie der Leiterplatte. Kupfergewichte, Dielektrikdicken und Materialtypen muessen auf gegenueberliegenden Seiten zueinander passen. Ein asymmetrisches Stack-up wird sich waehrend des SMT-Reflows verziehen, weil sich beide Haelften mit unterschiedlichen Raten ausdehnen und wieder zusammenziehen. Falls Ihr Design von Natur aus asymmetrisch sein muss, etwa wegen zusaetzlicher Signallagen auf einer Seite, sprechen Sie mit unserem CAM-Team - wir koennen Ausgleichsstrategien wie Dummy-Kupferfuellungen oder angepasste Prepreg-Stile empfehlen.
Eine ungleichmaessige Kupferverteilung zwischen benachbarten Lagen erzeugt Harzfluss-Ungleichgewichte waehrend der Laminierung. Lagen mit dichtem Routing verbrauchen mehr Harz, um geaetzte Spalte zu fuellen, waehrend Lagen mit grossflaechigen Kupferflaechen weniger Harz benoetigen. Das ist besonders kritisch bei Heavy-Copper-Aufbauten (3 - 20 oz), bei denen tiefe geaetzte Kanaele harzreiche Prepregs erfordern. Wir analysieren den Kupfer-Retention-Anteil jeder Lage und waehlen den Harzanteil des Prepregs entsprechend. Zusaetzliches Kupfer-Fill in sparsem Bereich hilft ebenfalls, die Kupferverteilung zu harmonisieren und lokale Harzunterversorgung zu vermeiden, die zu Voids und CAF-Ausfaellen (Conductive Anodic Filament) fuehrt.
Jede High-Speed-Signallage sollte direkt an eine ununterbrochene Referenzflaeche fuer Masse oder Versorgung angrenzen. Diese Paarung sichert eine konsistente Impedanzkontrolle und stellt einen Rueckstrompfad mit niedriger Induktivitaet bereit. Zwei benachbarte Signallagen ohne dazwischenliegende Referenzebene sollten vermieden werden - das fuehrt zu starkem Crosstalk und macht Impedanzkontrolle unmoeglich. Ein typisches 8-lagiges High-Speed-Stack-up folgt dem Muster: Signal - Ground - Signal - Power - Power - Signal - Ground - Signal.
Applications
20- bis 64-lagige Ultra-Low-Loss-Stack-ups fuer 100G/400G-Ethernet. Megtron 6/7 mit Spread Glass, rueckgebohrten Stubs und enger, TDR-verifizierter Impedanzkontrolle auf 56G-/112G-PAM4-Lanes.
Hybride Rogers-/FR-4-Stack-ups fuer 77-GHz-Radar, Heavy-Copper-Multilayer fuer BMS, Aluminium-MCPCB fuer LED-Scheinwerfer - alles abgestimmt auf AEC-Q100-Anforderungen fuer Thermocycling.
Starrflex-Bookbinder-Stack-ups fuer 3D-Avionik-Gehaeuse. Polyimid- und hybride PTFE-Konstruktionen mit Mikrosektion-Validierung gemaess MIL-PRF-31032 und IPC-6012DS Class 3/A.
Ultraduenne Flex-Stack-ups fuer implantierbare Sensoren, HDI Any-Layer fuer portable Ultraschallgeraete und Starrflex fuer Endoskop-Kameras. ISO-13485-Rueckverfolgbarkeit fuer jede Layer-Konfiguration.
Heavy Copper (3 - 20 oz)-Stack-ups mit gemischten Kupfergewichten fuer kombinierte Leistungs- und Steuerkreise. Thermomanagement durch eingebettete Kupfer-Coins und Metallkernsubstrate.
HDI-Stack-ups 2+N+2 und Any-Layer mit VIPPO-Microvias fuer extrem dichte SoC-Breakouts. Duenne Board-Profile (0,4 - 0,8 mm) mit impedanzkontrollierten MIPI- und USB-Lanes.
FAQ
Interaktives Tool
Waehlen Sie Ihren Stack-up-Typ, um typische Konstruktionsmethode, Kostentreiber und technische Aspekte anzuzeigen.
Globale Engineering-Reichweite
Hardware-Teams aus Telekommunikation, Automotive, Aerospace und Data Center verlassen sich bei komplexem Multilayer-Stack-up-Engineering mit DFM-Review am selben Tag und globaler Logistik auf APTPCB.
Rechenzentrumsarchitekten im Silicon Valley, Verteidigungsauftragnehmer an der Ostkueste und Automobilzulieferer der ersten Ebene in Detroit beziehen unsere High-Layer-Count-Backplanes und hybriden RF-Stack-ups fuer Plattformen der naechsten Generation.
Automotive-Radar-Entwickler in Stuttgart, 5G-Infrastruktur-Teams in Stockholm und Medizintechnik-Unternehmen in Grossbritannien verlassen sich auf unsere Kompetenz bei Starrflex- und hybriden PTFE-Stack-ups.
Innovatoren im Bereich Unterhaltungselektronik und Server-OEMs in der APAC-Region nutzen unsere HDI-Any-Layer- und High-Speed-Stack-up-Kompetenz fuer kompakte Mobilgeraete und Hyperscale-Server-Boards.
Radarprogramme fuer die Luft- und Raumfahrt sowie Entwickler von Satellitenkommunikation in der Region beziehen unsere Hybrid-Stack-ups aus mehreren Materialien mit Querschliff-Validierung und Dokumentation nach Militaerspezifikation.
Teilen Sie uns Lagenzahl, Materialpraeferenz und Design-Constraints mit. Unser CAM-Team liefert Ihnen innerhalb eines Werktags ein detailliertes Stack-up-Diagramm, eine Materialempfehlung und ein DFM-Review.
