Signal-Integrity-Engineering
Eine impedanzkontrollierte Leiterplatte wird so spezifiziert und gefertigt, dass definierte Übertragungsleitungen ein vereinbartes Impedanzziel innerhalb der freigegebenen Toleranz erreichen. APTPCB stimmt Stack-up, Materialdaten, fertige Kupferdicke, Leiterzuggeometrie, CAM-Änderungsrechte sowie Coupon- und TDR-Nachweise vor der Fertigungsfreigabe ab.
Kernkompetenz
APTPCB fertigt impedanzkontrollierte Leiterplatten auf Basis eines freigegebenen Lagenaufbaus. Vor der Produktion werden Impedanzziel und Toleranz je Lage, Strukturtyp, Bezugsebene, fertige Kupferdicke, Materialsystem, Lötstoppmaskenbedingung und zulässige Änderungen an Leiterzugbreite oder Paarabstand eindeutig zugeordnet. Die machbare Toleranz und der Nachweisumfang werden erst nach dieser Prüfung bestätigt.
Das Feldlöser-Modell übersetzt die Designabsicht in eine herstellbare Geometrie. CAM-Korrekturen werden nicht stillschweigend als allgemeine Werkstoleranz behandelt: Kontrollierte Netze, erlaubte Trace/Space-Anpassungen und gesperrte Maße gehören in die Freigabe. Wenn die Bestellung eine gemessene Abnahme verlangt, werden repräsentative Coupons, TDR-Grenzwerte, Stichprobe und Berichtspflicht im Prüfplan definiert.
RFQ & Freigabegate
Nutzen Sie diese Checkliste beim Senden von Gerber, ODB++, IPC-2581 oder Fertigungszeichnungen. Sie trennt Designabsicht von den Werten, die APTPCB in der Fertigung anpassen darf.
| Eingabe des Designteams | Warum es wichtig ist | APTPCB-Fertigungsmaßnahme | Freigabenachweis |
|---|---|---|---|
| Impedanztabelle in der Fertigungszeichnung | Verhindert Verwechslungen zwischen controlled dielectric und controlled impedance Builds. | Jedes Ziel vor CAM-Freigabe Lage, Struktur, Bezugsebene, Toleranz und Trace/Space-Absicht zuordnen. | DFM-Hinweise, abgestimmte Impedanztabelle und freigegebene Trace/Space-Änderungen. |
| Stack-up, Material und Kupfergewicht | Dk, Dielektrikumshöhe, Harzgehalt und Kupferdicke bestimmen die finale Impedanz stärker als die nominale Leiterzugbreite allein. | Feldlösermodell mit vereinbarten Laminatdaten, Press-out-Annahmen, fertiger Kupferdicke und herstellbarer Geometrie erstellen. | Stack-up-Modell, berechnete Leiterzuggeometrie und Materialbestätigung. |
| Kontrollierte Net-Klasse pro Lage | USB, PCIe, Ethernet, RF und DDR können je Lage unterschiedliche Ziele und Toleranzen benötigen. | Single-ended, differentiell, Microstrip, Stripline und CPWG getrennt behandeln statt eine globale Regel anzuwenden. | Lagenbezogener Impedanzplan und Coupon-Map. |
| Freigabe von Fertigungsanpassungen | Kleine Breiten- oder Gap-Korrekturen können nötig sein, weil Ätzen und Lamination den realen Querschnitt verschieben. | CAM-korrigierte Leiterzugbreiten/Gaps vor Produktion zur Freigabe zurückmelden, wenn kontrollierte Nets betroffen sind. | Kundenfreigabe und gesperrte Produktions-CAM-Daten. |
| TDR-Coupon- und Berichtspflicht | Fertige Boards sind schwer direkt messbar; Coupons müssen deshalb die kontrollierten Strukturen desselben Panels spiegeln. | Repräsentative Strukturen, Coupon-Lage, Stichprobe, Grenzwerte und Messmethode im Prüfplan festlegen. | Coupon-Zuordnung und TDR-Bericht, sofern im Auftrag vereinbart. |
| High-Reliability-Nachweis | Regulierte oder hochzuverlässige Programme können zusätzliche Nachweise über den TDR-Coupon hinaus verlangen. | Je nach Kundenspezifikation Schliffbild, Dielektrikumsdickenprüfung, Kupferprofil-Review oder zusätzliche Coupon-Regeln ergänzen. | Vereinbarte Prüfaufzeichnungen und dokumentierte Abweichungsfreigabe. |
Controlled Dielectric definiert Material- und Dielektrikumsparameter. Controlled Impedance ergänzt Zielwert, Toleranz, repräsentative Coupon-Struktur und einen vereinbarten Mess- und Freigabeplan.
Impedanzstrukturen
Die passende Struktur hängt von Signallage, Bezugsebenen, verfügbarem Platz, Frequenzbereich und Herstellbarkeit ab. APTPCB prüft die folgenden gängigen Geometrien projektbezogen.
| Strukturtyp | Beschreibung | Typische Zielwerte | Häufige Protokolle |
|---|---|---|---|
| Unsymmetrische Mikrostreifenleitung | Eine Signalleiterbahn auf der Außenlage mit Bezug auf eine direkt darunterliegende Massefläche. Die einfachste und häufigste Impedanzstruktur. | 50Ω, 75Ω | Allgemeine I/O, Taktsignale, RF-Feeds, Koax-zu-PCB-Übergänge |
| Unsymmetrische Stripline | Eine Signalleiterbahn auf einer Innenlage zwischen zwei Bezugsebenen. Bietet bessere Abschirmung und geringere EMI als eine Mikrostreifenleitung. | 50Ω, 60Ω | Empfindliche Analogsignale, Innentaktleitungen, impedanzkontrollierte Busse |
| Seitlich gekoppelte differentielle Mikrostreifenleitung | Zwei parallele Leiterbahnen auf einer Außenlage, eng seitlich gekoppelt. Die Kopplung reduziert Crosstalk und verbessert die Gleichtaktunterdrückung. | 90Ω, 100Ω | USB 2.0/3.x, HDMI, DisplayPort, LVDS, MIPI |
| Seitlich gekoppelte differentielle Stripline | Zwei parallele Leiterbahnen zwischen Bezugsebenen. Bietet die gleichmäßigste Impedanz und die beste EMI-Performance für Hochgeschwindigkeits-Differenzialpaare. | 85Ω, 90Ω, 100Ω | PCIe Gen3/4/5/6, 10G/25G/100G Ethernet, DDR4/DDR5 |
| Vertikal gekoppelte differentielle Stripline | Zwei vertikal übereinander angeordnete Leiterbahnen auf benachbarten Lagen mit gemeinsamen Bezugsebenen. Spart Routing-Fläche, wenn horizontale Kopplung nicht möglich ist. | 90Ω, 100Ω | Dichte BGA-Ausfächerungen, Backplanes mit hoher Kanalzahl |
| Koplanarer Wellenleiter (CPWG) | Signalleiterbahn mit coplanarer Masse auf derselben Lage und zusätzlicher Massefläche darunter. Wird in RF- und mmWave-Designs für präzise Impedanzkontrolle bei hohen Frequenzen eingesetzt. | 50Ω | 5G-mmWave, Automotive-Radar (77 GHz), WLAN, GPS-Frontends |
| Koplanare Stripline | Koplanarer Wellenleiter zwischen zwei Bezugsebenen eingebettet. Kombiniert coplanare Abschirmung mit Stripline-Isolation für höchste RF-Isolation in Hochfrequenz-PCB-Designs. | 50Ω | Phased-Array-Radar, Satellitentransponder, Test & Measurement |
Für Offset-Stripline, vertikal gekoppelte Paare oder andere Sondergeometrien senden Sie den Querschnitt und die Zielimpedanz mit Ihrer <a href="/de/quote">RFQ</a>. Die Fertigbarkeit wird anhand des konkreten Stack-ups bestätigt.
Designreferenz
Die Tabelle ist eine RFQ-Orientierung, keine Ersatzspezifikation. Übernehmen Sie Zielwert und Toleranz aus der aktuellen Interface-, PHY- oder Systemvorgabe und ordnen Sie sie einer konkreten Lage und Geometrie zu.
| Interface / Protokoll | Impedanztyp | Üblicher Designwert | Im RFQ festlegen | Fertigungsrelevanter Hinweis |
|---|---|---|---|---|
| USB 2.0 | Differenziell | 90Ω | Toleranz nach Produktspezifikation | Paar, Bezugsebene und Maskenbedingung eindeutig kennzeichnen. |
| USB 3.x / USB4 | Differenziell | Je nach Generation 85Ω oder 90Ω | Aktuelle USB-Spezifikation und Connector-Budget | Generation nicht aus dem Steckertyp ableiten; Zielwert ausdrücklich nennen. |
| PCI Express | Differenziell | 85Ω als verbreiteter Designwert | Generation, Kanalbudget und zulässige Toleranz | Via-Stubs, Connector-Launches und Referenzwechsel separat bewerten. |
| HDMI | Differenziell | 100Ω | Version und Systemtoleranz | Steckverbinder, ESD-Bauteile und Layer-Wechsel beeinflussen den Gesamtkanal. |
| Ethernet über Twisted Pair / Backplane | Differenziell | 100Ω als verbreiteter Kanalwert | PHY-, Magnetics- und Backplane-Spezifikation | Die Leiterplattenvorgabe muss zur konkreten PHY-Topologie passen. |
| DDR4 / DDR5 | Unsymmetrisch und differentiell | Vom Controller- und Speicheranbieter vorgegeben | Netzklasse, Zielwert und Terminierungsstrategie | Nicht einen globalen Wert für Daten, Takt, Adresse und Command verwenden. |
| LVDS / MIPI | Differenziell | Nach Baustein- und Interface-Spezifikation | Zielwert, Toleranz und Lagenzuordnung | Kurze Verbindungen bleiben dennoch von Rückstrompfad und Übergängen abhängig. |
| RF- und Koax-Übergänge | Unsymmetrisch / CPWG | 50Ω ist verbreitet | Frequenzband, Laminat, Launch und Referenzgeometrie | Der Koax-Launch und die Via-Fence gehören zur elektromagnetischen Struktur. |
Impedanz-Engineering
Impedanz ist keine Einzelvariable, sondern das Ergebnis mehrerer physikalischer Parameter, die in der Fertigung gleichzeitig beherrscht werden müssen.
Breitere Leiterzüge senken bei unverändertem Querschnitt typischerweise die Impedanz. Der gefertigte Kupferquerschnitt ist jedoch trapezförmig und hängt von Startkupfer, Galvanik und Ätzprozess ab. Deshalb muss das Modell mit fertiger Kupferdicke und herstellbarer Ober-/Unterbreite rechnen; eine CAM-Korrektur braucht die vereinbarte Freigabe.
Abstand zur Bezugsebene und effektive Dielektrizitätskonstante bestimmen die Impedanz wesentlich. Datenblatt-Dk, Design-Dk und Messwert sind nicht automatisch austauschbar; Testmethode, Frequenz, Harzanteil und Glasgewebe müssen zur Feldlöser-Eingabe passen. Materialalternativen dürfen deshalb nicht nur nach einem Katalogwert freigegeben werden.
Bei Differenzialpaaren wirken Leiterzugbreite, Paarabstand, Abstand zur Bezugsebene und Umgebung gemeinsam. Der Gap darf nicht isoliert optimiert werden. Die freigegebene Produktionsgeometrie muss klarstellen, ob Breite, Abstand oder beide Werte durch CAM angepasst werden dürfen.
Glasbündel und Harzbereiche besitzen unterschiedliche elektrische Eigenschaften. Bei schnellen Differenzialpaaren kann die lokale Gewebeorientierung den Intra-Pair-Skew beeinflussen. Spread-Glass-Material, geeignete Routing-Winkel oder eine bewusst gewählte Lagenzuordnung werden anhand des Kanalbudgets bewertet.
Lötstoppmaske verändert das elektromagnetische Feld einer Microstrip-Struktur. Ob die Leiterbahn bedeckt oder freigestellt ist, muss im Modell und in den Fertigungsdaten übereinstimmen. Das Oberflächenfinish und die zugrunde liegende Kupferfolie werden bei verlustkritischen Kanälen ebenfalls berücksichtigt.
Dk und Df hängen von Frequenz, Temperatur und Messmethode ab. Für breitbandige oder verlustkritische Anwendungen reicht ein einzelner allgemeiner Datenblattwert nicht aus. Das RFQ sollte Betriebsband, Materialrevision und akzeptierte Datenquelle nennen.
Geschlossener Regelkreis
Vor der Fertigung wird ein Querschnittsmodell aus freigegebenem Stack-up, Dielektrikumsdicke, geeigneten Dk-Daten, fertiger Kupferdicke, Lötstoppmaskenbedingung und Leiterzuggeometrie erstellt. Das Ergebnis ist eine Produktionsgeometrie, keine Garantie aus einem nominalen Layoutwert.
Ein TDR-Coupon muss die abzunehmende Struktur repräsentieren: gleiche Signallage, geeignete Bezugsebene, vergleichbarer dielektrischer Aufbau und freigegebene Trace/Space-Geometrie. Welche Coupons gemessen werden, wie viele Messungen erforderlich sind und welche Grenzwerte gelten, wird im Prüfplan festgelegt.
Wenn zusätzliche Nachweise erforderlich sind, können Dielektrikumsdicke oder Kupferquerschnitt durch vereinbarte Schliffbildprüfung bewertet werden. TDR-Ergebnis, Schliffbild und Systemfunktion beantworten unterschiedliche Fragen; die endgültige Kanal- und Produktvalidierung bleibt Aufgabe des Systemverantwortlichen.
Projektfreigabe
Feste Marketingwerte ersetzen keine Stack-up-Prüfung. Die folgende Tabelle zeigt, welche Angaben APTPCB für ein belastbares Angebot und eine messbare Abnahme benötigt.
| Parameter | RFQ-Eingabe | APTPCB-Bestätigung | Freigabenachweis |
|---|---|---|---|
| Impedanzziel und Toleranz | Zielwert je Lage, Struktur und Netzklasse | Machbare Toleranz nach Stack-up- und Geometrieprüfung | Abgestimmte Impedanztabelle |
| Unterstützte Strukturen | Microstrip, Stripline, differentiell, CPWG oder Sonderquerschnitt | Herstellbare Breite, Abstand, Referenzebene und Coupon-Abbildung | Freigegebener Querschnitt |
| Leiterzugbreite und Paarabstand | Gezeichnete Werte und erlaubte CAM-Änderungen | Produktionswerte passend zu Kupfer und Ätzprozess | Dokumentierte Kundenfreigabe |
| Material und Dk-Daten | Materialname, Revision oder freigegebene Alternative | Verfügbarkeit und geeignete Modellierungsdaten | Materialbestätigung im Stack-up |
| Coupon- und TDR-Plan | Repräsentative Strukturen, Stichprobe, Grenzwerte und Berichtspflicht | Coupon-Platzierung und Messumfang nach Bestellung | Coupon-Map und TDR-Aufzeichnung, sofern vereinbart |
| Zusätzliche Nachweise | Schliffbild, Dickenprüfung oder besondere Rückverfolgbarkeit | Machbarkeit und Umfang nach Kundenspezifikation | Vereinbarter Prüfplan und Abweichungsprozess |
Laden Sie Gerber oder ODB++, Stack-up, Impedanztabelle und Änderungsregeln hoch. Sie erhalten eine projektbezogene Machbarkeits- und Angebotsprüfung.
Materialkennwerte
Dk und Df sind nur zusammen mit Frequenz, Messmethode, Materialrevision und Stack-up-Geometrie aussagekräftig. Diese Entscheidungstabelle verhindert den häufigen Fehler, Materialien nur über einen einzelnen Katalogwert zu vergleichen.
| Materialklasse | Typischer Einsatz | Für die Modellierung erforderlich | Beschaffungsentscheidung | RFQ-Hinweis |
|---|---|---|---|---|
| Standard FR-4 | Allgemeine Digital- und Industrielektronik | Konkretes Harzsystem, Prepreg, Press-out-Dicke und geeigneter Dk-Wert | Marke oder freigegebene gleichwertige Alternative festlegen | Nicht nur FR-4 schreiben, wenn der Kanal materialkritisch ist. |
| Verlustarmes FR-4 | Schnelle serielle Kanäle und längere Leiterwege | Dk/Df über relevantes Frequenzband, Glasgewebe und Kupferfolie | Alternative nur nach Signal-Integrity- und Verfügbarkeitsprüfung | Materialfamilie und zulässige Ersatztypen in der BOM nennen. |
| Ultra-Low-Loss-Digital | Backplanes, Server und sehr verlustkritische SerDes-Kanäle | Insertion-Loss-Budget, Rauheitsmodell und Materialdaten | Kosten, Verfügbarkeit und Pressaufbau gemeinsam bewerten | Impedanzziel allein entscheidet nicht über die Materialklasse. |
| RF- / Mikrowellenlaminat | Antennen, Filter, Radar und Koax-Launches | Design-Dk, Frequenzband, Kupferfolie und CPWG-/Microstrip-Geometrie | Exakten Typ oder technisch freigegebene Alternative angeben | Siehe RF-Laminate; Hybride brauchen eine eigene Stack-up-Freigabe. |
| Polyimid (Flex) | Flex- und Starrflex-Leiterplatten | Polyimid, Kleber oder adhesiveless Aufbau, Coverlay und Flexdicke | Biegezone, Kupferart und Materialsystem zusammen freigeben | Starre und flexible Bereiche als getrennte Querschnitte modellieren. |
APTPCB bestätigt Materialverfügbarkeit und Modellierungsgrundlage projektbezogen. Datenblattwerte unterschiedlicher Prüfmethoden dürfen nicht ohne technische Bewertung miteinander verglichen werden.
Anwendungen
Bei schnellen Switch-, Backplane- und Serverkanälen werden Impedanz, Einfügungsdämpfung, Kupferrauheit und Via-Stubs gemeinsam gegen das Kanalbudget bewertet.
Radar-, Kamera- und Datenverbindungen können unterschiedliche Querschnitte und Materialien benötigen. Zielimpedanz, Frequenzband, Temperaturbereich und Systemvalidierung müssen deshalb getrennt spezifiziert werden.
Programme mit besonderer Rückverfolgbarkeit benötigen einen kundenspezifischen Prüfplan. Coupon-Zuordnung, TDR-Bericht, Schliffbild und Abweichungsfreigabe werden nur dann als Lieferumfang zugesagt, wenn sie im Auftrag definiert sind.
Bildgebung und Datenerfassung profitieren von klar definierten Signalpfaden und Rückstromebenen. Die Leiterplattenprüfung unterstützt die Hardwarefreigabe, ersetzt aber keine elektrische oder regulatorische Validierung des Medizinprodukts.
Hybride RF-/Digital-Stack-ups verbinden unterschiedliche Materialsysteme und Geometrien. Jede Signallage erhält ein eigenes Modell; Impedanz- und Verlustanforderungen werden über das relevante Betriebsband festgelegt.
Kompakte HDI-Leiterplatten begrenzen Breite, Abstand und Referenzabstand. BGA-Fan-out, Microvia-Übergänge und verfügbare Dielektrika müssen daher früh mit dem Stack-up abgestimmt werden.
Design-Best-Practices
Impedanzkontrolle beginnt mit einer eindeutigen Designabsicht. Definieren Sie je Signalklasse Lage, Strukturtyp, Zielwert, Toleranz, Bezugsebene, gezeichnete Breite und Paarabstand. Kennzeichnen Sie zusätzlich, welche Geometrien APTPCB verändern darf und welche Maße gesperrt sind.
Halten Sie Breite, Paarabstand und Bezugsebene über den kontrollierten Abschnitt konsistent. Engstellen im BGA-Fan-out, Testpads, Schutzbauteile und Connector-Launches sind Diskontinuitäten und müssen im Kanalbudget berücksichtigt werden; pauschale Längen- oder Abstandsregeln ersetzen keine Systemanalyse.
Ein kontrollierter Leiterzug braucht einen definierten Rückstrompfad. Vermeiden Sie Splits und Schlitze in der Referenzebene unter dem Signal. Bei einem Wechsel der Bezugsebene muss der Rückstromübergang passend zur Signalfrequenz und Stack-up-Topologie vorgesehen und im Layout geprüft werden.
Vias verändern den Querschnitt und können einen Stub erzeugen. Ob Rückbohren, Blind-/Buried-Vias oder eine andere Geometrie nötig ist, hängt von Datenrate, Stub-Länge und Kanalbudget ab. Signal- und Rückstromvias sollten als Übergangsstruktur bewertet werden, nicht als isolierte Bohrdurchmesser.
Die Fertigungszeichnung sollte Lagenummer, Strukturtyp, Zielimpedanz, Toleranz, Bezugslage, Maskenbedingung und Änderungsrechte enthalten. Als fachliche Referenzen dienen IPC-2141A für die Impedanzplanung und IPC-TM-650 2.5.5.7 für die TDR-Prüfmethode. Die kundenspezifische Akzeptanzregel bleibt maßgeblich.
FAQ
Interaktives Tool
Wählen Sie einen Impedanzstrukturtyp aus, um typische Querschnittsgeometrien, zentrale Parameter und Designhinweise anzuzeigen.
Internationale Projektabwicklung
APTPCB bearbeitet internationale Anfragen auf Basis derselben technischen Freigabelogik. Entscheidend sind vollständige Fertigungsdaten, eindeutige Einheiten, Materialfreigaben und ein schriftlich definierter Prüf- und Dokumentationsumfang.
Geben Sie Maßeinheiten, Datenrevision, Impedanzziele und die gewünschte Nachweisdokumentation eindeutig an. Das reduziert Rückfragen bei US- und kanadischen Beschaffungsteams.
Für europäische Projekte sollten Kundenspezifikation, Zeichnungsrevision, anwendbare IPC-Anforderungen und kundenseitige Freigabeverantwortung in Angebot und Bestellung übereinstimmen.
Bei materialkritischen Projekten sollten Hersteller, Materialtyp, zulässige Alternativen und Datenblattrevision vor der Stack-up-Freigabe feststehen.
Export-, Dokumentations- oder Rückverfolgbarkeitsanforderungen müssen vor dem Angebot offengelegt werden. APTPCB bestätigt den übernehmbaren Umfang projektbezogen.
Senden Sie Fertigungsdaten, Stack-up, Impedanztabelle, Materialvorgaben und den gewünschten TDR-/Dokumentationsumfang. APTPCB bestätigt Machbarkeit, offene Freigaben und Angebotsumfang.
