Signal-Integrity-Engineering
Vom USB- und HDMI-Routing auf einem kompakten IoT-Prototyp bis zu 112G-PAM4-Differenzialpaaren auf einem 64-lagigen Rechenzentrums-Schaltgewebe entscheidet präzise Impedanzkontrolle über den Erfolg jedes Hochgeschwindigkeitsdesigns. APTPCB fertigt impedanzkontrollierte Leiterplatten für alle Strukturtypen, darunter unsymmetrische, differentielle und koplanare Wellenleiter-Strukturen, mit Toleranzen bis ±5Ω und 100% TDR-Verifikation auf jedem Produktionspanel vor dem Versand.
Kernkompetenz
Als Hersteller, dem Signal-Integrity-Ingenieure in Nordamerika, Europa und Asien-Pazifik vertrauen, liefert APTPCB produktionsreife Impedanzkontrolle auf jedem Leiterplattentyp, vom Standard-FR-4 mit 4 Lagen bis zu komplexen hybriden 64-Lagen-Aufbauten, die Rogers-RF-Laminate mit verlustarmen Digitalkernen kombinieren. Ob Hardware-Startup an der US-Westküste, das USB4 auf einem kompakten tragbaren Gerät routet, oder Telekom-Infrastrukturteam in Stockholm, das 400G-Ethernet-Schaltgewebe mit ±5Ω Differenzialtoleranz entwickelt: Unsere CAM-Ingenieure stellen sicher, dass Ihre Impedanzziele vom ersten Prototyp bis zur Serienfertigung eingehalten werden.
Unser geschlossener Impedanzprozess deckt den gesamten Arbeitsablauf ab: Wir simulieren jede Impedanzstruktur mit industriestandardisierten 2D-Feldlösern unter Verwendung frequenzabhängiger Dk/Df-Daten des tatsächlichen Laminatcharges, kompensieren Leiterzugbreiten anhand werksspezifischer Ätzfaktoren und Kupferprofile, platzieren dedizierte TDR-Testcoupons auf jedem Produktionspanel und liefern zu jeder Sendung einen gemessenen Impedanzbericht. Wir unterstützen alle marktüblichen Laminatsysteme, von Standard-FR-4 über ultra-verlustarmes Megtron 6/7, Rogers PTFE, Taconic bis zu Polyimid-Flex, und beschaffen auf Wunsch jedes spezifizierte Material gemäß Ihrer Stückliste.
Impedanzstrukturen
Jedes Hochgeschwindigkeitsprotokoll verlangt eine definierte Impedanzstruktur. Wir fertigen alle Standard- und erweiterten Konfigurationen inklusive vollständiger Simulationsunterstützung.
| Strukturtyp | Beschreibung | Typische Zielwerte | Häufige Protokolle |
|---|---|---|---|
| Unsymmetrische Mikrostreifenleitung | Eine Signalleiterbahn auf der Außenlage mit Bezug auf eine direkt darunterliegende Massefläche. Die einfachste und häufigste Impedanzstruktur. | 50Ω, 75Ω | Allgemeine I/O, Taktsignale, RF-Feeds, Koax-zu-PCB-Übergänge |
| Unsymmetrische Stripline | Eine Signalleiterbahn auf einer Innenlage zwischen zwei Bezugsebenen. Bietet bessere Abschirmung und geringere EMI als eine Mikrostreifenleitung. | 50Ω, 60Ω | Empfindliche Analogsignale, Innentaktleitungen, impedanzkontrollierte Busse |
| Seitlich gekoppelte differentielle Mikrostreifenleitung | Zwei parallele Leiterbahnen auf einer Außenlage, eng seitlich gekoppelt. Die Kopplung reduziert Crosstalk und verbessert die Gleichtaktunterdrückung. | 90Ω, 100Ω | USB 2.0/3.x, HDMI, DisplayPort, LVDS, MIPI |
| Seitlich gekoppelte differentielle Stripline | Zwei parallele Leiterbahnen zwischen Bezugsebenen. Bietet die gleichmäßigste Impedanz und die beste EMI-Performance für Hochgeschwindigkeits-Differenzialpaare. | 85Ω, 90Ω, 100Ω | PCIe Gen3/4/5/6, 10G/25G/100G Ethernet, DDR4/DDR5 |
| Vertikal gekoppelte differentielle Stripline | Zwei vertikal übereinander angeordnete Leiterbahnen auf benachbarten Lagen mit gemeinsamen Bezugsebenen. Spart Routing-Fläche, wenn horizontale Kopplung nicht möglich ist. | 90Ω, 100Ω | Dichte BGA-Ausfächerungen, Backplanes mit hoher Kanalzahl |
| Koplanarer Wellenleiter (CPWG) | Signalleiterbahn mit coplanarer Masse auf derselben Lage und zusätzlicher Massefläche darunter. Wird in RF- und mmWave-Designs für präzise Impedanzkontrolle bei hohen Frequenzen eingesetzt. | 50Ω | 5G-mmWave, Automotive-Radar (77 GHz), WLAN, GPS-Frontends |
| Koplanare Stripline | Koplanarer Wellenleiter zwischen zwei Bezugsebenen eingebettet. Kombiniert coplanare Abschirmung mit Stripline-Isolation für höchste RF-Isolation in Hochfrequenz-PCB-Designs. | 50Ω | Phased-Array-Radar, Satellitentransponder, Test & Measurement |
Wir unterstützen außerdem asymmetrische Impedanzstrukturen, eingebettete Widerstandsnetzwerke zur Impedanzanpassung und kundenspezifische Zielwerte außerhalb der Standardbereiche. <a href="/de/quote">Sprechen Sie unser SI-Team an</a>, wenn Sie Sonderanforderungen haben.
Designreferenz
Kurzreferenz zu Zielimpedanzen verbreiteter Hochgeschwindigkeitsstandards. Diese Werte müssen auf der fertigen Leiterplatte innerhalb der vorgegebenen Toleranz eingehalten werden.
| Interface / Protokoll | Impedanztyp | Zielwert (Ω) | Typische Toleranz | Hinweise |
|---|---|---|---|---|
| USB 2.0 | Differenziell | 90 | ± 10% | Bis 480 Mbps; für viele Designs genügt eine Mikrostreifenleitung |
| USB 3.x / USB4 | Differenziell | 85 – 90 | ± 8% | 5 – 40 Gbps; engere Ätzkontrolle erforderlich; ab 20 Gbps bevorzugt Stripline |
| PCIe Gen3 / Gen4 | Differenziell | 85 – 100 | ± 10% | 8 – 16 GT/s; benötigt symmetrischen Lagenaufbau für konstantes Dk |
| PCIe Gen5 / Gen6 | Differenziell | 85 – 100 | ± 5% | 32 – 64 GT/s; Spread-Glass-Prepreg und ultra-verlustarme Laminate werden dringend empfohlen |
| DDR4 | Unsymmetrisch | 40 – 60 | ± 10% | Datenleitungen meist 40Ω, Takt/Adresse 50Ω; gemäß JEDEC definiert |
| DDR5 | Differenziell (clk) / unsymmetrisch (data) | 40 / 50 | ± 8% | Decision-Feedback-Equalization erlaubt etwas mehr Spielraum |
| HDMI 2.1 | Differenziell | 100 | ± 10% | 48 Gbps; TMDS/FRL-Lanes; Stub-Längen unter 100 mil halten |
| 10GBASE-KR Ethernet | Differenziell | 100 | ± 8% | Backplane-Ethernet; Rückbohren wird zur Stub-Entfernung empfohlen |
| 100G / 400G Ethernet | Differenziell | 92 – 100 | ± 5% | PAM4-Signalisierung; benötigt Megtron 6/7 oder gleichwertiges ultra-verlustarmes Material |
| LVDS | Differenziell | 100 | ± 10% | Niederspannungs-Differenzsignalisierung; verbreitet in Displays, Kameras und Industrie-I/O |
| MIPI D-PHY / C-PHY | Differenziell | 80 – 100 | ± 10% | Mobile Kamera- / Display-Schnittstelle; meist kurze Leiterzuglängen |
| SATA III | Differenziell | 85 – 100 | ± 10% | 6 Gbps; vergleichsweise tolerant, aber Matching an Steckverbinderübergängen bleibt kritisch |
| 50Ω RF (Koaxialer Übergang) | Unsymmetrisch / CPWG | 50 | ± 5% | SMA/U.FL-Launch; CPWG-Struktur bevorzugt; siehe Rogers-RF-Laminate |
Impedanz-Engineering
Impedanz ist keine Einzelvariable, sondern das Ergebnis mehrerer physikalischer Parameter, die in der Fertigung gleichzeitig beherrscht werden müssen.
Breitere Leiterzüge senken die Impedanz; dickeres Kupfer (½ oz vs. 1 oz vs. 2 oz) verschiebt den Wert ebenfalls. Beim Ätzen entsteht kein perfektes Rechteck, sondern ein trapezförmiger Querschnitt. Unser CAM-Team kompensiert diesen Ätzfaktor, typischerweise 0,5 bis 1,5 mil Breitenkorrektur, anhand werkseitig kalibrierter Korrekturtabellen für jedes Kupfergewicht.
Der Abstand zwischen Leiterzug und Bezugsebene in Kombination mit der Dielektrizitätskonstante (Dk) des Isoliermaterials ist der wichtigste Impedanzfaktor. Unterschiedliche Prepreg-Typen (1080, 2116, 7628) und Harzsysteme (Standard-FR-4 Dk ≈ 4,2 – 4,5, Megtron 6 Dk ≈ 3,71, Rogers RO4350B Dk ≈ 3,48) führen bei gleicher Geometrie zu unterschiedlichen Impedanzwerten.
Bei Differenzialimpedanz ist der Abstand zwischen den beiden Leiterbahnen entscheidend. Engere Kopplung (kleinerer Gap) reduziert die Differenzialimpedanz und verbessert die Gleichtaktunterdrückung. Wir simulieren den exakten Abstand mit dem Dk des gewählten Materials bei Ihrer Betriebsfrequenz und frieren das Gap-Maß im Fotoplot ein, damit es beim Imaging und Ätzen nicht driftet.
Standard-Gewebe aus Glasfasern erzeugt periodische Dk-Schwankungen: Über einem Glasbündel sieht die Leiterbahn ein höheres Dk als über Harztaschen. Das verursacht Intra-Pair-Skew bei Differenzialpaaren oberhalb von 10 Gbps. Wir entschärfen das mit Spread-Glass-Geweben (1035, 1067, 1078) oder mit Routing-Regeln zur Leiterzugrotation.
Lötstoppmaske über Microstrip-Leiterzügen der Außenlage fügt eine dielektrische Schicht hinzu und senkt die Impedanz gegenüber blankem Kupfer um 1 – 3Ω. Das Oberflächenfinish (ENIG, OSP, Immersion Tin, HASL) beeinflusst zudem die Leiteroberflächenrauheit. Dicke der Lötstoppmaske und Finish-Typ fließen deshalb immer in unsere Simulation der Außenlagen ein.
Das Dk eines Materials ändert sich mit Temperatur und Frequenz. Eine bei 1 GHz mit Dk = 4,2 simulierte Leiterplatte kann bei 10 GHz eine andere Impedanz zeigen, wenn das Dk auf 4,0 sinkt. Wir verwenden frequenzabhängige Dk/Df-Daten der Laminathersteller und nicht nur den generischen Katalogwert "@ 1 MHz", damit Ihre Simulation bei der realen Betriebsfrequenz stimmt.
Geschlossener Regelkreis
Unser Arbeitsablauf für die Impedanzkontrolle ist lückenlos geschlossen. Bevor die Fertigung startet, erstellen wir im 2D-Feldlöser ein präzises Querschnittsmodell mit den tatsächlichen Dk/Df-Daten des Laminatherstellers bei Ihrer Betriebsfrequenz, dem konkreten Prepreg-Typ und Harzgehalt, dem Zielkupfergewicht und dem gemessenen Ätzfaktor unseres Werks für diese Kupferdicke. Daraus berechnet der Feldlöser exakt die Leiterzugbreite und den Abstand, die Ihr Impedanzziel treffen.
Nach der Fertigung prüfen wir jedes Produktionspanel per Time-Domain Reflectometry (TDR). Dedizierte Testcoupons, die Geometrie, Lage und Dielektrikum Ihrer realen Leiterzüge exakt nachbilden, werden an den Panelrändern platziert. Das TDR-Gerät schickt einen schnellen Puls durch den Coupon und kartiert die Impedanz über die gesamte Länge. Liegt der Messwert außerhalb Ihrer Vorgaben, wird das Panel ausgesondert. Der TDR-Bericht wird jeder Sendung beigelegt.
Für IPC Class 3 in Luftfahrt- und Medizintechnik führen wir zusätzlich eine Schliffbildanalyse durch, um die Dielektrikumsdicke und das Kupferprofil unter dem metallurgischen Mikroskop physisch zu verifizieren. Damit liefern wir fotografische Nachweise, dass der aufgebaute Lagenaufbau dem Simulationsmodell entspricht.
Fertigungskapazität
Unsere Prozesskontrollen und Anlagen ermöglichen reproduzierbare Impedanzgenauigkeit über das gesamte Spektrum an Leiterplattentypen und Materialien.
| Parameter | Standard | Advanced | Hinweise |
|---|---|---|---|
| Impedanztoleranz | ± 10% (unsymmetrisch > 50Ω) | ± 5Ω (≤ 50Ω), ± 7% (> 50Ω) | Nach APTPCB-Standard; gilt für unsymmetrische und Differenzialstrukturen |
| Unterstützte Strukturen | Microstrip, Stripline | Alle Typen inkl. CPWG, Broadside, asymmetrisch | Coplanar-Waveguide-Strukturen benötigen coplanare Massefüllung mit kontrolliertem Gap |
| Minimale Leiterzugbreite | 3,5 mil (89 µm) | 2 mil (51 µm) | 2/2 mil Leiterzug/Abstand auf Innen- und Außenlagen; impedanzkontrollierte 2-mil-Züge erfordern LDI-Belichtung |
| Minimaler Diff.-Pair-Gap | 4 mil (100 µm) | 2 mil (51 µm) | Engere Gaps benötigen präzise Ätzkompensation; High-Layer-Count-Builds brauchen wegen Registration teils größere Gaps |
| Unterstützter Dk-Bereich | FR-4: 3,8 – 4,6 | PTFE/Rogers: 2,2 – 10,2 | Alle gängigen Laminate gemäß Kunden-BOM: Standard-FR-4, High-Tg, verlustarme und extrem verlustarme Materialien, PTFE, keramikgefüllte Systeme, Polyimid und jedes kommerziell verfügbare Material |
| Anstiegszeit TDR-Equipment | 200 ps | 35 ps | 35 ps Aufstiegszeit löst Impedanzsprünge bis 2 mm entlang des Leiterzugs auf |
| Coupon-Typen | Coupons an der Nutzentrennkante | In die Leiterplatte integrierte Coupons | Im Leiterplattenumriss integrierte Coupons verfügbar für Militär-/Luftfahrtprogramme mit Rückverfolgbarkeit pro Einheit |
| Frequenzabhängige Simulation | Bis 6 GHz | Bis 70 GHz | Für mmWave-Anwendungen; nutzt vom Hersteller gemessene Dk/Df-Werte im realen Frequenzband |
| Modellierung der Kupferrauheit | Standardfolie (RTF) | HVLP / VLP / profilfrei | Oberflächenrauheit erhöht die Einfügungsdämpfung oberhalb von 10 GHz um 5 – 15%; auch die Oberflächenwahl spielt hinein |
Laden Sie Ihre Gerber-Daten oder den Lagenaufbau-Entwurf hoch. Unser CAM-Team liefert innerhalb eines Werktages einen detaillierten Impedanz-Simulationsbericht und DFM-Review.
Materialkennwerte
Die Dielektrizitätskonstante (Dk) und der Dissipationsfaktor (Df) des gewählten Laminats bestimmen direkt die Leiterzugimpedanz und die Signalverluste. Wir führen Bestände und Pressrezepte für alle wichtigen Materialsysteme.
| Materialfamilie | Repräsentative Typen | Dk (@ 10 GHz) | Df (@ 10 GHz) | Optimal für |
|---|---|---|---|---|
| Standard FR-4 | Shengyi S1000-2, ITEQ IT-180A, Nan Ya NPG-170, Ventec VT-47, KB-6167F | 4,2 – 4,5 | 0,018 – 0,025 | Allgemeine Digitaltechnik bis ca. 3 Gbps; kostenkritische Designs |
| Mid-Loss FR-4 | Isola 370HR, Shengyi S1000-2ME, ITEQ IT-958G, Ventec VT-481 | 3,9 – 4,2 | 0,010 – 0,015 | 10G Ethernet, PCIe Gen3/4, DDR4/DDR5 |
| Low-Loss | Megtron 4 (R-5775K), Isola I-Tera MT40, ITEQ IT-968, Nelco N7000-2 HT | 3,6 – 3,9 | 0,005 – 0,009 | 25G/50G-SerDes, PCIe Gen5, Hochgeschwindigkeits-Backplanes |
| Ultra-Low-Loss | Megtron 6 (R-5775G), Megtron 7, Isola I-Speed, Tachyon 100G, Shengyi S7439G | 3,4 – 3,7 | 0,002 – 0,005 | 100G/400G Rechenzentren, PCIe Gen6, 56G/112G PAM4 |
| PTFE / Ceramic-Filled | Rogers RO4350B, RO4835, RO3003, RT/duroid 5880, Taconic RF-35, TLY, Arlon AD255, DiClad 880 | 2,2 – 3,66 | 0,001 – 0,004 | Automotive-Radar, 5G-mmWave, Satelliten, RF-Frontends |
| Polyimid (Flex) | DuPont Pyralux AP/LF/HT, Panasonic Felios R-F775, Shengyi SF305C, Taiflex, Doosan | 3,2 – 3,5 | 0,005 – 0,010 | Starrflex-Impedanzstrukturen und dynamische Biegeanwendungen |
Dk/Df-Werte sind Näherungswerte bei 10 GHz auf Basis von Herstellerdatenblättern. Tatsächliche Werte variieren mit Harzanteil, Glasgewebe und Messmethode. Die genannten Materialien sind Beispiele; APTPCB unterstützt alle gängigen starren und flexiblen Laminate und beschafft jedes kommerziell verfügbare Material gemäß Ihrer BOM. Unsere Simulation basiert auf den exakten Chargendaten des Materiallieferanten.
Anwendungen
PAM4-Signalisierung mit 56G/112G pro Lane verlangt strenge Differenzialimpedanz auf extrem verlustarmen Laminaten mit HVLP-Kupfer und rückgebohrten Vias.
77-GHz-Radarmodule benötigen CPWG-Strukturen auf Rogers- oder Taconic-PTFE mit enger Impedanztoleranz. EV-BMS-Plattformen verlangen impedanzangepasste CAN/LIN-Busse auf Heavy-Copper-Boards bis 20 oz.
MIL-PRF-31032- und IPC-6012DS-Class-3/A-Leiterplatten mit TDR-Rückverfolgbarkeit pro Prüfcoupon, Schliffbildverifikation und engster Impedanztoleranz auf Polyimid- oder High-Tg-Hybrid-Lagenaufbauten.
Ultraschall-Transducer-Boards und CT/MRT-Datenerfassungssysteme mit differenzieller Impedanzkontrolle auf rauschkritischen Analogkanälen. IPC Class 3-Zuverlässigkeit mit vollständiger Impedanzdokumentation.
Hybride Lagenaufbauten mit HF-Frontend auf Rogers und digitaler Basisband-Ebene auf verlustarmem FR-4. Die Impedanz von CPWG- und Mikrostreifenstrukturen muss von Gleichstrom bis über 40 GHz über den gesamten Temperaturbereich stabil bleiben.
Kompakte HDI-Leiterplatten mit feinrastrigen BGA-Ausfächerungen erfordern impedanzkontrollierte Microvias und Stripline-Paare auf ultradünnen Dielektrika bis hinunter zu 2 mil.
Design-Best-Practices
Erfolgreiche Impedanzkontrolle beginnt bereits in Schaltplan und Layout, lange bevor die Leiterplatte die Fertigung erreicht. Entwickler sollten Impedanzziele für jede Signalklasse im Constraint Manager definieren und diese Anforderungen eindeutig in der Fertigungszeichnung dokumentieren. Eine sauber gepflegte Impedanztabelle mit Lage, Strukturtyp, Zielwert, Toleranz sowie geplanter Leiterzugbreite und -abstand reduziert Interpretationsspielraum und verkürzt DFM-Schleifen.
Halten Sie die Leiterzugbreite über das gesamte impedanzkontrollierte Netz konstant. Verjüngen Sie Differenzialpaare an Via-Übergängen nur wenn unbedingt nötig und halten Sie diese verjüngte Zone dann so kurz wie möglich, idealerweise unter 50 mil. Routen Sie Differenzialpaare mit einem Längenausgleich von ±5 mil pro Paar und halten Sie mindestens den dreifachen Leiterzugabstand zu benachbarten Signalen ein, um Crosstalk zu minimieren.
Jeder impedanzkontrollierte Leiterzug benötigt eine durchgehende, ununterbrochene Bezugsebene direkt daneben. Trennungen, Schlitze oder zu große Anti-Pads in der Bezugsebene verursachen Impedanzsprünge, die sich nicht durch Leiterzugbreiten-Tuning beheben lassen. Muss ein Signal eine Flächentrennung kreuzen, sollte es mit Stützkondensatoren überbrückt werden, wobei in diesem Bereich ein Impedanzverlust akzeptiert werden muss. In mehrlagigen Lagenaufbauten sollten vollständige Masseebenen bevorzugt werden, statt Versorgung und Masse auf derselben Lage aufzuteilen.
Durchkontaktierungen erzeugen in impedanzkontrollierten Pfaden eine kapazitive Diskontinuität. Für Signale oberhalb von 10 Gbps sollten rückgebohrte Vias oder blinde bzw. vergrabene Microvias verwendet werden, um den Via-Stub zu eliminieren. Platzieren Sie Masse-Vias in unmittelbarer Nähe zu Signal-Vias, idealerweise innerhalb von 10 mil, damit der Rückstrompfad erhalten bleibt. Bei Differenzialpaaren muss der Via-zu-Via-Abstand dem Leiterzugabstand entsprechen, damit die Differenzialimpedanz durch den Übergang erhalten bleibt.
Fügen Sie Ihrer Fertigungszeichnung eine klare Impedanztabelle hinzu mit Lagenummer, Strukturtyp (Mikrostreifenleitung/Stripline/CPWG), unsymmetrisch oder differentiell, Zielimpedanz in Ohm, Toleranz (±5/8/10%) und Bezugslage. Kennzeichnen Sie außerdem alle Lagen, auf denen Lötstoppmaskenfenster über Impedanzzügen geöffnet werden sollen. Diese Dokumentation erlaubt unserem CAM-Team exakte Simulationen und rechtzeitige Breitenkorrekturen vor Produktionsstart und verkürzt damit Ihre Zeit bis zur Freigabe des Erstmusters.
FAQ
Interaktives Tool
Wählen Sie einen Impedanzstrukturtyp aus, um typische Querschnittsgeometrien, zentrale Parameter und Designhinweise anzuzeigen.
Globale Engineering-Reichweite
Signal-Integrity-Teams aus Telekom, Automotive, Luftfahrt und Rechenzentrum setzen weltweit auf APTPCB für präzise Impedanzkontrolle mit vollständiger TDR-Verifikation und DFM-Review am selben Tag.
OEMs für Rechenzentren an der US-Westküste, führende Verteidigungsunternehmen im Raum Washington, D.C., und Automotive-Tier-1-Zulieferer in Michigan setzen auf unsere TDR-verifizierten Leiterplatten mit kontrollierter Impedanz für 100G+-Schaltgewebe und ADAS-Radarmodule.
Automotive-Radarlieferanten in Süddeutschland, Telekom-Infrastrukturteams in Stockholm und Medizintechnik-Innovatoren in Großbritannien beziehen unsere impedanzkontrollierten Leiterplatten mit hybriden Rogers/FR-4-Lagenaufbauten.
Halbleiterunternehmen und Serverhersteller in APAC nutzen unsere Impedanzsimulation und TDR-Verifikation, um schnelle SerDes-Verbindungen vor dem Übergang in die Volumenfertigung abzusichern.
Programme für Verteidigungselektronik und Satellitenkommunikation in der Region verlassen sich auf unsere CPWG-Impedanzkontrolle auf PTFE-Laminaten mit vollständiger Schliffbilddokumentation und MIL-Spec-Rückverfolgbarkeit.
Senden Sie uns Ihre Gerber-Daten, Zielimpedanzen und Materialpräferenz. Unser CAM-Team liefert Ihnen innerhalb eines Werktages einen detaillierten Simulationsbericht, Empfehlungen zur Leiterzugbreite und ein Angebot.
