Techniker prüft Fine-Pitch-BGA

0.3 MM PITCH • 01005 • VOID CONTROL

Fine-Pitch BGA- & QFN-Assembly — verlässliche verdeckte Lötstellen

DFM, Stencil/Paste, ±25 µm Placement, Stickstoff-Reflow, AXI/Void-Tracking, Underfill und kontrollierter Rework halten verdeckte Lötstellen stabil – vom Pilot bis zur Serie.

  • BGA/QFN bis 0.3 mm Pitch
  • 01005-Passives mit ±25 µm Placement
  • 3D AOI + AXI + Void-Analytik
  • Underfill, Staking und Rework ≤3 Zyklen

Sofortangebot anfordern

Fine-Pitch Readiness

Wir kombinieren Prozesskontrolle mit Inspektionsdaten, damit verdeckte Lötstellen mit Nachweisen ausgeliefert werden.

0.3 mm
Pitch-Fähigkeit

Via-in-pad, PoP und kupfergefüllte Microvias unterstützt.

±25 µm
Placement-Genauigkeit

Vision + Vacuum Support sichern CpK ≥1.33.

<10%
BTC-Void-Ziel

Stencil/Paste/Profile Tuning + Vacuum Dwell.

UMFANG

Abdeckung von DFM bis Rework

Jedes Gate – DFM, Schablone, Placement, Reflow, Inspektion, Underfill, Rework – wird vom selben Team geführt, damit Yield stabil bleibt und Rework-Zyklen kontrolliert sind.

DFM & Land Pattern

Pad-Design, Mask Clearance, via-in-pad Fills und Copper-Balance-Review reduzieren Warpage.

Schablone & Paste

Area Ratio, Step-Stencil, Type 5/6 Paste und SPI-Feedback stabilisieren Deposits.

Placement & Reflow

±25 µm Placement, Vacuum Support, Stickstoff-Reflow ΔT ≤5 °C mit Thermocouples.

Inspektion & Rework

3D AOI, AXI-Sampling, Void-Reports, Underfill, Staking und Rework-Prozeduren ≤3 Zyklen.

Fine-Pitch Abdeckung

FINE-PITCH FLOW

Design Enablement → Print → Placement → Reflow → Underfill → Rework

DFMStencilAXIRework

PLAYBOOK

Fine-Pitch Workflow

Definierte Gates halten High-Density BGA/QFN Builds vom Intake bis zum Rework stabil.

1

Package Intake

Zeichnungen, Pad-Stacks, Paste-Spezifikationen und Void-Ziele aufnehmen.

2

Prozess-Tuning

Stencil/Paste-Auswahl, Placement-Setup und Reflow-Simulationen.

3

Production Run

SMT mit 100% SPI/AOI, Vacuum Support und Stickstoff-Reflow.

4

Inspektion & Analytik

AXI, Void-Reports, Ionics Checks und SPC-Dashboards.

5

Underfill & Rework

Underfill/Staking und kontrollierten Rework ≤3 Zyklen mit Post-AXI ausführen.

PORTFOLIO

Representative Fine-Pitch Programs

Hidden-joint Builds, die wir quartalsweise fahren – mit dokumentierter Void-Control und Rework-Limits.

Compute accelerator
Compute

Compute Accelerator

0.3 mm BGA mit Boundary-Scan, Underfill und Vacuum-Reflow-Logs.

Boundary-scanUnderfillVacuum
Medical imaging
Medical

Medical imaging core

01005 + QFN Mix mit Void-Reporting und Cleanliness <1.5 µg/cm².

VoidCleanlinessQFN
Automotive gateway
Automotive

Automotive gateway

BGA/QFN-Module mit PPAP-ready Void- und Rework-Dokumentation.

PPAPVoidRework
RF module
RF

RF connectivity module

Fine-Pitch RF-Board mit Shield-Placement, Void-Control und Thermal Tests.

RFShieldVoid

CAPABILITIES

Fine-Pitch Capabilities

Tools, Fixtures und Analytik für Hidden-Joint-Success.

Design Enablement

Pitch0.3–0.5 mm
Passive01005
Stencil80–120 µm step
PasteType 5/6

Placement & Reflow

Accuracy±25 µm
SupportVacuum + carriers
ReflowNitrogen ΔT ≤5 °C
VacuumDwell 15–25 s

Inspektion & Rework

AOI100% 3D
AXIRisk-based 3D
VoidAnalytics <10%
Rework≤3 cycles

Fine-Pitch Lab

Dedizierte Reflow-, AXI-, Underfill- und Rework-Labs mit Feuchtekontrolle.

Schablonenlabor

DFM

Stencil- & Paste-Prep

Area Ratio und Paste Trials vor der Freigabe.

AXI-Labor

AXI

3D AXI und Void-Analytik, gekoppelt an MES.

Rework-Labor

REWORK

Hot-Gas, Underfill und Staking unter SPC.

QUALITÄT

Qualitätskontrollen

Inline-Inspektion, AXI und Void-Analytik machen verdeckte Lötstellen messbar.

Solder Print Control

Area-Ratio Checks, Paste-Height SPC und Printer-Feedback-Loops.

Void-Analytik

AXI-Sampling und C-SAM/Void-Reports mit <10% BTC Zielen.

Kontrollierter Rework

≤3 Zyklen mit Site Dressing, Paste Print und Post-AXI Verifikation.

Industrien & Use Cases

Compute & AI

High-Density BGAs mit Boundary-Scan, Underfill und Rework-Traceability.

Medical

Cleanliness, AOI/AXI und Rework-Logs für Class II/III Devices.

Automotive

Void-/Hi-Pot-Daten und PPAP-ready Evidence für ECUs und Inverter.

RF & Connectivity

Shielded RF-Module mit kontrolliertem Reflow und definierten Void Targets.

Frequently Asked Questions

Everything you need to know about HDI PCB technology

Fine-Pitch Zusammenarbeit

Laden Sie Ihre Daten hoch und erhalten Sie DFM-, Prozess- und Inspektionsplan für verdeckte Lötstellen.